60秒电子秒表计时器.pdf

电子课程设计 电子秒表 学院： 华科学院电子信息工程系 专业、班级：电气 082201H 姓名：王馨 学号：200822050122 指导老师：曹俊琴 2010 年 12 月 目录目录 一、一、设计任务与要求设计任务与要求3 3 二、二、总体框图总体框图 3 3 三、三、选择器件选择器件 6 6 四、四、功 能 模 块功 能 模 块 1 51 5 五、五、总体设计电路图总体设计电路图2222 六、六、课程设计心得课程设计心得2323 电子秒表 一、 设计任务与要求 1、 计时部分由 0.1s 位，s 个位、s 十位和 min 个位四个计数器组成。其中 min 个位、 0.1s 位分别为 8421BCD 码十进制计数器，个位和十位组成六十 进制 8421BCD 码计数器。计数范围 0-10min。 2、 用一个按键实现清零、计时、停止三种工作状态，当按键第一次按下时， 秒表开始计时。当第二次按下时，秒表停止计时。当第三次按下时，秒 表则清零。 3、 脉冲源可通过 555 多谐振荡器提供。 二、 总体框图 1、总体框图 图 1 总体框图 2、模块的功能 （1）秒表控制模块：实现对秒表的暂停、计数、清零等功能的控制。 （2）脉冲产生模块：能够产生脉冲信号，从而实现对计数模块的控制。 （3）计数循环产生模块：可以对时钟脉冲计数，并且具有分频功能。 （4）译码显示模块：构成此模块的数码管将计数循环电路模块的状态转换用数 译 码 显 示 模 块 计 数 器 循 环 产 生 模 块 脉 冲 产 生 模 块 秒 表 控 制 模 块 字显示出来。 3、设计思路 （1）秒表控制模块的设计：应设计一个控制电路，实现对秒表的暂停、计数和 清零。 （2）脉冲产生模块的设计：可以利用 555 定时器组成的多谐振荡器产生的脉冲 信号和三态门、D 触发器组成的单脉冲来实现对计数循环模块的脉冲控制，而且 根据多谐振荡器的输出脉冲频率，使秒表在规定的时间内完成状态转换。 （3）计数循环产生模块的设计：要选择具有对时钟脉冲选择和具有分频功能的 计数器。 （4）译码显示模块的设计：可选用 4 输入显示数码管或 7 输入显示数码管将计 数循环电路模块的状态转换用数字显示出来。 4、设计方案 4、设计方案 222 译码显示 译码显示 设计热副科级珀尔 计时、暂停、清零 图 2 设计方案图 1、多谐振荡器电路： 多谐振荡器是一种能产生矩形波的自激振荡器， 也称矩形波发生器。“多谐” 指矩形波中除了基波成分外，还有丰富的高次谐波成分。多谐振荡器没有 稳态，只有两个暂稳态，在工作时，电路的状态在这两个暂稳态之间自动 地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中 译 码 显 示 分 钟 个 位 秒 十 位 秒 个 位 0.1S 位 与 门 单脉冲发生器 多 谐 振 荡 器 电 路 开 关 控 制 电 路 的时钟信号。具体地说，如果开始时多谐振荡器处于 0 状态，那么它在 0 状态停留一段时间后将自动转入 1 状态，在 1 状态停留一段时间后又将自 动转入 0 状态，如此周而复始，输出矩形波。通过对电容、电阻的计算来 确定 0.1 秒脉冲，实现对计数器的时钟控制。多谐振荡器在接通电源以后， 不需要外加触发信号，便能自动产生矩形脉冲。多谐振荡器有很多种，例 如对称式多谐振荡器，非对称式多谐振荡器，石英晶体多谐振荡器，555 定时器构成的多谐振荡器等等。面对如此众多选择，我最终决定选择 555 定时器构成的多谐振荡器，基于以下原因： （1） CB555 定时器属于常见器件，是一种性能较好的时钟源，类似石英晶 体振荡器虽然更为精确， 但考虑到普遍性以及易实现性我选择 CB555 这个 器件。 （2） 555 定时器构成的多谐振荡器，相对其他方案更容易调整输出频率， 通过调节滑动变阻器就可实现频率调整，调节方便快捷。 2、 单脉冲发生器电路： 由开关控制的单脉冲发生器电路由三态门和 D 触发器组成。在此触发器中 通过三态门滤波使输出都为高电平，再经过一个与非门使它的输出都为低 电平， 从而作为计数器清零端的控制信号。 当触发器的输出 Q 为低电平时， 计数器清零。 3、开关控制电路： 本模块主要由 74LS160 构成，将电路分为三个状态:0、1、2。当控制电路 的 160 显示 1 的时候，表示计数，当控制电路的 160 显示 2 的时候，表示 停止,当 160 显示 0 的时候，表示清零。 160 显示 1 时，160 的 QA 管脚输出高电平，与时钟信号一起经过与门， 进入计时器的时钟信号端。当 160 显示 2 时，160 的 QA 输出低电平，计 时停止。当 160 显示 0 时，160 的四个输出管脚全为低电平 ，经过非门后 在一同进入四输入的与非门，进入计时器的清零端，计时器清零。 4、与门： 与门的两个输入分别为脉冲信号和计数器 QA 的输出端。 当脉冲发生器的输 出为高低电平，QA 端输出高电平时，其输出为高低电平，脉冲信号通过与 门使计数器工作，此时进入计时状态。当 QA 端输出为低电平时，脉冲信号 无法通过与门送到计数器，此时计数器进入暂停状态。 5、计数器： 计数器是由触发器组成的时序电路，其功能是用触发器的状态记录输入端 的时钟脉冲个数。它常用于计数、分频、定时及产生数字系统的节拍脉冲 灯，种类非常多，如 74LS160,74LS161,74LS190,74LS192 等。结合这次设 计的具体情况，秒表的计数为十进制，而这些计数器中 74LS160 为十进制 计数器且在生活中广泛应用，比较普遍，此芯片还具有异步清零和同步置 数功能可用于控制秒表清零和暂停等功能的实现，因此选用 74LS160 计数 器。其中的六十进制也是用的 74LS160 组成，其中一片 74LS160 用置数法 接成六进制计数器，然后两片异步串联连接，形成六十进制计数器，该计 数器最大计数值为 59。 6、译码显示： 常用的数码管有 4 输入的和 7 输入的，结合本设计，由于选用了 74LS160 计数器芯片，此芯片的输出为 4 位，若选用 7 输入数码管还需增加 BCD 七段显示译码器 74LS48 将 74LS160 的输出经译码后传给 7 输入数码管， 从 而显示数字。因此在本设计中使用 4 输入数码管。 三、器件选择 表 1 器件选择 各器件的逻辑框图、逻辑符号、逻辑功能表、内部原理图具体如下： （1）74LS00D（两输入与非门） 逻辑框图： 逻辑符号： 图 3 74LS00 的逻辑框图 图 4 74LS00 逻辑符号 引出端符号： 1A-4A 1B-4B 输入端 1Y-4Y 输出端 序 号 芯片选择 功 能 器 件 数 1 74LS00D 两输入与非门 1 片 2 74LS160D 可预置 BCD 异步清零十进制加法计数器 5 片 3 LM555CM 定时器（用来构成多谐振荡器） 1 片 4 74LS04N 非门 11 片 5 74LS20D 四输入的与非门 2 片 6 74LS08N 两输入的与门 1 片 7 74LS244DW 三态门 1 片 8 74LS74D D 触发器 1 片 逻辑功能表： 表 2 74LS00 逻辑功能表 逻辑功能描述如下： 其中 A、B 为输入端，Y 为输出端。 当输入端 A=0，B=0 时，输出端 Y 为高电平，即 Y=1； 当输入端 A=0，B=1 时，输出端 Y 为高电平，即 Y=1； 当输入端 A=1，B=0 时，输出端 Y 为高电平，即 Y=1； 当输入端 A=1，B=1 时，输出端 Y 为低电平，即 Y=0； 即两个输入端 A、B 的输入电平只要有一个是低电平 0，输出端 Y 就为高电平 1； 只有 A、B 两个输入端的电平同时为 1 时，输出端 Y 才为低电平 0。 内部原理图： 图 5 74LS00 内部原理图 （2）74LS160D（可预置 BCD 异步清零十进制加法计数器） ： 逻辑框图： 逻辑符号： 图 6 74LS160 逻辑框图 图 7 74LS160 逻辑符号 引出端符号： RCO 进位输出端 ENP 计数控制端 QA-QD 输出端 ENT 计数控制端 CP 时钟输入端（上升沿有效） /CLR 异 步 清 除 输 入 端 （ 低 电 平 有 效 ） /LOAD 同步并行输入置数端（低电平有效） 逻辑功能表： 表 3 74LS160D 逻辑功能表 CP DR LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括 C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数 逻辑功能描述如下： 由逻辑图与功能表知，在 CT74LS160 中LD为预置数控制端，D0-D3 为数据输入 端，C 为进位输出端，DR为异步置零端，Q0-Q3 位数据输出端，EP 和 ET 为工作 状态控制端。 当DR=0 时所有触发器将同时被置零，而且置零操作不受其他输入端状态的 影响。当DR=1、LD=0 时，电路工作在预置数状态。这时门 G16-G19 的输出始 终是 1，所以 FF0-FF1 输入端 J、K 的状态由 D0-D3 的状态决定。当DR=LD=1 而 EP=0、 ET=1 时， 由于这时门 G16-G19 的输出均为 0， 亦即 FF0-FF3 均处在 J=K=0 的状态，所以 CP 信号到达时它们保持原来的状态不变。同时 C 的状态也得到保 持。如果 ET=0、则 EP 不论为何状态，计数器的状态也保持不变，但这时进位输 出 C 等于 0。当DR=LD=EP=ET=1 时，电路工作在计数状态。从电路的 0000 状 态开始连续输入 10 个计数脉冲时，电路将从 1111 的状态返回 0000 的状态，C 端从高电平跳变至低电平。利用 C 端输出的高电平或下降沿作为进位输出信号。 内部原理图： 图 8 74LS160D 内部原理图 （3）LM555CM 逻辑框图： 逻辑符号： 图 9 LM555CM 逻辑框图 图 10 LM555CM 逻辑符号 逻辑功能表： 表 4 LM555CM 逻辑功能表 输 入 输 出 阈值输入(vI1) 触发输入(vI2) 复位() 输出() 放电管 T 0 0 导通 1 1 截止 1 0 导通 1 不变 不变 逻辑功能描述如下： 555 定时器的主要功能取决于比较器，比较器的输出控制 RS 触发器和放电 管 T 的状态。图中RD为复位输入端，当 RD为低电平时，不管其他输入端的状态 如 何 ， 输 出v0为 低 电 平 。 因 此 在 正 常 工 作 时 ， 应 将 其 接 高 电 平 。 由图可知，当 5 脚悬空时，比较器C1和C2比较电压分别为 2/3VCC和 1/3VCC。 当vI12/3VCC，vI21/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本 RS触 发 器 被 置0, 放 电 三 极 管T导 通 ， 输 出 端vO为 低 电 平 。 当vI12/3VCC，vI21/3VCC时，比较器C1输出高电平，比较器C2输出低电 平，基本RS触发器被置 1,放电三极管 T 截止，输出端vO为高电平。 当vI11/3VCC时，基本RS触发器R =1、S =1,触发器状态不变， 电路亦保持原状态不变。综合上述分析，可得 555 定时器功能表如表 4 所示。如 果在电压控制端（5 脚）施加一个外加电压（其值在 0-VCC之间），比较器的参 考电压将发生变化，电路相应的阈值、触发电平也将随之变化，进而影响电路的 工作状态。 由 555 定时器组成的多谐振荡器如图（C）所示，其中 R1、R2和电容 C 为外 接元件。其工作波如图(D)所示。 内部原理图： 图 11 LM555CM 内部原理图 1 & & CO TH TR +VCC uO D 5k 5k 5k C1 C2 G1 G2 G3 T + + 2 6 5 84 3 7 R Q Q （4）74LS04N 非门： 逻辑框图： 逻辑符号： 图 12 74LS04 逻辑框图 图 13 74LS04 逻辑符号 逻辑功能表： 表 5 74LS04 逻辑功能表 逻辑功能描述如下： 当输入端为低电平 0 时，输出端为高电平 1； 当输入端为低电平 1 时，输出端为高电平 0； 即输出端的电平与输入端的电平总是相反的。 内部原理图： 图 14 74LS04 内部原理图 （5）74LS20D 四输入与非门： 图 15 74LS20 逻辑框图 逻辑功能： 表 6 74LS20 功能表 这个 74ls20 芯片的功能很简单，就是包含两个 4 输入与非门，内含两组 4 与非 门 第一组：1,2,4,5 输入 6 输出。 第 2 组：9,10,12,13 输入 8 输出。 内部原理图： 图 16 74LS20 内部原理图 （6）74LS08 四2输入与门 74LS08 为四组 2 输入端与门 （正逻辑） ， 共有 54/7408、 54/74S08、 54/74LS08 三 种线路结构型式，其主要电特性的典型值如下： 引出端符号: 1A4A 输入端 1B4B 输入端 1Y4Y 输出端 A B C D Y 1 1 1 1 0 0 X X X 1 X 0 X X 1 X X 0 X 1 X X X X 1 图17 74LS08逻辑图与管脚 表7 74LS08功能表 （7）数码显示管： 所谓的八段就是指数码管里有八个小 LED 发光二极管，通过控制不同的 LED 的亮灭来显示出不同的字形。数码管又分为共阴极和共阳极两种类型，其实共阴 极就是将八个 LED 的阴极连在一起，让其接地，这样给任何一个 LED 的另一端高 电平，它便能点亮。而共阳极就是将八个 LED 的阳极连在一起。其原理图如下。 其中引脚图的两个 COM 端连在一起，是公共端，共阴数码管要将其接地，共 阳数码管将其接正 5 伏电源。一个八段数码管称为一位，多个数码管并列在一起 可构成多位数码管，它们的段选线（即 a,b,c,d,e,f,g,dp）连在一起，而各自 的公共端称为位选线。显示时，都从段选线送入字符编码，而选中哪个位选线， 那个数码管便会被点亮。数码管的 8 段，对应一个字节的 8 位，a 对应最低位， dp 对应最高位。所以如果想让数码管显示数字 0，那么共阴数码管的字符编码为 00111111，即 0x3f；共阳数码管的字符编码为 11000000，即 0xc0。可以看出两 个编码的各位正好相反。如下图。 四、功能模块 各模块之间的连接关系： 4、设计方案 222 译码显示 译码显示 设计热副科级珀尔 计时、暂停、清零 图 18 各模块之间的连接关系 译 码 显 示 分 钟 个 位 秒 十 位 秒 个 位 0.1S 位 与 门 单脉冲发生器 多 谐 振 荡 器 电 路 开 关 控 制 电 路 （1） 多谐振荡器电路 图 19 多谐振荡器电路 设电容的初始电压 c U，t时接通电源，由于电容电压不能突变，所 以高、低触发端 TH V TL V 1 3 ，比较器1输出为高电平，输出为低 电平，即 _ 1DR， _ 0DS（1 表示高电位，0 表示低电位） ，RS触发器置， 定时器输出 0 1u 此时 _ 0Q ，定时器内部放电三极管截止，电源 cc V经 1 R， 2 R向 电容充电， c u逐渐升高。当 c u上升到 1 3 cc V时， 2 A输出由翻转为，这时 _ 1D D RS，RS触发顺保持状态不变。所以 0t 1 t期间，定时器输出 0 u为高 电平。 1 tt时刻，cu上升到 2 3 cc V， 比较器 1 A的输出由变为， 这时 _ 0DR， _ 1 D S， RS触发器复，定时器输出 0 0u 。 12 ttt 期间， _ 1Q ，放电三极管导通，电容通过 2 R放电。 c u按指数 规律下降，当 c u 2 3 cc V时比较器 1 A输出由变为，触发器的 _ DR _ 1 D S，的状态不变， 0 u的状态仍为低电平。 2 tt时刻， c u下降到 1 3 cc V，比较器 2 A输出由 1 变为 0，R-S 触发器的 _ DR1， _ D S0，触发器处于 1，定时器输出 0 1u 。此时电源再次向电容 C 放电， 重复上述过程。 通过上述分析可知，电容充电时，定时器输出 0 1u ，电容放电时， 0 u 0， 电容不断地进行充、放电，输出端便获得矩形波。多谐振荡器无外部信号输入， 却能输出矩形波，其实质是将直流形式的电能变为矩形波形式的电能。 振荡周期: 由图（D）可知，振荡周期 12 TTT。 1 T为电容充电时间， 2 T为电容放电时 间。 充电时间 11212 ()ln20.7()TRR CRR C 放电时间 222 ln20.7TR CR C 矩形波的振荡周期 121212 ln2(2)0.7(2)TTTRR CRR C 因此改变 1 R、 2 R和电容 C 的值，便可改变矩形波的周期和频率。 对于矩形波，除了用幅度，周期来衡量外，还有一个参数：占空比 q，q= （脉宽 w t）/ /（周期 T） ， w t指输出一个周期内高电平所占的时间。图（C）所示 电路输出矩形波的占空比 1112 1212 2 TTRR q TTTRR 。 根据设计要求将秒表精度定为 0.1s，因此需要多谐振荡器产生周期为 0.1s 的脉 冲。根据脉冲周期计算公式： T T TCC TCC V V CR VV VV CRR TTT 0 0 lnln)( 212 21 要求电源电压取 5V，输出脉冲占空比为 2/3，可得电阻 R1，R2 为 4.8K 。 多谐振荡器每隔 0.1s 发出一个脉冲使计数器发生一次状态转换，根据状态转换 的次数就可以达到计时的目的。 软件仿真结果 图 20 多谐振荡器电路仿真图 （2） 单脉冲发生器电路 图 21 单脉冲发生器电路 （3）开关控制电路： 图 22 开关控制电路 （4）计数器及译码模块： 图 23 计数器及译码电路 计数部分采用十进制计数器 74LS160N。74LS160N 有低电平触发的异步清零 端和同步置数端，以及控制状态转换的时钟输入端。在本设计方案中应用到了异 步清零端和时钟输入端。当异步清零端为有效低电平时全部计数器立即置零，从 而实现了秒表的清零功能。 当时钟输入端有时钟脉冲信号输入时便可实现计数器状态的循环转换， 从而 实现计时功能。 当秒表处于计时功能时， U7芯片的时钟输入端送入周期为 0.1s的脉冲信号， 即 U7 芯片的状态每隔 0.1s 实现一次变换， 因此 U7 芯片输出作为秒表 0.1s 计数 位的输入与四输入译码显示器相连。 当 U7 芯片完成一次十状态转换后便会从进位输出端 RCO 输出一个脉冲信号 表示已计数十次。 因此可将 U7 芯片的进位输出端 RCO 与 U4 芯片的时钟输入端相 连，U7 的进位脉冲作为 U4 芯片的时钟控制脉冲。经分析可知最初周期为 0.1s 的时钟信号经过 U7 芯片分频后，从其进位输出端输出周期为 1s 的时钟信号，这 个时钟信号控制 U4 芯片每 1s 转换一次状态，因此可将 U4 芯片作为秒表个位计 数位的输入与四输入译码显示器相连。 当 U4 芯片完成一次十状态转换后，便会从进位输出端 RCO 输出一个脉冲信 号表示已计数十次。 因此可将U4芯片的进位输出端RCO与U5的时钟输入端相连， U4 的进位脉冲作为 U5 芯片的时钟控制脉冲。此时可将 U5 芯片作为秒十位计数 位的输入与四输入译码显示器相连。 U4 芯片和 U5 芯片组成六十进制计数器，当 U5 芯片完成一次六状态转换后， 便会从进位输出端 RCO 输出一个脉冲信号表示已计数六次。U5 芯片的 QB 端经过 一个非门与 QA 端和 QC 端同时作为三输入与非门的输入端， 其输出端输出的进位 脉冲作为 U6 芯片的时钟控制脉冲。 因此可将 U6 芯片作为分钟个位计数位的输入 与四输入译码显示器相连。 计数器的软件仿真结果如下： 图 24 0.1S 位进位仿真图 图 25 s 个位进位仿真图 图 26 s 十位进位仿真图 图 27 min 个位仿真图 五、总体设计电路图 图 28 总体设计电路图 此电子秒表的整体工作电路原理如下： （1） 通过调节多谐振荡器的滑动变阻器使得其输出周期为0.1S的脉冲信号。 （2） 由开关控制的单脉冲发生器电路由三态门和 D 触发器组成。在此触发器 中通过三态门滤波使输出都为高电平，再经过一个与非门使它的输出都 为低电平，从而作为计数器清零端的控制信号。当触发器的输出 Q 为低 电平时，计数器清零。 （3）开关控制电路主要由 74LS160 构成，将电路分为三个状态:0、1、2。当控 制电路的 160 显示 1 的时候， 表示计数， 当控制电路的 160 显示 2 的时候， 表示停止,当 160 显示 0 的时候，表示清零。 160 显示 1 时，160 的 QA 管脚输出高电平，与时钟信号一起经过与门， 进入计时器的时钟信号端。当 160 显示 2 时，160 的 QA 输出低电平，计 时停止。当 160 显示