PAL-PLA-GAL数字逻辑系统.ppt

可编程逻辑器件（PLD),可编程逻辑阵列PLA,可编程阵列逻辑PAL,通用阵列逻辑GAL,可编程逻辑器件PLD:,由用户自己而不是芯片的生产厂家最后完成其逻辑功能，允许用户在相应的软硬件平台的支持下，通过编程开发出自己的芯片。 具有很强的逻辑设计灵活性，是数字设计的方向,PLD的基本结构,包含两个基本部分： 一是逻辑阵列，由与阵列、或阵列和反向器构成，可实现任何组合逻辑。 二是输出单元或宏单元。设计者可以自己组配其输出结构，直接输出就是组合逻辑，通过寄存器输出可以实现时序逻辑。 以“与/或”阵列为基础的包括四种基本类型： PROM（可编程只读存储器）、PLA（可编程逻辑阵列）、PAL（可编程阵列逻辑）、GAL（通用可编程阵列逻辑）。它们的区别在于哪个矩阵可编程和输出结构的形式。,可编程逻辑阵列PLA（Programmable Logic Array）,PLA的基本结构是基于“与或阵列”，它的“与阵列”和“或阵列”都是可编程的。由于PLA器件的资源利用率低, 现在已经很少使用。,PLA可分为组合可编程逻辑阵列PLA和时序 可编程逻辑阵列PLA两种类型,组合可编程逻辑阵列PLA的逻辑结构：由一个“与”阵列和一个“或”阵列构成，“与”阵列和“或”阵列都是可编程的。,时序可编程逻辑阵列PLA的逻辑结构：由“与”阵列、 “或”阵列和一个用于存储以前状态的触发器网络构成。,可编程逻辑阵列应用,在可编程逻辑阵列PLA的应用中，有一种是用来控制资料路径，在指令集内事先定义好逻辑状态，并用此来产生下一个逻辑状态(透过条件分支)。 举例来说，如果目前机器(指整个逻辑系统)处于二号状态，如果接下来的执行指令中含有一个立即值(侦测到立即值的栏位)时，机器就从第二状态转成四号状态，并且也可以进一步定义进入第四状态后的接续动作。因此PLA等于扮演(晶片)系统内含的逻辑状态图(statediagram)角色。,可编程逻辑阵列应用,除了可编程逻辑阵列PLA外，其他常用的可程式逻辑装置还有可程式阵列逻辑(PAL)、复杂可程式逻辑装置(CPLD)以及现场可程式逻辑闸阵列(FPGA)。 要注意的是，虽然可程式逻辑阵列一词中带有“可程式”一字，但不表示所有的PLA都是具有现场性的可程式化能力。事实上许多都属遮罩性的可程式化，性质与ROM相同，必须在晶片製造厂内就执行与完成程式化设定，尤其是内嵌于电路较复杂的晶片(例如：微处理器)的PLA多属此种程式化方式。,可编程阵列逻辑PAL（Programmable Array Logic）,PAL的基本结构也是基于 “与或阵列”的，它的“与阵列”是可编程的而 “或阵列”是固定的。PAL最早出自AMD公司。,PAL的基本电路结构,可编程阵列逻辑PAL (Programmable Array Logic ） 基本组成包括：输入互补缓冲；可编程与阵列；固定或阵列；特定的输出电路。 采用双极型熔丝工艺，工作速度较高（1035ns）。,对与阵列编程可以获得不同形式的组合逻辑函数。 PAL和触发器可构成时序电路。 与阵列可编程使输入项增多，或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性。,4输入4输出16乘积项PAL器件的基本结构图,编程后的PAL电路,PAL的输出和反馈结构,PAL 器件的型号很多，典型的输出和反馈结构通常有五种： 1. 专用输出基本门阵列结构 2. 异步可编程I/O结构,3. 寄存(时序)输出结构 4. 异或寄存器型输出结构 5. 运算选通反馈结构,专用输出基本门阵列结构,四个乘积项,输入信号,一个输入,如输出采用或门，为高电平有效PAL器件。 若采用互补输出的或门，为互补输出器件。,专用输出基本门阵列结构,异步可编程I/O结构,或门经三态缓冲器由I/O端引出，三态门受与阵列中第一行的与门所对应的乘积项控制。 当三态门的控制端为“0”时，三态门禁止，输出呈高阻状态，I/O引脚作输入使用。来自I/O端的输入信号通过反馈输入缓冲器送到可编程的与阵列中。 当控制端为“1”时，三态门被选通， I/O引脚作输出使用。同时该输出通过反馈输入缓冲器送到可编程的与阵列中，故此时I/O端同时具有输入、输出功能。 这种结构的产品有PAL16L8、PAL20L10等。,寄存（时序）输出结构,或门的输出通过D触发器， 在CP的上升沿时到达输出。,触发器的Q端可以 通过三态缓冲器 送到输出引脚,触发器的反相端反馈回与 阵列，可构成时序逻辑电路,寄存（时序）输出结构,或门之后增加了一个D触发器，在时钟上升沿作用下或门的输出(输入乘积项的和)寄存在D触发器的Q端，当使能信号OE有效时，Q端的信号经三态缓冲器反相后输出，输出为低电平有效。 触发器Q非输出经过一个互补缓冲器反馈到与阵列输入端上。 输出三态缓冲器由公共控制线控制。 用途：组成各类时序逻辑电路。 这种结构的产品有PAL16R4、 PAL16R8 等。,异或寄存器型输出结构,增加了一 个异或门,异或寄存器型输出结构,输出部分有两个或门，它们的输出经异或门进行异或运算后再经D触发器和三态缓冲器输出。 这种结构不仅便于对与或阵列输出的函数求反，还可以实现对寄存器状态进行保持操作。 实现二进制计数很方便，二进制计数器的次态方程可以写成相邻触发器状态的异或。 这种结构的产品有PAL20X4、 PAL20X8等。,运算选通反馈结,反馈选通电路 的输入变量B,反馈选通电路 的反馈变量A,利用反馈结构的反馈量编程可在与阵列的输出端产生A和B的16种运算结构。,A A B 0 A B A B A B B A+B,1. 1 2. A+B 3. A 4. A+B 5. B 6. A B 7. A B 8. A+B,PAL的应用,PAL器件可以实现组合逻辑和时序逻辑设计。 PAL器件除了在一般逻辑设计中得到应用外，还被广泛地应用于数据检错和纠错、工业控制技术和计算机系统设计等领域。 PAL器件实现逻辑函数的过程是先化简逻辑函数得到最简与或式后，再画出PAL器件点阵图。 由于PAL器件品种繁多，所以选择合适型号的PAL器件就成为应用中不可忽视的因素。选择器件主要考虑输入端、输出端数量是否恰当，乘积项数符不符合要求，寄存器数量够不够等因素。在实际应用中，还要考虑速度、功耗和输出极性等。,通用阵列逻辑GAL（Generic Array Logic）,GAL是一种可电擦写、可重复编程、可设置加密位的PLD器件 与PAL器件相比，GAL增加了一个可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell）。 由于在实际应用中，GAL器件几乎能够完全仿真PAL器件，所以PAL器件已经很少被使用。 GAL最早出自Lattice公司。,GAL器件的分类和主要参数,GAL器件,普通型 通用型 异步型 FPLA型 在系统可编程型,GAL的基本结构,通用阵列逻辑GAL （General Array Logic） 采用E2CMOS工艺，具有电擦除、可重复编程和可加密等特点。 GAL的输出结构配置了可以任意组态的输出逻辑宏单元OLMC（Output Logic Macro Cell）。,GAL器件的结构特点,GAL与PAL相比，在结构上的显著特点是输出采用了宏单元（OLMC）。也就是说，PAL可编程与阵列是送到一个固定的或阵列上输出的，而GAL可编程与阵列则是送到OLMC上输出的。 通过对OLMC单元的编程，GAL能满足更多的逻辑电路要求，从而使它比PAL具有更多的功能，设计也更为灵活。,GAL器件型号,GAL器件型号定义和PAL一样根据输入输出的数量来确定。 目前常用GAL器件有GAL16V8和GAL20V8两种，其基本电路结构大致相同，只是器件引脚数和规模不同而已，它们能仿真所有的PAL器件。 GAL16V8中16表示器件的输入端数量，8表示输出端数量，V表示输出形式可以改变的普通型。,GAL16V8和GAL20V8替代的PAL器件,GAL输出逻辑宏单元OLMC,GAL输出逻辑宏单元OLMC的组成： 一个或门 一个异或门 一个D触发器 四个数据选择器MUX 输出数据选择器(OMUX)、 乘积项数据选择器(PTMUX) 三态数据选择器(TSMUX) 反馈数据选择器(FMUX) 一些门电路组成的控制电路。,GAL器件