期刊论文基于CPLD的红外焦平面阵列驱动电路的设计.pdf

SEM l C0NDUCT0R 0PTOELECTRON1 CS Vo1 29 No 1 Fe b 2 0 08 基 于 C P L D的红外焦 平面阵列驱动 电路的设计 殷建 军，丁瑞军 ( 中国科学 院上海技术物理研究所 ， 上海 2 0 0 0 8 3 ) 摘 要 ： 红外 焦平 面阵列是新 型 的红外探 测 器 ， 为 了使 其 达到 理 想 的工 作状 态， 需要 提 供 时 钟驱动脉冲和偏置电压。传统的方法是通过重写 E E P RO M 等方式来改写驱动脉冲信号。设计 了 一 种使 用 C P D的红外焦平面探测器时钟驱动电路， 其电路结构 简单 ， 具有较强的器件驱动能力， 可实现 C MO S T DI 2 8 8 4红 外 焦平 面阵 列和 其他 超 长线 列 焦平 面阵 列 的驱动 ， 提供 可调 偏 置 电 压 ， 为红 外焦平 面 阵列的性 能调试提 供方便 。 关键词 ： 线列红外焦平面阵列 ； 驱动电路 ；可编程逻辑器件 中图分类号 ：TN 2 l 6 文献标 识码 ：A文章编号 ：i 0 0 1 5 8 6 8 ( 2 0 0 8 ) 0 1 0 1 2 0 0 3 Pr o g r a ma b l e Dr i v e Ci r c u i t f o r I RFPA Ba s e d o n CPLD YI N J i a n u n ，D I NG R u i j u n ( S ha n gh a i I n s t i t u t e o f Te c hn ol o g y Phy s i c s，Chi n e s e Ac a d e my o f S c i e nc e s ，Sh a ng ha i 2 00 08 3，CHN) Ab s t r a c t ： I n f r a r e d f o c a l p l a n e a r r a y ( I RFP A)i s a n e w t y p e o f i n f r a r e d i ma g i n g d e v i c e To a c hi e v e b e t t e r p e r f o r m a n c e?I RFPA s ho ul d be a p pl i e d wi t h b i a s v ol t a g e o ut p ut s a n d c l o c k wo r k pul s e s The t r a di t i o na l wa y f o r de s i g ni ng dr i v i n g c i r c u i t i s t o r e wr i t e t he EEPROM A ne w de s i gn o f dr i v i n g c i r c ui t wi t h CPI D i s p r e s e nt e d i n t h i s pa pe r Th e a dv a n t a ge s o f t he c i r c ui t i n c l u d e s s ma l l s i z e ，h i g h f l e x i b i l i t y ，a d j u s t a b l e b i a s v o l t a g e o u t p u t s a n d S O o n T h e s e g i v e c o n vi n i e n c e s f or FPA t e s t i n g a l l t h e d e v i c e s Ke y wo r d s ： i n f r a r e d f o c a l p l a n e a r r a y ( I RFP A) ；d r i v i n g c i r c u i t ；CP LD 1 引言 随着 大 规 模 集 成 电 路 和 微 电 子 机 械 加 工 ( ME MS ) 技 术 的发展 ， 红 外 探 测器 技 术 取得 了惊 人 的进 展 。它 在现 代各 系统 中的应 用 也越 来 越 广 泛 。 新一代的红外焦平面阵列( I RF P A) ， 由红外探测器 阵列 和读 出电路 ( ROI C) 两部 分组 成 ， 因而 同时具 有 红外辐射探测和信 号渎出及处理能力 。采用混成结 构 ， 通 过铟柱 技 术将 探 测器 和读 出电路 互 连 。2 0世 纪 8 O年 代 以后 ， C M( ) S工 艺 不 断 成 熟 、 完 善 和 发 展 ， 晶体管结 构 尺寸越来 越小 ， 目前 已发展 到深 亚微 米水 平 。基 于 CMO S的读 出 电路 正 越来 越 受 到 人 们的重 视 ， 用 C M( ) S技术设 计 的读 出 电路 已实 现 了 低噪声 、 高成品和高密度。C MO S TD I 2 8 8 4信号 收稿 日期 ： 2 0 0 7 一O _1 1 8 读 出电 路 是 近 年 来 发 展 较 快 的 一 种 应 用 于 T D I Hg C d Te红外焦平面阵列器件的信号读 出电路。 为焦平面阵列提供多路时钟驱动脉冲和工作 电 源 、 偏 置 电压的外 围红外 焦 平 面探 测 器 驱 动 电路 对 红外焦平面阵列的输 出信号影响较大 ， 对提高输 出 信号的信噪比和调节探测器的工作状态起 了非常重 要 的作 用 。本文 针对上 海技术 物理 研究所 研制 的 中 波 C MOS TD I 2 8 8 4红外焦 平 面 阵列读 出电路 的 时序设计驱动电路时序和偏置电压 、 工作 电源 ， 同时 也考虑了电路的通用性 ， 在不更改硬件 电路的前提 下使该驱动电路能提供 C MOS 2 5 6 1和2 0 0 01 超长线列红外焦平面阵列读 出电路的驱动电路时序 和偏置 电压 ， 为红外 焦 平 面 电路 的性 能调 试 提 供方 便 。 维普资讯 半导体光电) ) 2 o 0 8年 2月第 2 9 卷第 1 期 殷 建军 等 ： 基 于 C P L D的红外焦平 面阵列驱动 电路的设计 2 C MO S T D I 信号读出电路工作原理 具有时间延迟积分功能的红外焦平面从结构上 看 是一 个两 维 面阵 ， 然 而从 功 能 上 说 它 又 相 当 于 一 个焦平面线列 ， 因此 ， 它是一个介于面阵和线列的产 品。它的列数相 当于线列的像元 素， 它 的行数为时 间延迟 积分 级 数 。对 于一 个 积 分级 数 为 N 的 TD I 焦平面， 在相同的积分周期的情况下 ， 输 出信号幅度 比一般 的焦 平面线 列扩大 了 N 倍 ， 而噪声 只增 加 N倍 ， 因此， 信噪比可以提高 N倍 。其原理如图 1 。 一： 惹 积 分 用 搏 I i I 第3 个 i 上 秘分周期 j J ： 图 1 T D I 读出电路原理 图 D1 、 D 2 、 D 3 、 D 4是 探 测 器 阵列 中 的一列 ， r为 积 分 周期 ， 其 值 等 于探 测 器 的 中 心 距 除 以 扫 描 速 率 。 扫描方 向如 图所示 ， 则 目标 图像依次扫过这 四个探 测 器 。图 1 ( a ) 是 同一 目标 图像 在 不 同 的积 分 时 刻 所 在 的位置 ， D1 最 先得 到 目标 图像 ， D 4最 后得 到 。 当 目标图像扫过一列探测器的每一个单元时， 各探测器将产生相应 的电荷信号 ， 其中包含噪声 ， 时 间延迟积分 的功能是将这些电荷信号叠加起来 。 图 1 ( b ) 是 完 成 这 一 功 能 的 示 意 图 。首先 将 探 测 器产 生 的 电荷 进 行 积 分 ， 然 后 经 过 一 定 时 间 的 延 迟 ， 与其他探测器产生 的电荷相加 ， 这样， 在输出端 得 到 的是 四个探 测器 对 同一 目标 图像 而产 生 的 电荷 的总 和 。 红外探测器一般工作在负偏压情况下 ， 这时无 光 照情 况下 的 动态 电 阻 R 大 ， 探 测 器 的 R。 A 较 高 ， 探测器与读 出 电路耦合 有较好 的线性 度和注入 效 率 。同时 ， 反偏状态下还能缩短载流子的渡越时间， 减小二极管 电容， 提高响应速度。通 常探测器工作 在反偏 电压十毫伏至几 百毫伏之 间。偏置电压精度 要 求在 5 mV左 右 。 3 驱 动 电路 设计 采用常规的小规模分立元件所设计的驱动电路 体积功耗大， 时序调整缺乏灵活性 ， 不利于红外焦平 面阵列的研制阶段的调试 。本 电路通过使用可编程 逻辑器件可 以同时生成多路信号 ， 可以灵活地修改 逻辑电路时序 ， 调整积分时间、 工作频率等探测器参 数 ， 使用电压调节器方便地改变探测器偏置 电压以 利于对探测器性能的测试 。可编程逻辑器件的输出 脉冲电平为 3 3 V， 探 测器工作脉 冲电平 为 5 0 V， 需要对脉冲电平进行转换 。同时该 电路有较强的器 件驱动能力 ， 也可以使用 于其他大规模超长线列探 测 器 的驱 动 。 ( a ) 驱动电路原理框图 ( h ) 外围电路 图 2 驱动电路和外 围电路原理框 图 3 1 时序 电路设计 本文使用硬件编程语言 ， 使用基 于 X i l i n x可编 程 逻 辑器 件 X C 9 5 1 4 4 XL T Q1 0 0 ， 在 I S E 6 2环 境下 开发的。该时序逻辑采用常用的 8位计数器对输入 基准时钟脉冲计数 ， 由于采用高频的基准时钟脉冲， 对该电路有较高的产生竞争 冒险即毛刺可能。 本 电路采 用在 逻辑 设计 时主 要考 虑如 何消 除 当 读 出电路高频工作 时引入的 同步、 异步时序 冒险竞 争 。常用的增加冗余项的方法无法消除计数器所产 生的毛刺 ， 延迟法对延迟小 的线路增加毛刺宽度达 到消除毛刺的效果 ， 但是对 于负载和温度的变化会 导致毛刺的重新产生。本文从硬件描述语 言人手， 找 出毛刺产 生 的根 本 原 因 ， 通 过语 言 设 计 产生 满 足 要求的功能模块 ， 使用带使能端的 D触发器代替原 来的触发器， 把计数器最 后的输 出接到触发器 的使 能端 ， 使用统一 的计数 时钟 ， 由于毛刺本 身是尖脉 冲， 不能满足数据的建立时间和保持时间， 避免了产 生 的毛刺对 Q的输 出影响。可编程逻辑器件本身 采用专门的时钟线 ， 通过寄存器对外输 出时钟脉冲， 避 免 了毛 刺 的产生 。 具体设计一个计数器 ， 当有 同步信号时对其清 零 ， 并 同时开 始计 数 ， 根 据 给定 时 间和系统 时钟 周期 设定计数器的模数， 经过给定的时间后输出高电平 ， 满足宽度后再置低 。实际要求检测时间大约 1 S ， 脉 冲宽度保持在 2 0 ms 左右 计数器的输 出接 D触发 器的使能端。同步信号输入后 ， 清零并开始计数， 若 不再 出现 同步 脉 冲 ， 经 1 6 5个 时 钟 周 期 后 ，RC O 端输 出一个高电平， 使触发器 的 Q输 出高电平 ， 再 l 21 田 困 维普资讯 S EM I C0NDUCT0R 0PT0ELECTR0NI CS V0 1 29 No 1 F e b 2 0 08 过 1 6 3 2个时钟周期后使 A， B， C， D接组合门电 路输出低电平 ， 接到 D触发器 的计数器预制端 ， 使 Q 输 出为零 。这样 就实现 经一定 延时 后 的一 定宽度 的脉 冲。 图 3 毛刺消除结构 3 2外 围电路设计 本文使用的探测器驱动脉冲电平需要 5 0 V， 而可编程逻辑器件输出脉冲电平为 3 3 V， 低脉冲 电平会影响探测器输 出， 因此需要经过脉 冲电平转 换 。采用缓冲器作为电平转换用 ， 输 出为高阻。图 4为脉冲电平转换原理框图。采用上拉器件对将提 供 探测 器偏 置 电 压 和 栅 电压 由偏 置 电路 产 生 ， 图 5 所 示 为可 调 偏 置 电路 原 理 图 。通 过 精 密 电 压 源提供 标准 参考 电压 ， 经分 压 后 输 出所 需 偏 置 电 压 电压 可调范 围 、 厂 、 、 厂 。 为 0 0 3 V。 。 图 4 驱动脉冲 电平转换框图 图 5 可调偏置电压源电路原理图 4 实验结果 图 6为 I S E 6 2模拟产生 的 TD I工作脉 冲时 序。在将程序下载后 ， 实际检测各脉冲信号满足时 序 关 系 。 图 6 驱动脉冲时序 使 用 S y p l i f y综 合 设 计 后 ， 得 到 输 入 时 钟 CLKI N 一2 0 M 到 输 出管 脚延 时 ， 如 表 1 。 表 1 输入时钟到输出管脚 延时 管脚 延时 n s STARTXA 8 9 0 0 STARTYA 8 9 0 0 CPXA 5 5 0 0 CPYA 5 5 0 0 输 出偏 置 电压 0 1 V 可调 ， 精 度 2 mV。 该设计 使用 S y n p l i f y 6 2 综 合后 ， 完全 实现功 能 的设计 使用 芯片 的宏单 元数 为 4 4个 ， 寄存 器 4 1 个 ， 功能块使用 6 4个。对可编程逻辑器件使用率降到 了比较 低 的水平 。 5 结论 本 文设计 了一种 C MOS T DI 4 2 8 8红外 探 测 器的驱动电路， 该 电路由时序电路和外围电路组成