毕业设计（论文）-演播厅舞台灯光控制系统设计.doc

演播厅舞台灯光控制系统论述绪论1 论题的目的及意义演播厅舞台灯光控制系统广泛的应用于演播厅，剧场，体育馆，歌舞厅等场所。随着经济的发展，各类节目在演播厅的制作数量陆续增加，制作规模不断扩大，灯具的投入，给节目带来精彩、刺激的效果，给荧屏送去绚烂、感慨的情调。介于灯光效果对演播员的外观形象，场厅的布局，会场的气氛有着很大的影响，这就要求控制系统对现场机械灯的移动能够灵活准确的控制。许多旧式控制台并不能兼顾太多控制，而且逻辑功能较慢，操作起来需要多个步骤才可完成，导致工作效率减低，另外亦由于需同时使用多部控制台，占据了大量的活动空间，十分不便。本设计用集成电路加LED显示实施的最优化控制系统可以极方便的控制100个以上的舞台用机械灯的上升、下降、左旋、右旋、上旋、下旋、聚焦、散焦八个动作，满足了演播室灯光控制的需要。由于集成电路体积小、可靠性高、调试方便、使用方便，并且CMOS数字电路具有功耗低，速度高，成本低，高噪声容限等优点。2.方法及设计步骤首先对目前国内演播厅舞台灯光控制系统做一了解、对100个以上舞台控制做出最优控制方案，然后利用学到的知识，参考资料、文献、基础和专业书籍做出有数字电路LED显示的演播厅舞台灯光控制系统控制台的集成电路的设计，本论文设计过程如下：（1） 分析设计要求，确定总体方案根据系统设计任务，分析所要设计电路的总体功能，并将总体功能划分为若干单元功能块，了解它们之间的相互关系，确定总体方案和电路原理框图。 （2）分析单元电路的功能，确定单元电路，选择器件总体方案是由能完成特定功能的单元电路组成的，通过仔细分析单元电路的性能指标和工作原理，设计出单元电路的结构形式；确定它们相互之间的连接关系，电平转换和接口，并查阅了相关资料，选用合适器件。单元电路的设计主要是根据其类型（组合电路还是时序电路），将其逻辑要求用真值表、状态表、逻辑表达式等表示出来。由于集成电路的功能单元电路很多，所以要选择恰当的集成器件来实现某些逻辑功能，这样就省去了很多单元电路的设计工作，而主要考虑如何利用集成器件构成数字电路装置。1 控制系统控制台的基本功能及工作原理1.1 演播厅舞台灯光控制系统台的基本功能图1.1 控制台示意图演播厅舞台灯光控制系统控制台如图1.1所示。演播厅舞台灯光控制系统控制台的基本功能特点如下：（1） 能实现100个以上机械灯的上升、下降、左旋、右旋、上旋、下旋、聚焦、散焦八个动作（2） 所选中机械灯号数码显示（3） 要求动作进行时LED灯指示（4） 能与可编程控制器有效连接此控制系统采用单+5V电源供电，内部电路所需脉冲不需要单独脉冲产生装置，在选择机械灯同时直接产生动作脉冲，可有效防止误动作产生，可靠性强。与PLC的连接采用了光电耦合器作为接口电路，提高了系统的可靠性。1.2 演播厅舞台灯光控制系统控制台的设计原理控制系统的框图如图1.2所示。 图1.2 系统原理框图当我们需要某机械灯动作时，首先通过键盘输入信号，信号经编码器进行编码。由于输入的数字为09，所以我们采用10线4线编码器。信号经编码器编码以后，分为两路。一路要送至译码显示电路显示，供控制台控制人员核对，另一路通过光电隔离送至PLC控制器。因为我们设计的为100个以上三位数字的输入电路，我们要依次输入三位数字，因此我们需要三个寄存器构成移位寄存器，来完成信号的储存和传送功能。当我们输完三位数字并核对正确后，按“确认”键来选中需要动作的机械灯，如果输错时按“取消”键，然后重新输入。当按了“确认”键后，我们再按所需要完成的动作信号相应的按纽以后，机械灯开始动作。从上面的分析，我们可以知道，控制系统控制台主要有三部分构成，即机械灯号选择控制电路，信号储存传送电路和动作控制电路三部分。从第二章开始，我们将详细介绍各部分的设计过程。2 控制系统机械灯选择电路的设计2.1 键盘输入部分键盘是我们最常用到的标准输入设备，这是为了“人机”对话而设置的。在这里我们采用普通接触式34行列式的小键盘。键盘电路以串行方式工作。每按下一个键，则在相应的时间段，输出脚出现一个低电平脉冲，根据该脉冲出现的位置，就可以判断出哪一个键被按下。它正常工作需要的电源为+5V电源。系统根据键盘信息进行功能控制：如1，2，确认，取消等等。键盘的示意图如图2.1所示。 图2.1 键盘示意图2.2 编码器的设计2.2.1 编码器编码器是在数字电路中用二进制代码表示某一信息的逻辑电路。按码制区分，编码器可有二进制编码器、二十进制编码器等。按处理方式区分可以有普通方式和优先方式。在此设计中我们采用优先编码器。在优先编码器中，对全部输入端规定了一个优先级别，它允许多个输入端可以同时有效，但只对其中级别最高的输入进行编码，不理睬其他的输入信号，这样就解决了其他编码器只允许一个输入端有效，当有两个或两个以上的输入端有效时，输出编码就会出错的问题。在前面我们已经说过，我们应该采用10线4线编码器。由于键盘在不输入状况下为高电平，所以我们采用低电平有效的译码器。在这里我们采用的是CD40147 10线4线优先编码器。CD40147的封装形式及外引线排列与功能如图23所示（用SJ110076A型16线和C型16线。）外引线排列： 功能图图22 CD40147封装形式及外引线排列与功能图CD40147集成电路的特性如下：（1）10线4线BCD编码（2）输入、输出低电平有效。（3）标准对称输出特性（4）所有输入、输出、电源端均有保护网络（5）在全温范围内噪声容限：VDD=5V时，1V；CD40147的真值表如表21所示表21 CD40147真值表：（负逻辑）输 入输 出0123456789DCBA0100100010000100000100000010000000100000000100000000010000000000110000000011100001111001001100110010101010101由真值表我们可以看出：CD40147有10个输入端，4个输出端。当10个输入端都为高电平时，4个输出端都为低电平。（40147为负逻辑）。当输入0，即引脚15为低电平时，输出均为高电平。在其他情况时，4个输出引脚便会出现高低不同的电平，从而实现了十个输入信号的编码。2.2.2 反相器在我们日常使用的集成电路中，我们大部分使用正逻辑电路，即二进制数“1” 代表高电平，“0”代表低电平。而我们用到的CD40147 10线4线优先编码器为负逻辑。为了人们习惯上的认识，我们在编码器输出端都加上了一个非门，使其反相为正逻辑。考虑到我们还要利用非门提供信号脉冲，我们使用了CC4069六反相器。CC4069反相器的特性如下：（1）VDD=10V时，传输延迟时间tPHL、tPLH=30ns。（2）标准对称输出特性（3）所有输入、输出、电源端均有保护网络。（4）在全温范围内噪声容限：VDD=5V时，1V；CC4069封装形式及外引线排列如图（采用SJ110076A型14线和C型14线。）图23 CC4069封装形式及外引线排列图1）.4069电路的组成图24 CMOS 反相器 图25 MOS管等效电路图24是CMOS六反相器CC4069的内部1/6单元电路。可以看出它是由一个NMOS管和一个PMOS管组成的。我们已经知道，NMOS管在栅极和源极之间加正电压时，NMOS管的漏极和源极之间相当于开关闭合；而PMOS管在栅极和源极之间加负电压时，PMOS管的漏极和源极之间相当于开关闭合。所以用导电极性相反的MOS管互补，PMOS管的源极接正的Vdd，NMOS管的源极接地，两个漏极接在一起作为输出，两个栅极接在一起作为输入，这样就组成了CMOS反相器。图中的二极管是保护电路，对正常的MOS管不起作用。2）.工作原理根据MOS管的开关特性可以画出等效电路如图25所示。当A=0时，对PMOS管来说，是在栅极和源极之间加了一个负电压，所以PMOS管的源极和漏极之间相当于开关闭合，对NMOS管来说，栅极和源极加的是0V电压，源极和漏极之间相当于开关关断，输出Vo=Vdd，即高电压。当A=1时，对PMOS管来说，是在栅极和源极之间加了一个0V电压，对NMOS是加了一个高电压，所以NMOS管闭合、PMOS管关断，输出低电平。即输出与输入之间的逻辑关系是Y=A。图26 CMOS反相器的电压特性传输曲线图26是CMOS反相器的电压传输特性曲线。与TTL比较一下可知，CMOS电路输出的高电平可以达到电源电压、低电平约为零，CMOS电路的阀值电压约为电源电压的二分之一。使用不同的电源电压将得到不同的阀值电压，且CMOS门的电压传输特性接近理想的开关特性。由此可见，无论输出是高电平还是低电平，两个管子中总有一个是截止的。因此电路的静态电流近似为零，静态功耗极低的可以忽略，只是在两个管子交换状态的动态时，要消耗一点功率。在电源电压为5V时，TTL电路每门的功耗约为100mW（毫瓦），LSTTL为2Mw，而CMOS只有25W（微瓦）约为前者的千分之一。然而就目前的工艺水平而言，CMOS电路的工作速度暂时还低于TTL电路。但随着技术和工艺水平的不断提高，CMOS集成电路的应用领域会越来越宽广。2.3 CMOS器件使用中的注意事项由于CMOS器件内MOS管的栅极与源极间的隔离层系很薄的二氧化硅，因此输入阻抗很高（109），这样输入端极容易受外界静电的影响，当输入端的静电能量积累到一定程度时，就容易将二氧化硅层击穿，即造成栅穿或栅漏现象。为了防止静电损害，在一般MOS器件的输入电路中都设置了用二极管和电阻组成的静电保护电路，但过强的外界静电感应仍可能引起栅穿，因此应注意以下几点：（1）为防止静电造成损坏，在储存和运输CMOS器件时，不要用容易产生静电高压的化工材料和化纤织物包装，最好使用金属屏蔽层作包装材料；组装调试时，烙铁、仪表、工作台面等良好接地，操作人员的服装、手套等应选用无静电的原料制成；（2）为防止输入保护电路中钳位二极管过流损坏，输入端接低内阻信号源时，应在输入端与信号源之间串进保护电阻，保证保护电路二极管导通时电流不超过1mA。（3）电路中多余不用的电路输入端不允许悬空，但电路中可能出现悬空状态的输入端，都应按不同电路要求采用不同的措施，或接地，或通过电阻接地，或接电源。对于输入端，可以悬空不管。3 触发器在数字电路中，不仅需要对二值信号进行数字运算或逻辑运算，还经常需要将这些信号和运算结果保存下来，这就需要使用具有记忆功能的基本逻辑单元。我们把能够存储一位二值信号的基本单元电路叫做触发器。为实现记忆一位二值信号的功能，触发器必须具备几个基本特点：1具有两个能自行保持的稳定状态。用来表示逻辑状态的1和0，或二进制数的1和0；2根据不同的输入信号可以置成1或0状态。3在输入信号消失以后，能将获得的新状态保存下来。迄今为止，人们已经研制出了许多种触发器电路。为了合理使用、正确分析和设计含有触发器的电路，必须搞清触发器的种类。根据是否有时钟脉冲输入端，可把触发器分为两大类，一种是没有时钟脉冲输入端的，称为基本触发器，另一类是具有时钟脉冲输入端的触发器，称为时钟触发器。3.1 基本RS触发器用两个“与非”门或者用两个“或非”门，或用两个“与或非”门把它们的输入，输出端交叉耦合联接，就可以构成一个具有记忆功能的基本触发器。3.1.1 电路结构和工作原理把两个“与非”门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图31所示，它有两个输入端R、S和两个输出端Q、。图31 两“与非”门组成的基本RS触发器（a）逻辑图 （b）逻辑符号根据“与非”门的逻辑关系，触发器的逻辑表达式为： Q= （3.1.1） = （3.1.2）根据输入信号R、S不同状态的组合，触发器的输出与输入之间的关系有4种情况，现分析如下：（1）R=1、S=0由式（3.1.1）可知，当S=0时，不论为何种状态，都有Q=1；再由式（3.1.2）可得=0。（2）R=0、S=1由于电路的对称性，这时Q=0、=1。如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、=0时，称触发器处于1态，反之触发器处于0态。S=0、R=1使触发器置1，或称置位。因置位的决定性条件是S=0，故称S端为置1端。R=0、S=1时，使触发器置0，或称复位。同理，称R端为置0端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平，因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置1和置0，所以又称为置0置1触发器，或称为置位复位触发器。基本RS触发器的逻辑符号如图31（b）所示。由于置1和置0都是低电平有效，因此在两输入端的边框外侧都画有小圆圈。下面继续分析另外两种输入条件下的工作情况。（3）R=S=1当R、S都为1时，两个“与非”门G1和G2的状态由原来的和Q的状态决定，不难推知，触发器维持原来状态不变。触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，按要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平时，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。（4）R=S=0显然，在此条件下，两个“与非”门的输出端Q和全为1，在两个输入信号都同时撤去（回到1）后，触发器的状态将不能确定是1还是0，因此称这种情况为不定状态，这种情况应当避免。综上所述，基本RS触发器的功能如表31所示。表31 用两个“与非”门组成的基本RS触发器的功能表RSQ1010011010不变不定此外，还可以用“或非”门的输入、输出端交叉连接构成置0、置1触发器，其逻辑图和逻辑符号分别如图32（a）和（b）所示。图32 两“或非”门组成的基本RS触发器 （a）逻辑图 （b）逻辑符号这种触发器的触发信号是高电平有效，因此在逻辑方框外侧的输入端处没有小圆圈。由图32可得触发器的逻辑表达式为 Q= =根据上式可以分析出R、S为不同状态组合时触发器的状态，如表32所示。表32 用两个“或非”门组成的基本RS触发器的功能表RSQ 0 1 0 1 1 0 0 1 1 0 不变 不定3.2.同步触发器的逻辑功能在数字系统中为协调各部分的动作，常常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态，通常把这个同步信号叫做时钟脉冲信号，或简称为时钟信号，用CP表示（Clock Pulse的缩写）。我们也把这种受时钟控制的触发器统称为时钟触发器，以区别于像基本RS触发器那样的直接置位，复位触发器。3.2.1 同步RS触发器图33 同步RS触发器图33示出了同步式结构的RS触发器逻辑图，CP是时钟输入端，平时为低电平，这迫使们G3和G4输出均为高电平，于是由G1和G2交叉耦合组成的基本触发器维持原状态不变，当CP为高电平，即时钟（正）脉冲出现时，G3或（和）G4输出端才可能出现低电平（取决于当时的控制输入S和R），触发器的状态才可能发生变化。某个时钟脉冲作用前触发器的状态，称作原状态或现态，以Qn表示；时钟脉冲作用后触发器的状态，称作新状态或次态，以Qn+1表示。1功能表同步RS触发器的功能表如表33所示，表中S，R栏表示时钟表33 SR触发器功能表 S R Qn+10 00 11 01 1 Qn 0 1 不定脉冲CP作用时（CP为高电平时）的控制输入S和R的状态，Qn+1栏表示由于该时钟脉冲作用使触发器获得的新状态，即次态，此表所表达的SR逻辑功能如下：（1）若S=R=0，（低电平）则时钟脉冲的作用并不改变触发器的状态，即次态Qn+1=现态Qn。因为G3和G4的输出一直为高电平。（2）若S=0，R=1（高电平）则不管原状态Qn是什么，时钟脉冲的作用使触发器成为0状态，即Qn+1= 0。因为G3输出为高电平，G4输出出现负脉冲。（3）若S=1，R=0，则不管现态Qn为什么，时钟脉冲作用使触发器的次态Qn+1=1。因为G4输出为高电平，G3输出出现负脉冲。（4）若S=R=1，则在时钟脉冲作用后，次态Qn+1状态不定，应当避免在时钟脉冲作用时出现S=R=1。上述讨论虽基于同步RS触发器进行的，但表33的功能表也适用于其他RS触发器，但对R=S=1这一特殊情况，拟再作如下讨论：若R=S=1，在CP高电平期间，G1和G4输出同为低，Q和出现同时为高的不正常局面；当CP变低，即时钟正脉冲消失时，G3和G4输出同时变高，使得新状态不定。同步式SR触发器的这一情况，与图31所示由与非门组成的基本触发器中的S和R负脉冲同时出现又同时消失时的情况十分类似。触发器的功能表以表格形式表达了在一定控制输入下，在时钟脉冲作用下，触发器现态Qn向次态Qn+1转换的规律。2特性方程特性方程是以逻辑表达式的形式表达了在时钟脉冲作用下，触发器次态Qn+1与现态Qn，控制输入（S，R）之间的函数关系。RS触发器的特性方程如下： Qn+1=Qn 约束条件：SR=0若将现态Qn与控制输入S，R值代入，便可求得时钟脉冲作用产生的次态Qn+1的值，特性方程所表达的信息是与功能表一致的，因此，可用功能表来检验其正确性。“约束条件：SR=0”，表示时钟脉冲作用时禁止S=R=1出现。3驱动表触发器的驱动表是以表格形式表达了为在时钟脉冲作用下实现某种状态转换（现态Qn次态Qn+1）应有怎样的控制输入（S，R）相配合。表34 SR触发器的驱动表 Qn Qn+1 S R0 00 11 01 1 0 1 0 0 1 0RS触发器的驱动表如表34，拟做如下讨论：（1）为实现QnQn+1，00的转换，在时钟脉冲作用时的控制输入应为：S=0，R随意（即0或1均可，用表示）（2）为实现01的转换，时钟脉冲作用时的控制输入应为：S=1，R=0。（3）为实现10的状态转换，时钟脉冲作用时的控制输入应为：S=0，R=1。（4）为实现11的状态转换，时钟脉冲作用时的控制输入应为：S随意，R=0。驱动表是从功能表演变而来的，其正确性可由功能表得到验证。3.2.2 同步D触发器D触发器只有一个控制输入端：D。从图34逻辑图可见，同步式D触发器是由SR触发器演变成的，是R=条件下的特例。D触发器的功能表和驱动表分别于表35和表36：D触发器的特性方程为 Qn+1=D从功能表和特性方程可以看出，D逻辑功能不存在次态不定的问题，次态Qn+1仅取决于控制输入D，而与现态Qn无关，这也是逻辑功能的一个特点。图34 同步D触发器表35 D触发器功能表 D Qn+1 0 1 0 1表36 D触发器驱动表Qn Qn+1 D0 00 11 01 1 0 1 0 13.3 触发器时钟脉冲的触发方式所谓触发方式，是指触发器在时钟脉冲的什么阶段才有可能接受控制输入信号改变状态。这里主要介绍时钟触发器的两种不同触发方式：电平触发方式，边沿触发方式。3.3.1 时钟脉冲的电平触发方式电平触发方式又可以分为高电平触发方式和低电平触发方式图35 高电平触发的SR触发器逻辑符号两种，下面以前者为例讨论。1.电平触发方式的特点我们以上所给出的同步式触发器是结构形式最简单的一类时钟触发器，其触发方式就是高电平触发。以SR逻辑功能的同步式触发器为例，其逻辑图见图33，其逻辑符号如图35所示。由图33可见，当时钟脉冲输入CP为低电平时，两个与非门G3和G4被封锁，即不管此时控制输入S，R如何，两者的输出都为高电平，这就使由G1和G2交叉耦合构成的基本RS触发器，不接受控制输入的影响，不可能改变状态，反之，当时钟脉冲到来，即CP成为高电平时，对G3和G4的封锁被解除，这两个门的输出将根据当时的控制输入S和R取值，基本触发器就有可能改变状态。在时钟脉冲消失，即CP下降为低电平后，控制输入S，R又被封锁，触发器维持此前的状态。可见，这里讨论的同步式触发器，在CP高电平期间能接受控制输入信号，改变状态。这就是高电平触发方式（低电平触发方式是指：在CP低电平期间能接受控制输入信号，改变状态）。但电平触发方式的缺点是存在空翻现象。 3.3.2 时钟脉冲的边沿触发方式 边沿触发方式又可分为上升沿触发方式和下降沿触发方式两种。这两种触发方式都克服了空翻问题。1上升沿触发方式有些触发器，仅在时钟脉冲CP的上升沿（01变化边沿）才能接受控制输入信号，改变状态，这种触发方式称为上升沿触发。图36 上升沿触发的时钟触发器逻辑符号（D逻辑功能）图36以D逻辑功能为例，给出了上升沿触发器的逻辑符号。上升沿触发方式的特点：只有在CP的上升沿（由低电平变高电平）瞬间，触发器才能接受控制输入信号，改变状态。因此，在一个时钟脉冲作用下，触发器最多只能在上升沿时刻翻转一次，这就从根本上杜绝了空翻的可能性。具有所谓“维持阻塞”结构的时钟触发器，一般都采用上升沿触发方式。2下降沿触发方式有些触发器，仅在时钟脉冲CP的下降沿（10变化边沿）才能接受控制输入信号，改变状态。这种触发方式称为下降沿触发。只有在CP的下降沿（由高电平变低电平）瞬间，触发器才可能接受控制输入信号，改变状态，这也从根本上杜绝了一个时钟脉冲下翻转一次以上的可能性，从而防止了空翻。 3.4 触发器的时间参数1时钟触发器的建立时间和保持时间假设一上升沿触发的D触发器，原状态为0。如果欲在时钟脉冲的作用下，把它变为1状态，如图37（a）所的CP，D时间配合不能实现向1状态的可靠转换，为实现向1状态的可靠转换，应改用图37（b）所示的时间配合关系，即控制输入信号（D）的建立必须比CP上升沿领先一段时间，这段时间的最小值称为建立时间tset，控制信号（D）的消失必须比CP上升沿滞后一段时间，这图37 上升沿触发的D触发器的建立时间tset和保持时间th（a）01：不可靠的时间配合；（b）01：可靠的时间配合；（c）10：可靠的时间配合段时间的最小值称为保持时间th。类似地，为实现向0状态的可靠转换，应有如图37（c）所示的时间配合关系。 上述论述对所有上升沿触发的触发器都适用；对下降沿触发的触发器来说，所不同的只是应相对于CP下降沿进行定义。 2触发器的最高时钟频率 为保证触发器可靠的工作，时钟脉冲CP必须遵守手册给出的下列极限参数的限制（参见图38）： 图38 时钟脉冲CP （1）CP高电平持续时间t1不小于其最小值t1min； （2）CP低电平持续时间t0不小于其最小值t0min； （3）CP周期T不小于其最小值Tmin； （4）CP重复频率f不高于其最高时钟频率fmax。3触发器的传输延迟时间触发器从时钟脉冲CP的触发边沿出现，到输出端Q或完成电平变化（高至低或低至高），其间需经历一段传输延迟时间：（1）tPHL从CP触发边沿到输出完成由高变低的时间延迟；（2）tPLH从CP触发边沿到输出完成由低变高的时间延迟；4 寄存器与控制系统选择控制电路设计4.1 寄存器由于触发器能存储二进制数码，所以由触发器组成的用来寄存信息的时序逻辑部件就是寄存器。用来存放数码的寄存器就是数码寄存器。若寄存器中的各位数据要依次移位（低位向高位或高位向低位），具有这种移位功能的寄存器就是移位寄存器，。一般寄存器还具有预置数码、接受数码、寄存数码、输出数码的功能。寄存器按寄存信息的方式有并行寄存器、串行寄存器、串并行结合寄存器；按使用场合有通用、专用寄存器。触发器触发方式的不同决定了寄存器具有不同的触发方式。在寄存器中，常用的是正边沿触发的D型触发器和电位触发器。下面介绍应用较为普遍的数码寄存器和移位寄存器的结构和逻辑功能。4.1.1 数码寄存器图41 四位数码寄存器图41所示是四位数码寄存器的逻辑图。电路有四个上升沿触发的D触发器组成，四个触发器有公共的CP输入端和异步复位端。D0，D1，D2，D3和Q0，Q1，Q2，Q3分别为四个数码输入端和四个数码输出端。四个D触发器能寄存四位并行输入、输出的数据，即在接受控制信号的作用下，电路接收并寄存了四位输入数据，电路输出有Q3n+1Q2n+1Q1n+1Q0n+1=D3D2D1D0此电路具有异步复位和寄存数据的功能。4.1.2 移位寄存器寄存器中各触发器的输出端和后面触发器的控制输入端依次相连，而所有触发器都共用一个时钟脉冲源。在移位控制信号的作用下，寄存器中的数码可以逐位左移或右移，这就是移位寄存器。因此，在构成移位寄存器时，必须采用边沿触发器，而不能采用电位触发器。移位寄存器中，数码由低位移向高位称“左移”；由高位移向低位称“右移”。图42所示为四位左移移位寄存器。 图42 四位移位寄存器移位寄存器有两种输出方式。第一种是并行输出方式，即寄存器的触发器均向外输出，第二种是串行输出方式，即只是寄存器的最高位触发器才设置对外输出端。如图42，如果有一组串行数据1010依次从“A”端串行输入，经过四个时钟周期后在四个输出端得到一组并行输出的数据1010，串行输入的数据转换成了并行输出的数据。移位寄存器的状态转换表见表41所示。表41 四位移位寄存器的状态转换表CPAQ0 Q1 Q2 Q301234010100 0 0 01 0 0 00 1 0 01 0 1 00 1 0 1在CP信号的连续作用下，并行输出的数据1010将依次从串行输出端输出，把并行输入的数据转换成了串行输出的数据，如表42所示。表42 移位寄存器的状态转换表CPQ0 Q1 Q2 Q3Y01230 1 0 10 0 1 00 0 0 10 0 0 01010带有移位控制端的双向移位寄存器，在移位控制信号的作用下，电路可以实现左移或右移。目前，有实现串行输入、串行输出，并行输入、并行输出，串行输入、并行输出和并行输入、串行输出的多种中规模集成电路寄存器供选择。4.2 控制系统信号传送电路设计在前面第四章和第五章我们分别介绍了触发器和寄存器，了解了它们的工作原理和触发方式。寄存器是由触发器组成的，它具有数码寄存和数码传送功能，因此我们在控制系统信号传送电路中，要用寄存器来构成传送电路的主电路。在我们输入所需要动作的机械灯的三位数（100以上）选号时，每输入一位，就意味着有四位编码值输出。所以，我们要用寄存器分别构成四位数码寄存器和三组左移寄存器。在这里，我们采用的是CC4076四D寄存器。4076的封装形式及外引线排列如图43所示。（采用SJ110076A型16线和C型16线）：图43 4076封装形式及外引线排列表43为4076的真值表表43 4076的真值表：复 位时 钟数据输入禁止G1 G2数 据 D输出下一状态1000000001 1 10 00 0 100QQQ10QQNCNCNCNCNC当“输出禁止”M或N为高时，输出被禁止（高阻状态）；但触发器的时序工作不受影响。从4076的真值表可看出，CC4076为上升沿触发电路，复位为高电平有效，即复位为高电平时，输出清零。在本控制系统原理介绍时，我们知道在机械灯选择信号经过编码反相后，被分为两路，一路要送往译码显示电路，这就需要4076触发器构成三位左移移位寄存器。而另一路通过光电隔离输出至PLC控制电路，它需要4076构成数码寄存器。由于两路需要不同的时钟脉冲，所以我们必须分开考虑。4.2.1 移位寄存器的设计 图44为三个4076构成的三位移位寄存器图44 移位寄存器1.时钟脉冲上升沿的来源在我们设计信号编码电路时，我们注意到，当键盘09无键按下时，CD40147 10线4线优先编码器的10个输入端都为高电平，四个输出端都为低电平，当任意键按下，即09有任一输入有低电平产生时，四个输出端中最少有一个输出高电平。利用电路的这一特点，我们利用与非门来产生时钟脉冲。如图45所示。图45 时钟脉冲电路未输入时，编码器输出为1111（负逻辑），经反相后变为1111（正逻辑），那么四输入与非门输出为0（低电平），当有键按下的瞬间四输入门立刻变为1（高电平），从而产生一个时钟脉冲上升沿。2.移位寄存器的设计设各寄存器初态均为0，输出亦为0。当09键中有任一键按下时，产生时钟脉冲沿。设第一个时钟脉冲上升沿到来时，F1的输出为1010，当第二个时钟脉冲上升沿来临时，F1输出为1000，再一个上升沿到来时，F1输出0100。状态转换表见表44所示表44 状态转换表CPF1F2F3Q4 Q3 Q2 Q1Q4 Q3 Q2 Q1Q4 Q3 Q2 Q100 0 0 00 0 0 00 0 0 01 1 0 1 00 0 0 00 0 0 02 1 0 0 01 0 1 00 0 0 03 0 1 0 01 0 0 01 0 1 0由状态转换表可以看出，当第二个脉冲上升沿到来时，F2输出为F1上一个输出，为1010，当第三个时钟脉冲沿到来时，F3输出为F2上一次输出，为1010。而F2输出则为F1第二次输出值1000。从以上分析我们可知，信号经编码反相后会准确地传给译码显示电路。4.2.2 数码寄存器的设计在上面移位寄存器电路中，实际上每一个集成电路都是数码寄存器。这路信号输出要通过光电隔离被送往PLC控制电路，只有在控制台操作人员核对输入信号正确，按下键盘上的“确认”键时寄存器才能被输出。脉冲产生电路如图46所示。图46 脉冲产生电路因此，它的触发脉冲应有确认键发出，与另一路触发脉冲不同。所以我们必须再重新利用三个4076寄存器来构成输入的三位数的数码寄存器。三组数码寄存器的输入端分别与移位寄存器的输出端相连。数码寄存器的设计电路如图47所示。图47 数码寄存器设计电路4.3 动作控制电路的设计我们设计的灯光控制系统的主要目的就是为了使机械灯完成我们所要它完成的上升、下降、左旋、右旋、上旋、下旋、聚焦、散焦八个动作。此设计的控制台要完成的设计任务是产生动作信号，然后送至PLC可编程控制器，同时要求有LED灯指示正在进行的动作。在这里，我们主要通过4069六反相器来完成电压高低电平的转换，从而产生动作信号。具体设计电路如附图（系统原理图）所示。5 译码显示电路及输入输出电路设计5.1译码显示电路的设计5.1.1 译码器由输出的状态来表示输入代码逻辑组合的组合逻辑电路叫做译码器。可以说，所有组合电路都是某种类型的译码器，但是我们习惯上把译码器的功能局限于将某些特定的输入组合翻译成某种输出。为此，译码器大致分为两类：通用译码器，显示译码器。通用译码器是品种最多、用途最广的一种组合逻辑电路。在这里我们以24的二进制通用译码器来介绍译码器的基本原理和使用方法。5.1.2 显示译码器在数字系统中，将译码输出显示成十进制数字或其他符号，译码器又可以直接驱动显示器，这种类型的译码器称为显示译码驱动器。我们以驱动LED七段数码显示器为例，介绍最常用的中规模七段显示译码器。 图51 LED数码管字型 图52 数码管的两种接法A七段LED数码显示器（数码管）LED（Light Emitting Diode）是发光二极管的英文缩写。当发光二极管正向导通时就可以发光用七个发光二极管在平面上组成一个8字形并封装好，就成了我们所说的七段LED数码显示器。七段LED数码显示器通常还封装了小数点，与数码字形没有关系，可以单独考虑。图53是典型的七段LED的字型排列和各段的命名。为了减少显示器的引出脚，LED数码显示器内部的二极管有两种接法：共阳接法和共阴接法，如图54所示。LED发光效率高、工作电压低，正向导通电压一般在1.53V左右，当电流在520mA时就有足够的亮度，所以可以用TTL门电路直接驱动。目前，常用的集成七段显示译码驱动器都是按照驱动LED来设计的。根据LED数码显示器的两种接法，其驱动方式也分为高电平驱动和低电平驱动两种。如图55所示。图中的电阻是限流电阻，一般在470680左右。有的集成显示译码驱动器内部已有限流电阻，就不需要再接。图53 LED的两种驱动方式5.1.3 显示译码驱动电路的设计在这里，我们采用CC14543 BCD7段锁存译码器/驱动器。14543的性能特点如下：VDD=5V时，每块电路静态电流典型值为5nA。代码锁存存储。消隐输入。对所有非法输入组合读出消隐。可直接驱动发光二极管（共阴极或共阳极）。在全温范围内可驱动两个LTTL负载、一个LSTTL负载或两个HTL负载。所有输入、输出、电源端均有保护网络。在全温范围内噪声容限：VDD=5V时，1V；14543的封装形式及外引线排列如图54所示：（采用SJ110076A型16线和C型16线。）图54 145432封装形式及外引线排列14543 真值表如表52所示。由真值表可知，14543有4个输入端A，B，C，D和7个输出端a，b，c，d，e，f，g。BCD码锁存由锁存端LD控制。当LD=1时，电路处于正常译码状态，此时，输入码DCBA通过译码器译码得到不同的输出组合abcdefg，驱动七段字符显示。其中当DCBA为00001001时，可显示输出09十个十进制数。当DCBA为10101111时，译码器输出全为0，显示器灭。当BI=1时，译码器输出全为0。由于控制台需要三位十进制显示，可以用三个BCD-7段译码器/驱动器14543。表51 14543真值表输 入输 出LDBIph*D C B Aa b c d e f g显 示10 0 0 0 0 0 0 0空 白1111000000000 0 0 00 0 0 10 0 1 00 0 1 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 101231111000000000 1 0 00 1 0 10 1 1 00 1 1 10 1 1 0 0 1 11 0 1 1 0 1 11 0 1 1 1 1 11 1 1 0 0 0 045671111000000001 0 0 01 0 0 11 0 1 01 0 1 11 1 1 1 1 1 11 1 1 1 0 1 10 0 0 0 0 0 00 0 0 0 0 0 089空 白空 白1111000000001 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 0空 白空 白空 白空 白000 *1上面输出组合取反如上显示：上面的组合* 对液晶读出，Ph加一个方波。对共阴热LED读出，选Ph=0。对共阳热LED读出，选Ph=1。*取决于LD=1时原先加的BCD码。显示数码管用共阴极LED数码管，工作时需加限流电阻，其值大小应根据LED工作电压、工作电流、高电平数值和发光亮度而定。译码显示电路如图55所示。图55 译码显示电路5.2 输入防抖电路设计在机械开关接通时，由于振动会使电压或电流波形产生“毛刺”，如图56所示。我们把这些“毛刺“称为开关电路的抖动。由于这种抖动为干扰信号，会导致电路工作出错，为了对键的闭合做一次处理，我们必须去除抖动。图56 电路的抖动5.2.1单稳态电路单稳态电路又叫单稳态触发器，因其常用于定时、延时，所以亦叫定时电路，用555组成的单稳态电路见图5-7所示。图5-7 单稳态电路接通电源后，由于555的2脚无触发信号输入，所以电路处于初始复位状态、3脚输出低电平，此时其内部的放电管导通，电容器Ct因被短路而不能充电。当2脚输入负脉冲、输出端的Uo从低电平跳变到高电平时，放电管截止、电容器Ct经Rt充电，Ct两端电位从