毕业设计（论文）-基于CPLD的行间转移面阵CCD驱动电路的研究.doc

摘要燕山大学 毕业设计（论文）基于CPLD的行间转移面阵CCD驱动电路的研究学院（系）信息科学与工程学院 年级专业 电子科学与技术 学生姓名 指导教师 答辩日期 摘 要当前，随着面阵CCD技术的日益成熟和成本的逐渐降低，其应用也日渐广泛。面阵CCD系统开发的最重要工作之一便是驱动电路的设计。由于面阵CCD厂商生产的专用芯片价格较高且通用性不好，所以开发一种通用、可靠且性价比高的面阵CCD驱动电路系统具有重要意义。本文首先分析了本面阵CCD（ICX098AK）驱动系统需要实现的基本功能并提出了系统基本架构和实现方案。其次，根据对行间转移面阵CCD驱动时序的分析，设计了基于VHDL的驱动程序并进行了仿真，得到的结果与驱动时序要求一致。再次，根据本面阵CCD的工作特点和驱动要求，给出了驱动电路的整体模块组成，并设计了以CPLD（EPM7128SLC84-5）时序发生装置和驱动脉冲合成装置为核心，利用MAX685及MAX687等芯片构成的多功能电源控制模块的面阵CCD驱动电路。最后，根据已设计的驱动电路原理图设计了驱动电路的PCB印刷电路板，完成了PCB印刷电路板的布局、布线工作，制成了标准双层板。并总结了诸多设计经验和技巧。关键词面阵CCD；时序生成器；VHDL语言程序；原理图设计；PCB设计VI燕山大学本科生毕业设计（论文）Abstract Nowadays，driving by the prospect of the market and wide-spreading application , area CCDs technology is coming to maturity.And the most important work in projects that to develop CCD applicable systems are always the design of CCDs driving circuit . Despite specific driving chips are easy to use ,those chips from different manufaturers always incompatible with each others.So, its meanningful to design a reliable,compatible and low cost area CCD driving system. Firstly ,This paper analyzed the demand of the design of area CCDs driving system and described the basic structure of the design. Secondly ,according to software simulation ,It has shown the design of VHDL driver of Sequence-Generator of the system. Thirdly ,the whole structure and the components of the system which was build up of several important chips(like MAX685,MAX687) was described. Finally ,it completed the design by developing a PCB circuit from schs of the system and it summarized a lot significant experiences of the proccess of the design. KeywordsArea CCD; Sequence-Generator; VHDL ;SCH-design;PCB-design目录 摘 要IAbstractII第1章 绪论11.1 课题背景11.2国内外研究现状11.3课题研究的意义和任务21.4课题研究的内容及论文结构安排3第2章 面阵CCD工作原理及系统方案设计52.1常见面阵CCD传感器的分类及工作原理52.2 面阵CCD传感器常见的驱动方法及比较62.3行间转移面阵CCD驱动系统方案设计62.3.1基本方案62.3.2 ICX098AK工作特点72.3.3基于VHDL的驱动时序设计流程72.3.4 面阵CCD支持电路及驱动脉冲合成器总体构架92.3.5上电控制及电源支持设计方案92.3.6驱动脉冲合成器设计方案102.4本章小结11第3章 ICX098AK驱动程序设计与仿真133.1引言133.2 使用VHDL进行驱动程序的设计133.2.1 面阵CCD驱动时序分析及设计目标133.2.2时序信号编程实现的方式163.2.3重要的编程问题和解决方法173.2.4本程序的特点183.3在程序编写中积累的部分经验183.3.1延时方面183.3.2程序方面193.3.3算法方面193.4程序软件仿真结果以及和预期的比较203.5本章小结22第4章 ICX098AK驱动硬件电路的设计234.1 电路开发环境-AltiumDesigner6.3介绍234.2 驱动电路的设计244.2.1 概述244.2.2 电路系统构成244.2.3 驱动脉冲产生电路264.2.4上电顺序管理电路（Sequence_PowerForCCD）274.2.5电平转换电路284.2.6 CPLD下载电路，系统时钟304.2.7输出信号预处理电路314.2.8 面阵CCD驱动电路的跳线设置和工作流程324.2.9 JTAG下载电缆电路334.3细节参数的确定344.3.1电平转换与上电控制电路参数344.3.2去耦电容和滤波电容参数354.3.3数字地和模拟地354.4设计操作技巧的总结354.5 本章小结36第5章 驱动电路印刷电路板设计375.1引言375.2 PCB布局375.2.1 电路工作速度分析375.2.2 系统重要模块的布局385.2.3 为配合模块布局做的原理图调整395.3 驱动电路PCB布线405.3.1 PCB设计原则405.3.2 驱动电路布线过程415.3.3 完成后的驱动电路PCB425.3.4 本次PCB设计经验455.4本章小结45结 论47参考文献48附录1 49附录2 53附录3 57附录4 67附录5 73致谢83燕山大学本科生毕业设计（论文） 第1章 绪论1.1 课题背景随着面阵CCD技术的日渐成熟，面阵CCD在社会各领域的应用也愈来愈广泛。在民用方面，已深入到如社区监控、工厂自动化、医疗、交通等诸多领域；在军用以及高科技应用方面，已经涉及到如数字高清成像、非接触测量（距离、温度等）、天体摄影等多方面应用。面阵CCD应用技术的一个重要方面就是驱动的设计与实现。作为一种驱动控制较复杂的芯片，设计者在进行驱动的工程设计时通常有两种选择：使用面阵CCD厂商的专用驱动芯片，或是自行设计驱动。然而专用芯片通用性较差、功能固定且价格较高的缺点往往限制面阵CCD应用设计技术的发展。可编程逻辑器件性能的不断发展，成本的不断降低打破了这种局面。由于此类器件的高速度、多资源、多端口、并行性等诸多优点，使得通过这类器件进行面阵CCD驱动的设计变得简单、通用和高效。然而目前国内基于可编程逻辑器件的面阵CCD驱动的研究主要集中于仿真和模拟，对基于可编程逻辑器件的面阵CCD驱动电路的设计还不很常见。所以，设计一种基于可编程器件、软硬件结合且通用可靠的面阵CCD驱动电路系统对于面阵CCD应用技术的推广和发展具有重要的意义。1.2国内外研究现状 近年来,电荷耦合器件(CCD) 在图像传感、信号处理、数字存储等领域取得了重大发展。作为一种图像传感器,CCD较传统的摄像器件而言,不仅有光谱响应宽、噪声低、灵敏度高、控制方便、实时传输等多方面的优良特点,而且还具有很高的空间分辨率,目前已广泛应用于遥感成像、卫星监测、景物识别、图文传真、文档扫描等众多领域，最近国际有关CCD技术的发展方向主要有如下几点。(1)提高面阵CCD芯片的量子效率以及降低CCD芯片的暗电流。(2)减小面阵CCD芯片像素的大小。(3)降低面阵CCD芯片的操作电压从而降低CCD的功耗及输出信号的可操作性。(4)提高面阵CCD外围电路系统的集成度以提高CCD芯片的易用性。面阵CCD芯片技术的高速发展以及成本的不断降低使得CCD器件的应用日益平民化，而面阵CCD系统民用市场的拓展另一方面也促进了面阵CCD技术的成熟。与此同时，随着数字电路技术的进一步发展和大规模可编程器件的广泛应用，质量可靠，成本低廉的CPLD产品在时序发生、可编程电平转换、微系统控制、复杂电源管理等等诸多方面的应用优势逐步显现出来。而作为面阵CCD器件专用驱动芯片在成本和通用性方面的劣势对于科研开发也变得愈发的明显。于是，近年来，利用可编程逻辑器件根据实际需要对面阵CCD的工作进行控制，从而有效的发挥面阵CCD的性能成为众多科研开发者的共识，相关工程应用研究课题也如雨后春笋般出现。然而，目前国内基于面阵CCD驱动方面的研究主要集中于对帧转移面阵CCD的驱动时序的实现方面，对行间转移型面阵CCD的驱动的研究很少，而且有关驱动电路设计方面的研究既不系统，也不全面。1.3课题研究的意义和任务 面阵CCD器件应用最重要的环节便是驱动电路与输出信号处理电路的设计，由于不同厂商的产品所针对的使用领域之不同，不同的面阵CCD器件所对应的原厂生产的专门驱动芯片虽然集成度高、可靠性好，但是价格昂贵且通用性很差。本课题的选定便是针对这一矛盾，力求通过当前无论速度、设计效率还是成本等各方面都较有优势的CPLD器件，以及通用性十分好的硬件描述语言VHDL程序的编写，设计出具备面阵CCD专门驱动芯片所有基本功能的驱动电路，达到同样可靠地驱动面阵CCD器件的目的。意义便在于不仅有效的控制了产品开发的成本，而且极大的提高了同类型产品开发的效率。 本次毕设需要完成的任务有以下几点。 (1)借助VHDL语言参照面阵CCD芯片说明书完成CCD驱动程序的设计。 (2)通过maxplus或quartus软件调试VHDL程序并实现驱动波形的仿真。 (3)设计基于CPLD（EPM7128S）的面阵CCD驱动电路。在研究中，逐渐发现，对于面阵CCD的驱动，单是有CPLD时序发生器还是不够的，整个驱动电路的设计还需要可控上电顺序的电源管理模块以及将数字时序转化为模拟驱动脉冲的信号合成模块，另外为最终实现设计的扩展性和实用性，还需设计可靠的输出接口电路，在以上基础上，在研究生师姐的建议下，还采用了师姐已经设计好的面阵CCD输出信号的采样保持以及数模转换电路。 1.4课题研究的内容及论文结构安排本文对IT型（InterLineTransfer-行间转移面阵)CCD驱动电路的组成和实现方式进行了系统的研究和设计。在学习了面阵CCD原理和驱动时序的基础上，对基于CPLD的面阵CCD（ICX098AK）的驱动程序进行了设计和仿真，并对以CPLD和CXD1267AN为驱动核心的面阵CCD驱动电路进行了电路原理图的设计、PCB设计和制板。 第1章介绍了本课题的研究背景以及国内外研究现状，并基于当前专用面阵CCD的驱动芯片之缺点，提出了本课题的现实意义和应用价值。同时简要介绍了本课题的设计目标。第2章简要介绍了常用面阵CCD器件的分类和基本原理，并提出了本CCD驱动系统的整体设计方案。第3章阐述了面阵CCD驱动程序的设计实现方式以及编写完成后的程序的软件仿真结果和预期的比较。第4章讲述了我用ProtelAD6设计驱动电路的过程，并详细介绍了驱动电路各个模块的构成、功能和系统工作流程。本章是整个论文篇幅最大的一章也是联系系统软件和硬件的中心环节。第5章讲述了驱动电路PCB设计过程的各个方面，并向您展示了我设计完成的PCB电路板。本章最后总结了PCB设计中积累的部分经验。 84燕山大学本科生毕业设计（论文） 第2章 面阵CCD工作原理及系统方案设计2.1常见面阵CCD传感器的分类及工作原理 CCD（Charge Coupled Device），即电荷耦合器件，从20世纪70年代初诞生至今已有近40年的历史。发展至今，有线阵和面阵两大门类。其成像的基本原理是光敏MOS管在光照条件下产生电子空穴对，其中的多子因栅极电压被排开，少子被困于势井中成为信号电荷。积累的电子转移至缓存后利用多相转移时序电压脉冲将一行上所有感光单元的信号电荷统一移至特定信号移出寄存器中经统一放大之后输出。本章将重点介绍三种面阵CCD的基本原理和驱动的基本方法。 (1)帧转移（FT）型面阵CCD 它由上下两部分组成，上半部分是集中了像素的光敏区域，下半部分是被遮光而集中的寄存器存储区域。上下两部分的像素单元个数是完全相等的。一次曝光后，图像被快速的由曝光区转移到存储区，但与此同时，曝光依然在进行中。由于图像信号的转移是有一定时间的，所以帧转移型CCD上不可避免的一种问题就是“垂直拖影”。在一帧图像信息被转移到存储区后，在下一帧曝光时，这些数据就可以有充足的时间被进行处理。帧转移型CCD基本上不需要机械快门且解析度可做的很高的特点使得它在早期的固态图像传感器中很常见，它的缺点除了会产生垂直拖影之外还有这种结构比较浪费硅晶片且读取技术较复杂所以成本较高。目前常用于曝光时间很长的天文观测领域。(2)行间转移（IT）型面阵CCD 这种架构是对帧转移面阵CCD的发展，故而是目前市场上的主流产品。在这种CCD上，每隔一行，就有一行遮光的存储单元。故而，每次电荷的转移只需一次移动即可完成，这使得电子快门的速度可达到毫秒的级别，而串扰也非常小。当然，每隔一行的遮光区域减少了CCD感光的面积，降低了它的量子效率；然而，换一个角度，这种隔行转移的机制也使得整个面阵CCD具有了一种空间滤波器的结构，却也一定程度改善了其光学传输特性。最新的此类CCD技术是在其上通过微加工技术安装大量的微型透镜，改变光的传输路径，使更多的光照到感光区。这使得这种结构有更良好的表现。（3）帧行转移（FIT）型面阵CCD 这种CCD是上述IT型和FT型两种面阵CCD的结合，结构复杂，但能大幅度减少垂直拖影并容易实现可变速电子快门。不过成本很高，应用较少。2.2 面阵CCD传感器常见的驱动方法及比较(1)经典的方法便是使用单片机 然而由于单片机设计的理念主要是为解决简单的数据处理和智能控制问题，故而使用单片机纯粹为实现数字逻辑、生成数字时序，一方面没有发挥单片机系统顺序数据处理的长处；另一方面，恰恰由于单片机对命令的执行是按照程序计数器一步步执行的，这就使得多端口同时进行高频率，无相位差，高精度的并行输出几乎成为不可能。 (2)最可靠的方法是使用面阵CCD厂商生产的专用芯片 然而成本高且通用性差常常使低端的面阵CCD开发者望而却步。 (3)最灵活，通用性最高，可靠性也有保障且成本相对低廉的方法是使用CPLD（FPGA价格较为昂贵） CPLD作为一种十分通用的数字逻辑设计电路，可以通过软件设计完全取代硬件数字电路设计的工作。通过原理图或硬件描述语言的输入方式可以很方便的实现数字时序的多端口并行且高相位精度的输出。由于常用的CPLD通常有多个时钟入口以及可适应多种电平规则的输入输出接口，故而可实现不同电平规则的器件协同工作。在同步设计的前提下，竞争冒险很少发生.诸多优势，使得CPLD成为本课题时序发生器的首选。2.3行间转移面阵CCD驱动系统方案设计 2.3.1基本方案(1)通过VHDL编程实现面阵CCD驱动时序的CPLD内部逻辑。(2)根据ICX098AK行间转移面阵CCD的特点设计基于CPLD的驱动时序发生及驱动脉冲合成电路和外围支持电路。(3)设计此面阵CCD及其他电路的上电控制及电源支持系统。2.3.2 ICX098AK工作特点本课题所使用的面阵CCD芯片是SONY公司生产的行间转移面阵CCD，型号是ICX098AK。它的有效像元数为659 (H)* 494 (V)，其像敏单元尺寸为5.6m (H) *5.6m (V)。光学暗区为：水平方向前2两像素，后31像素。垂直方向前8像素，后2像素。水平驱动频率为12.27MHz。它有两种工作模式，逐行扫描模式和隔行扫描模式（监控模式）其寄存器特征及管脚定义如图2-1所示。图2-1 ICX098AK芯片构架在逐行扫描模式下，控制面阵CCD信号输出的脉冲共有7路，其中4路垂直转移脉冲，两路水平转移脉冲，一路复位脉冲。控制面阵CCD外围电路对CCD输出进行处理和同步的信号共有15路，在此暂不赘述，具体详情请见第3章。2.3.3基于VHDL的驱动时序设计流程VHDL语言最大的特点就是它是一种抽象的行为级描述的语言，这一特点使得它的应用范围十分广泛，大至航空航天（如洛克希德.马丁公司为美国军方生产的F22猛禽战机航电控制系统）小至消费电子（如电子手表），只要用到数字电子系统的地方，都是VHDL的用武之地。面阵CCD的驱动，最关键的就是驱动时序的生成，而可编程器件高速度、多端口、并行性恰恰符合面阵CCD驱动时序产生的要求，所以在面阵CCD驱动的设计方面，可编程逻辑器件是完全能胜任的。图2-2 VHDL的设计流程通过对可编程器件的编程，即可实现驱动时序发生器的功能。基于VHDL语言的驱动时序的设计在流程上与原理图设计方式是大同小异的，如图2-2所示。为保证程序的可靠性和适用性，在设计过程中通常需要考虑多种现实因素。比如，如果基于特定器件编程，就必须考虑器件资源的使用率，包括宏单元使用率，端口使用率等等；如果驱动频率很高，就必须考虑器件内部线路的延迟对时序输出关系造成的影响；如果器件工作在比较恶劣的环境，尤其是需考虑温度因素的场合，就必须在意温度对器件工作速度的影响；等等。现实设计与理论设计的根本不同就在于现实因素的复杂性，这是一个多领域交叉的范畴。2.3.4 面阵CCD支持电路及驱动脉冲合成器总体构架驱动时序生成器之时序输出的正确固然是CCD正常工作的重要前提，而面阵CCD不是仅有时序就能工作的。通常情况下，面阵CCD的正常工作需要三值电平的脉冲驱动（正压、负压和基准电平），而且其中的正压和负压的上电顺序有较严格的要求。这就提出了两个问题：(1)如何由双电平的驱动时序合成三电平的驱动脉冲序列？(2)如何控制正负压电源的上电顺序？只有解决了上述第一个问题，才能使正确的驱动时序有实际的驱动价值，而第二个问题的解决则是CCD正常工作的保证；于是，这两个问题也就成了CCD驱动电路设计的核心问题。此系统基本模块构成如图2-3所示。 图2-3 面阵CCD基本驱动模块图2.3.5上电控制及电源支持设计方案一方面，此部分电路需要输出面阵CCD工作所需的正负两种电压，另一方面，此部分电路要有上电顺序控制及顺序输出的功能。实现上电顺序的控制有多种方式，比较典型的方式就是通过利用晶体管做开关，由外部控制电平作为控制输入。如图2-4所示，利用CPLD输出控制三极管的基极，通过34063升压后的输出接PNP三极管的射极。图2-4 一种上电控制电路的原理另一种方法就是利用专门设计的有上电控制功能的电源芯片。如Maxim公司生产的MAX685或MAX687芯片。2.3.6驱动脉冲合成器设计方案由于经CPLD输出的时序是0-5V双电平逻辑，而实际驱动CCD的垂直转移脉冲是三电平的模拟脉冲，所以必须通过特定机制将对应的逻辑电平序列经模拟电路放大合成成为三值脉冲序列，这种机制通常也有两种。其中一种是将需要合成的两个逻辑电平脉冲序列经运放电路放大后通过加法电路予以相加，从而得到三值脉冲序列，如图2-5所示。另一种方法便是使用面阵CCD厂商专门生产的脉冲合成装置。如本课题面阵CCD芯片对应的CXD1267AN便是这样的一个脉冲合成装置，当然，专用芯片还有一些其他功能，可靠性也比由运放搭建的电路更好。图2-5 驱动脉冲合成器原理示意图2.4本章小结本章简要介绍了当前使用VHDL语言做驱动程序，以可编程器件为时序发生装置的面阵CCD器件的驱动电路之一般的设计构架。并针对面阵CCD驱动的特殊需要提出了多种解决思路。燕山大学本科生毕业设计（论文） 第3章 ICX098AK驱动程序设计与仿真3.1引言由于IT形面阵CCD（行间转移面阵CCD）的驱动时序相比线阵CCD驱动时序复杂很多，故而此类驱动时序的生成通常使用语言实现。在此，笔者使用VHDL语言完成了ICX098AK（SONY公司生产的行间转移面阵CCD芯片）的驱动程序。在复杂时序电路设计方面，硬件描述语言（HDL）作为一种抽象化的行为级电路设计方式在与可编程逻辑器件结合使用的条件下使得数字电路的设计大为简化。本章就如何使用VHDL实现面阵CCD（IT型）驱动时序的设计做了完整的阐述。3.2 使用VHDL进行驱动程序的设计3.2.1 面阵CCD驱动时序分析及设计目标本程序设计的目标是实现行间转移面阵CCD芯片ICX098AK的专用驱动芯片-CXD2450在逐行扫描(Progressive Scan Mode)状态下(如图3-1所示)所有驱动时序的输出。本面阵CCD 的一个工作周期分为光积分阶段和电荷转移两个阶段。控制曝光量的是Vsub脉冲。转移阶段，V2A、V2B脉冲在每一场都有一个+15V的高电平，这两个脉冲每间隔两个像素控制着将电荷移入垂直寄存器(请参考图3-1)。之后，V2a、V2b脉冲及V1、V3共同控制将垂直移位寄存器中的电荷移入水平寄存器。然后水平寄存器中的电荷将在水平移位脉冲(12.27MHz)的控制下经放大器移出CCD。请注意垂直移位脉冲V2A是由XSG1和V2a(均为二值数字电平)经脉冲放大、相加合成的。V2B则是由XSG2和V2b(均为二值数字电平)经脉冲放大、相加合成的。图3-1 ICX098AK 不同模式下的信号读出方式经驱动时序分析可知，所需要实现的基本时序如图3-2、3-3、3-4所示。图3-2 单行驱动时序图图3-2显示了为实现此面阵CCD正常工作的几路重要时序：时钟(MCK)、水平转移脉冲(H1，H2)、复位(RG)、取样保持(XSHP、XSHD)、模数转换所用取样保持脉冲(XRS)。图3-3 单行驱动时序图图3-3显示了垂直转移四路脉冲(V1、V3、V2a、V2b)、光积分脉冲(电子快门VSUB)、以及取样保持控制脉冲(PBLK等)图3-4 驱动脉冲全帧视图图3-4显示了整帧视图下几路重要的时序，尤其注意V1、FRI、PBLK和ID信号时序。3.2.2时序信号编程实现的方式为使得输出的RG、XSHP、XSHD信号保持严格的相位关系，以满足取样保持的需要；观察到此三个信号均为5/1的占空比，决定采用以MCK时钟的6倍频为基本计数时钟(系统时钟)，在此基础上生成其他驱动信号。(1)生成MCK信号 使用基本计数分频的方式，以逢三取反的方式实现6分频。对应的进程程序：-MCK: process(MCK6) begin if(MCK6event and MCK6=1)then if(Counter=10)then Counter=00;MCK_temp=not MCK_temp; else Counter=Counter+1; end if; end if;end process;MCK=MCK_temp;其中MCK_temp是之前定义的一个信号型(signal)的中间传值参量。(2)生成水平转移脉冲H1、H2 首先编写出行脉冲计数器Co1，由于基频是6倍的MCK信号，而H1、H2是以MCK频率为基准并有一定相移的，故而每行共有780*6个基频脉冲。以此780*6计数器为基础，实现了每行780个脉冲的中间参数信号CP_temp和H1_temp两信号求与得到了H1水平转移时序，对其求反得到了H2时序。此处的基频计数进程：-Counter780:780*6-1 process(MCK6) begin if(MCK6event and MCK6=1)then if(Co1=1001001000111)then Co1=0000000000000;LineFlag=1; else Co1=Co1+1;LineFlag=0; end if; end if;end process;水平转移时序进程：-H1 and H2:44116(*3) process(MCK6) begin if(MCK6event and MCK6=1)then if(Co10000100001000)then H1_temp=1; elsif(Co10001010111000)then H1_temp=0; else H1_temp=1; end if; end if;end process;H1=H1_temp and CP_temp;H2=not(H1_temp and CP_temp);(3)生成电子快门脉冲VSUB 利用已编好的行脉冲计数器，实现计数电平控制，使得每行在780个时钟脉冲的81和104两处有电平的改变从而实现VSUB时序的输出。(4)生成垂直转移脉冲 V1、V3两路生成的原理和VSUB的原理完全相同，V2A、V2B的生成靠的是V2a和V2b时序分别与XSG1、XSG2时序通过CPLD外接的脉冲合成驱动器CXD1267AN合成实现的。在此V1、V3、V2A、V2B的生成方式与VSUB相同，而XSG1、XSG2是通过另一个对行脉冲进行计数的计数器(LineCounter)实现的。其它信号的生成原理也与上述信号生成机制基本一致。3.2.3重要的编程问题和解决方法在设计中常遇到的一个问题便是相位相对位置的问题，这一问题可通过改变电平变化时对应的计数取值来实现，如在本程序中为实现MCK时序比H1滞后1/6个周期，实现MCK时序的基频计数是逢2反向，而实现H1所对应的CP_temp时序基频计数是逢1反向，从而实现相位的变化。本程序中之所以计数均是在基频即6倍频MCK的基础上计数而没有层次计数(用已分频的脉冲继续计数之意)的原因，是为了保证在高频条件下不同倍数频率层次的同步性。这是程序多次修改之后得到的结果，因为计数电路本身就是有一定延迟的；多层次的进程就对应着多层次的计数电路的顺序传递，这必将带来延迟的积累；在高频时，这一矛盾显得尤为突出。故而，在本设计中，大多数时序的产生均是以整个设计的最高频即6倍MCK为统一基准的。另外，在本程序编写早期，曾使用过D3.3V转换属于低压差转换，故而必须使用低压差线性稳压器件。由于本CPLD具有开漏输出选项，所以可以通过电阻上拉实现对CPLD输出电平H值的控制。EPM7128的时钟采用有源晶振与倍频电路结合的方式，倍频器采用ICS512。面阵CCD输出预处理电路即采样保持和模数转换采用了研究生学姐设计的电路。4.2.2 电路系统构成图4-2直观描述了驱动电路主要模块够成以及模块间的联系与工作方式。图4-2 ICX098AK驱动电路系统框图本行间转移面阵CCD驱动电路由四个主要模块组成。4.2.2.1驱动脉冲产生电路由EPM7128SLC84-5和CXD1267AN共同组成，CPLD产生系统所需的22路驱动时序，其中部分时序经CXD1267AN合成转换为三电平的垂直转移脉冲，另一部分时序如RG、H1、H2等直接输入面阵CCD中，剩余的时序作为一系列控制时序和同步信号输出。4.2.2.2外围支持电路(1)上电顺序管理电路 以MAX685为核心，专为面阵CCD上电控制而设计的MAX685在少量外围电路支持的条件下可由单电压输入直接转化为双电压顺序输出。由此芯片设计的上电顺序管理电路作为CCD和CXD1267AN两芯片的主要双电压电源。(2)电平转换电路 以MAX687为核心，作为面阵CCD外围电路电源以及为实现CPLD部分端口0-3.3V输出而设计。为减少系统对多电压的依赖性，准备以5V外部电源产生3.3V电源，而通常线性稳压器件必须保证2V以上的压差才能正常工作，故而必须使用低压差线性稳压器件。在此选择了MAX687。(3)CPLD下载电路 JTAG端口电路，用以实现对CPLD的在线编程。此电路虽不起眼，却非常重要，由于CPLD的工作前提便是有正确的内部逻辑，而此内部逻辑的需要决定了下载电路异乎寻常的重要性。只是由于这部分电路并不复杂，故而没有另起一章专门介绍之。(4)CPLD系统时钟 采用有源晶振与倍频电路结合的方式，倍频器采用ICS512。4.2.2.3输出信号预处理电路由采样保持电路(以CXA2006Q为核心)以及模数转换电路(以CXD2310AR为核心)构成。4.2.2.4输出端口包括面阵CCD输出测试端口、模数转换后的面阵CCD输出端口、同步信号输出端口、CPLD试验输出端口、控制跳线组等多种端口共同组成。4.2.3 驱动脉冲产生电路如图4-3，由CPLD输出基本时序，经由CXD1267AN的合成，生成了由15V、-8.5V以及0V的三电平的面阵CCD驱动信号，下图便是这部分电路。工作原理请参考图4-2。图4-3 面阵CCD时序合成及驱动电路4.2.4上电顺序管理电路（Sequence_PowerForCCD）使用的是Maxim公司的MAX685芯片，本芯片专为面阵CCD上电控制应用而设计，具有两个独立的输出端口。使用2.7V-5.5V的单电压输入，正压输出高达24V，负压输出达-9V，通过增加少量元件，输出便能达到45V和-16V。工作频率可以控制和外频率同步，并有输出正常标志电平(POK)的输出易于实现反馈控制。可选择的上电顺序以及逻辑电平控制上电开关。图4-4是根据MAX685特性设计的上电控制电路。为将来电路扩展考虑，设计了多个跳线，SEQ跳线专门实现对上电顺序的选择，PldPokON跳线用于选择是由MAX685的POK输出控制其后的MAX687的输出开关还是通过CPLD直接控制MAX687的输出开关。并且引出了SHDN以及SYNC的CPLD控制接口跳线。图4-4 上电时序控制电路4.2.5电平转换电路(1)面阵CCD外围电路电源 如图4-5，考虑到本电路使用外接电压为5V、+12V和-12V，部分外围电路会用到3.3V电源，故而使用MAX687实现电平转换。通过为MAX687外接一个三极管实现扩流。MAX687的电子开关ON由CPLD或MAX685输出的POK控制。两种控制开电模式通过外部设计的跳线得以选择。图4-5 外围电路电源(5V-3.3V)原理图(2)可调电源电路 如图4-6，为了调试的方便以及为实现CPLD输出电压上拉而专门设计，其输出可调，由0-5V，使用集成运放实现内外电路的阻抗隔离。通过滑动变阻器调节输出电压压值。图4-6 可调电源电路（3）CPLD的电源选择电路 如图4-7，由于EPM7128具有多电压接口，为实现CPLD的双电压输出选择，设计了为VCCIO输入两种电压的跳线供用户选择。图4-7 CPLD输出电压选择电路4.2.6 CPLD下载电路，系统时钟图4-8是为实现JTAG为CPLD编程而设计的下载电路。图4-8 CPLD编程下载电路图4-9为晶振以及为实现倍频而添加的ICS512电路，通过跳线可对倍频倍率进行选择。图4-9 下载以及时钟电路4.2.7输出信号预处理电路(1)取样保持以及模数转换电路 如图4-10此部分电路由研究生学姐按照芯片手册推荐电路设计。设计了多个实现调试或数据输出的接口，通过两个滑变阻实现对OffSet和Account的调节。图4-10 取样保持以及模数转换电路(2)试验接口 图4-11 试验端口1图4-12 试验端口2本部分设计(如图4-11、图4-12)为实现驱动电路未用到的CPLD输出端口的引出，利用这些端口可作一些其他的试验或在面阵CCD驱动电路测试过程中方便使用。4.2.8 面阵CCD驱动电路的跳线设置和工作流程4.2.8.1跳线设置(1)首先将CPLD电源跳线拨至5V输入，并连接好JTAG下载电缆，加电后通过MaxPlus或Quartusii的下载管理程序将已经定义好管脚功能的*.sof文件烧写入CPLD中。(2)确保倍频输入控制跳线F_ctrl上的1-2，3-4之间没有跳线连接，使得开始的倍频倍数为较低的2倍。(3)将SW_VCCIO上2-3跳线相接，使得VCCIO被输入3.3V。(4)确保SYNC跳线上没有连接，而SHDN和SEQ上均为1-2跳线连接使得作为CPLD_POWER的MAX685在系统上电时能自动开始工作，且15V上电早于-8.5V。(5)将PldPokON跳线上2-4相接使得MAX685输出的双电压均达标准值后输出的POK自动控制作为面阵CCD以及周围电路电源的MAX687开始工作。(6)移除POWER_SEQ上的所有跳线，连接好系统电源，使用万用表电压档连上此跳线组的3或7脚，分别调节PosR或NegR使得输出电压达到+15V和-8.5V。后将系统电源断掉，连好POWER_SEQ上的1-2，3-4，7-8；调节RPot；加载系统电源，系统开始工作。4.2.8.2工作流程(1)外部电压5V、15V、-8.5V输入后，首先CPLD_POWER（CCD外围电路电源，由另一片MAX687构成）开始工作，输出稳定的3.3V经由上拉电阻使得CPLD部分输出端口输出3.3V，部分输出5V。(2)CPLD在主时钟输入，外电压驱动下，开始输出CCD驱动的时序，其中XV1/XV3/XV4/XV2/XSUB/XSG1/XSG2输入CXD1267AN，转化为CCD标准驱动脉冲V1、V2、V3、V4,其中V2、V4已经被合成为三电平脉冲。(3)在CPLD输出的经电平转换的H1、H2、RG信号和CXD1267AN输出的四路垂直脉冲一道输入CCD，在双电压供电正常的条件下CCD开始输出模拟信号。(4)CPLD输出的取样保持和模数