微型计算机原理及应用.ppt

第2章:80 x86微处理器,2.1微处理器的发展2.28086微处理器,第二章:80 x86微处理器2.1微处理器的发展第一代(19711973)4位和低档8位微处理器时代第二代(19741977)8位微处理器时代第三代(19781984)16位微处理器时代第四代(19851999)32位微处理器时代第五代(2000年至今)64位高档微处理器时代,微机的六个发展阶段,Intel公司微处理器发展简史：1、8086（16，1MB）2、80286（16，16MB）3、80386（32）4、804865、Pentium（奔腾）6、PentiumPro（高能奔腾）7、PentiumII8、PentiumIII9、Pentium10、PentiumD与PentiumXE双核处理器11、Itanium(安腾)12、CoreDuo(酷睿处理器),2.28086微处理器2.2.18086CPU内部功能结构编程结构：就是指从程序员和使用者的角度应该看到的结构。（这种结构与CPU内部的物理结构和实际布局是有区别的）从功能上分：总线接口部件BIU（BusInterfaceUnit）执行部件EU（ExecutionUnit）。,1、总线接口部件（BIU）与CPU外部（存储器、IO端口）传送指令代码或数据。总线接口部件的功能：（1）取指令和预取指令（2）配合EU执行的指令，传送数据（3）形成物理地址(1)BIU的组成4个16位的段地址寄存器(CS、DS、ES、SS)、16位的指令指针寄存器IP、20位的地址加法器、6字节的指令队列缓冲器、16位的内部暂存器和总线逻辑控制器。,BIU各部件的作用1）段地址寄存器CS：16位代码段寄存器，寄存程序代码段首地址的高16位。DS：16位数据段寄存器，寄存数据段首地址的高16位。ES：16位扩展段寄存器，寄存另一个数据段首地址的高16位。SS：16位堆栈段寄存器，寄存堆栈区数据段首地址的高16位。2）16位的指令指针寄存器IP：指出当前指令在程序代码段中的16位偏移量。3）20位的地址加法器：用来产生20位物理地址。段基址：段寄存器提供的16位信息,左移4位。偏移地址：EU提供的16位信息或者IP提供的16位信息。4）6字节的指令队列缓冲器：用来存放预取指令的指令队列。5）16位的内部暂存器：暂存输入/输出信息的寄存器。6）总线逻辑控制器：以逻辑控制方式实现总线上的信息传送，如信息分时传送等。,2、执行部件EU执行部件的功能就是负责指令的执行。(1)EU的组成：执行部件由4个通用寄存器（AX、BX、CX、DX）、4个专用寄存器（BP、SP、SI、DI）、算术逻辑单元、EU控制器和标志寄存器组成。(2)EU各部件的作用1）4个通用寄存器AX：16位的累加器BX：16位的基数寄存器CX：16位的计数寄存器DX：16位的数据寄存器,2）4个专用寄存器BP：16位的基数指针寄存器（存放堆栈数据区基址的偏移地址）SP：16位的堆栈指针寄存器（存放堆栈栈顶的偏移地址）堆栈：一组寄存器或一个存储区域，用来存放调用子程序或响应中断时的主程序断点地址，以及暂存其它寄存器的内容。当信息存入堆栈或从堆栈中取出信息时，都必须严格按照“先进后出”的规则进行。SI：16位的源变址寄存器（存放当前数据段的偏移地址）DI：16位的目的变址寄存器（存放当前数据段的偏移地址）3）算术逻辑部件ALU功能有两个：一是进行算术逻辑运算，二是按指令的寻址方式计算出所寻址的16位偏移地址。4）EU控制器：执行指令的控制电路，实现从队列中取指令、译码、产生控制信号等。,5）标志寄存器FR（F1agsRegister）：16位状态标志寄存器（7位未用）存放操作后的状态特征和人为设置的控制标志。所用的各位含义如下：这些标志可分两类：状态标志，控制标志。它们的作用详见表2-1,表2-18086标志的作用,例2.1计算机在进行1234H+5678H运算后，试求状态标志SF、ZF、PF、CF、AF、OF的值。0001001000110100十01010110011110000110100010101100SF=0：运算结果的最高位为0；ZF=0：运算结果本身不为0；PF=1：运算结果低8位所含1的个数为4个，是偶数个1；CF=0：最高位没有产生进位；AF=0：第3位没有往第4位产生进位；OF=0：次高位没有往最高位产生进位，最高位往前也没有进位。,例2.2计算机在进行6789H-1234H运算后，试求状态标志SF、ZF、PF、CF、AF、OF的值。补码运算的结果。0110011110001001111011011100110010101010101010101SF=0：运算结果的最高位为0；ZF=0：运算结果本身不为0；PF=1：运算结果低8位所含1的个数为4个，是偶数个1；CF=0：虽然最高位产生了进位，但这是与被减数的补码相加，其借位CF应是进位的反码，所以无借位；AF=0：与CF类似，第3位没有向第4位产生借位；OF=0：次高位向最高位产生进位，最高位向前也产生了进位，所以无溢出；,2.2.28086CPU内部流水线管理工作原理,8086流水线管理工作原理1）当指令队列为空时，这种情况一般发生在程序刚开始执行或刚执行了跳转指令（转移指令、调用指令和返回指令）。这时EU等待BIU提取指令，BIU会从存储器中把要执行的那个程序段指令装入指令队列中2）当指令队列不空时，这时EU和BIU独立工作，EU负责从指令队列前部取出指令代码，并进行译码和执行；BIU负责从存储器中把指令取到指令队列中，直到指令队列满为止。3）当指令队列已满且EU又无访问请求时，BIU便进入空闲状态。,4）当指令队列出现2个空字节时，BIU又会自动地从存储器中把后面的指令装满指令队列。5）当EU执行特殊指令时，这有两种情况：一是EU在执行指令过程中必须进行外部（存储器或IO端口)访问，这时EU请求BIU去做外部访问，如果BIU正好处于空闲状态，则立即响应EU的请求，如果BIU正在取指过程中，则BIU在完成当前取指令的操作后再去响应EU的请求；二是EU执行跳转指令，这时，指令队列中已装入的指令字节就不再有用，则指令队列被自动清空。,2.2.38086CPU的存储器组织地址空间：1MB(20位)逻辑段：最大64kB,CS,DS,ES,SS。浮动、连续、分开重叠。1、存储器分段和段寄存器段首址：各逻辑段的第一个单元的地址。通常，段基地址的低4位为“0”(如:C4320H)段基址：段首址的高16位。段基址根据段的性质存放在相应的段寄存器DS、ES、SS或CS中。偏移地址：段内存储单元距离段首地址的偏移量。段基址和偏移地址都是无符号的16位二进制数，这两部分构成了存储单元的逻辑地址。,图2-3存储器的逻辑分段,采用分段结构的存储器中，任何一个20位物理地址都是由它的逻辑地址变换得到的：物理地址=段基址16偏移地址,2、存储器组织8086的1MB存储器，分成了两个512KB存储区，分别叫奇地址区（奇区）和偶地址区（偶区）。,两个存储体内的地址表示,8086用两个存储体来组织实际存储空间,奇地址,偶地址,00001H,00003H,00000H,00002H,FFFFEH,FFFFFH,.,.,BHE,A0,A0A19BHE,D8D15,D0D7,地址交叉排列,8086,D0D15,规则字:偶地址作为字的地址非规则字:奇地址作为字的地址,CPU8088由于只有8位数据线,地址顺序排列。,字节分为奇字节和偶字节。字分为奇字、偶字。对于奇字节、偶字节、奇字、偶字的读写操作，奇字节、偶字节和偶字操作均可用一个总线周期完成，而奇字操作需二个总线周期，分别用奇字节和偶字节操作来完成。其过程是通过A0、BHE（8086CPU的两条引脚）信号的配合来实现的，见表2-2。,表2-2BHE、A0代码表示的相应操作,2.2.48086CPU总线周期的概念总线周期：BIU通过系统总线完成对外界（存储器或I/O端口）的一次访问所需的时间。时钟周期：是一个时钟脉冲的时间长度，CPU的时间计量的最小单位，它由计算机的主频决定，一个时钟周期又叫一个“T状态”。在8086CPU中，一个最基本的总线周期由4个时钟周期组成。4个时钟周期分别称为4个状态，即T1状态、T2状态、T3状态和T4状态。除了上述四个状态外，还有等待状态Tw和空闲状态TI。指令周期：一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕所用的时间。,图2-7典型的8086总线周期序列,表2-3总线周期各状态的作用,2.2.58086CPU的引脚信号及工作模式最小模式：在系统中只有一个8086处理器。最大模式：在系统中有两个或两个以上的处理器协处理器：8087：数学运算协处理器（实现多种数值运算操作，提高运算速度）8089：高性能I/O协处理器（用于输入/输出操作，提高主处理器的效率）1、8086CPU的引脚信号,1234567891011121314151617181920,VCC（+5v）AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET,图2-88086CPU的引脚信号排列,40引脚DIP双列直插式封装16条数据线20条地址线5根状态线17输入/输出控制线3根电源线共61根线,（1）最小模式140脚的功能定义最小模式下各引脚信号可分为三类：双向引脚信号、输入引脚信号和输出引脚信号，它们的功能见表2-4。,表2-4最小模式方式下CPU引脚的功能,S4S3用以指示哪一个段寄存器正在被使用00附加段寄存器ES01堆栈段寄存器SS10代码段寄存器CS或不使用11数据段寄存器DSS5：反映标志寄存器中IF的当前状态。1:允许可屏蔽中断请求0:禁止可屏蔽中断请求S6：始终为低电平，表示8086当前与总线相连。S7:目前还无意义。,（2）最大模式2431脚的功能定义在最大模式下2431脚的功能不同于最小模式，重新定义的情况见图2-8括号中的说明，这8条引脚的功能见表2-5。在最大模式下，许多总线控制信号是通过总线控制器8288产生的。,表2-5最大模式2431脚的功能,表2.6S2S0对应的总线周期及8288的控制命令,表2.7QS1、QS0与队列状态,2、8086CPU工作模式的典型配置图2-9是最小模式下的典型配置,图2-98086最小模式下的典型配置,图2-10是最大模式下的典型配置,图2-108086最大模式下的典型配置,三态输出的8位数据锁存器Intel8282引脚图,三态输出的8位数据锁存器Intel8282内部逻辑图,8282有8个数据输入端和8个数据输出端.控制信号有两个：选通信号STB和输出允许信号OE。STB为有效高电平时，允许加在数据线DI0-DI7上的数据通过锁存电路，在STB的下降沿数据锁存;OE为有效低电平时，允许锁存器从DO0-DO7上输出；OE为高电平时，锁存器输出为高阻抗状态。需要锁存的数据包括20位地址和1位BHE信号，共需三片8282。有时需要将地址信号和/或数据信号极性反相。与8282相对应的反相型器件为8283，8283除了输出与输入反相外，其余与8282相同。74LS373八位锁存器与8282功能相同。,Intel8286收发器引脚图,Intel8286收发器内部逻辑图,在小型系统中，AD0-AD15可直接用作数据线。在多数情况下，一个系统有多个接口，那么在数据线上就需要使用驱动器和收发器。用Intel8286收发器:不仅可以简化对接口的要求，而且可以提高数据线驱动能力和承受电容负载的能力。8286有8路双向缓冲电路，A7-A0用于输入，B7-B0用于输出；也可反过来，即B7-B0用于输入，A7-A0用于输出。输出允许脚OE决定是否允许数据通过8286。发送引脚T控制数据的流向。当OE为高电平时，8286在两个方向上都不能传送数据。当OE为低电平且T为高电平时，A7-A0为输入；而OE为低电平且T为低电平时，B7-B0为输入。与8286相对应的反相型器件为8287，8287除了输出与输入反相外，其余与8286相同。74LS245八位同相三态收发器与8286功能相同。,2.2.68086CPU的操作时序时序：各个命令信号必须以严格的时间先后顺序出现，这种严格的时间上的先后顺序就称为时序。操作时序可分为：系统复位和启动操作、暂停操作、空操作、总线读操作、总线写操作、中断操作、总线保持。1、系统复位和启动操作,RESET复位引脚用来实现系统的启动，启动分为“热启动”和“冷启动”。冷启动：指初次加电引起的复位，高电平持续不短于50us。热启动：高电平维持4个以上的时钟周期。RESET信号进入高电平，CPU完成以下操作：1）结束现行操作，进入复位状态。2）除了CS置为FFFFH外，其余寄存器及指令队列清空。,复位后各寄存器的状态,图2-118086CPU的复位操作时序,2、暂停操作HLT(Halt)暂停指令引起的总线操作作用：停止一切操作，进入暂停状态，直到发生中断或系统复位。3、总线空操作C