数电课程设计报告-数字电子钟课程设计报告.doc

扬州大学水利与能源动力工程学院本科生课程设计题 目： 数字电子钟课程设计报告 课 程： 数字电子技术基础 专 业： 电气工程及其自动化 班 级： 学 号： 姓 名： 指导教师： 完成日期： 目 录1 设计任务及要求.（1）2 系统总体设计方案.（2） 2.1 总体设计方案.（2） 2.2 方案特点.（2）3各单元电路设计及参数计算.（4） 3.1 振荡器.（4） 3.2 分秒计数器电路.（5） 3.3 24小时计数电路.（5） 3.4 校时电路.（6） 3.5 整点报时电路.（6）4 系统总体电路设计.（8）5 电路测试.（9） 5.1 秒脉冲振荡电路调试及实验结果分析.（9） 5.2整点报时电路仿真结果.（9） 5.3 24小时电路仿真.（10）6 改进意见及收获体会.（11）7器件明细清单.（12）参考文献.（13）1设计任务及要求数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。设计任务及要求：（1）画出数字电子钟的结构框图。（2）设计一个输出电压为5V的直流稳压电源。（3）用555或其它电路产生一个秒脉冲发生器。（4）用74160设计时分秒计数器，通过开关可实现二十四与十二进制计数值的转换。（5）有译码实现电路，具有校时、校分的功能，可以对时和分单独校时。 2系统总体设计方案2.1总体设计方案数字电子钟基本原理的逻辑框图如下所示： 整点报时译码器译码器译码器时计数器分计数器秒计数器校时电路振荡器分频器系统方框 图1数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置、具有更长的使用寿命，等优点，因而得到了广泛的应用、小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。数字电子钟由以下几部分组成：秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分。从课程设计要求来看，数字电子钟主要分为数码显示器、60进制和24进制计数器、频率振荡器、校时电路和整点报时电路这几个部分。数字钟要完成显示需要6个数码管，八段的数码管需要译码器才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。我采用74LS160同步十进制加法计数器，两个60进制和一个24进制的秒、分、时计数。2.2方案特点振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。3各单元电路设计及参数计算3.1 振荡器秒发生电路-振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。在本设计中，我设计如下。另外，我用555与RC电路又做了一个多谐振荡器。 接通电源后，电容C1被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vC下降。当vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器C1放电结束,所需的时间为： 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vC由1/3VCC上升到2/3VCC所需的时为： 当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 ： 本设计中，由电路图和f的公式可以算出，微调R3=60k左右，其输出的频率为f=1000Hz.3.2 分秒计数器电路分和秒的进制一样，都采用60进制计数。本设计选用74LS160作为计数器，将一片74LS160设置成10进制加法计数器，另一片设置成6进制加法计数器。两片74LS160按反馈清零法串接而成，当十位和个位总共计满60个数后计数器清零。因为秒计数器的十位的输出端QB、QC表示6，秒计数器的十位的输出端QB、QC通过与非门输出低电平脉冲用作自身清零，秒计数器的十位的输出端QB、QC通过与非门然后接一个非门输出高电平脉冲作分计数器的输入脉冲。秒计数器接受的信号为振荡器经分频后输出的1HZ的标准脉冲，秒计数器接受来自分频器的60个1HZ脉冲后，QB、QC都为逻辑1通过与门输出一个进位脉冲给分计数器，通过与非门和非门输出一个低电平0给清零端，秒计数器清零。当分计数器接受60个来自秒计数器的进位信号后向时计数器的个位给出一个进位信号。秒、分计数器的计数规律是从005900。秒、分计时器电路：3.3 24小时计数电路时钟计数器设计为24进制计数，本设计选用74LS160作为计数器，开始将两片74LS160都设置成十进制加法计数器，将时个位的QC和时十位的QB接到与非门，然后分别接到两块芯片的清零端，从而实现24进制。既个位计数器的状态为QD QC QB QA = 0100 、十位计数器的状态为QD QC QB QA = 0010时，要求计数器归零。把个位QC、十位QB通过与非门的输出信号送到个位和十位计数器的清零端，使计数器清零。计数规律是从002300。时计数器电路：3.4 校时电路当刚接通电源或计时出现误时，都需要对时间进行校正。校正电路如下图7所示：通过校时键A和B可以方便地对时和分进行校正。每按一次A键或者B键，时或分显示的数都会加一，可以方便快捷地调时。3.5 整点报时电路数字钟一般都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时。本设计是在整点前的十秒内，报时灯连续发光十秒，以示提醒。以下是设计电路 4 系统总体电路设计由第三节介绍的电路各个部分的子电路构成的各个部分的功能，再由第一节的数字时钟的系统原理框图，可以清楚的知道了总体的电路情况。下面为数字电子时钟的总体电路：由图可以看出和清楚的整个数字时钟的总体工作原理和整个工作过程：由5振荡器产生的1000Hz的高频信号经过由74LS160构成的1/1000分频的分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。在电路中，还有由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，得到正确的时间。各个部分功能的电路和下图的总体数字时钟的电路均在电子电路计算机仿真软件Multisim中进行调试和仿真得到的。5 电路调试5.1 秒脉冲振荡电路调试及实验结果分析为便于观察，我用555做的振荡器来观测图像：结果显示，产生1.433v的方波信号。5.2整点报时电路仿真结果报时电路仿真的同时，我们可以检测数字钟主体是否运行正常、校时电路是否能正常校时。首先，分钟校时到59分，然后让数字钟自主运行，检验了校时电路、分秒的进位关系、整点报时电路；然后校时到23：59分，检验了时分的进位关系、数字钟的总体运行性能。整点前的报时状态：5.3 24小时电路仿真6 改进意见及收获体会因为本人水平及时间原因，没有完成24h进制对12h进制的转换，这是一大遗憾。但通过此次课程设计，使我更加扎实的掌握了有关数字电子技术线路方面的知识。由于这次课设是由我一人单独完成的，所以在设计过程中遇到了很多问题，也使我搅碎了很多脑细胞去解决这些问题。经过很多次失败，终于还是成功地将数字电子时钟做了出来，满满的成就感溢于言表。刚入手这个设计完全是一头雾水的，完全不知道从哪里开始做，所以我去图书馆查阅了很多资料，也在百度上找了一些别人做好的作品来参考，慢慢地，我对数字电子钟有了全面而深刻的了解，便一步步地设计、测试、修改，经过3天的努力，终于将它完整地调试出来。我们对任何一个新事物都有从陌生到熟悉直至了解的过程，所以，对陌生的领域我们不应畏惧，只要我们脚踏实地地苦心专研，一定能够完全的解决它。7 器件明细清单器材名称数目（单位 个）74LS160N6DCD_HEX_BLUE6总线174LS40D274LS21D274LS08D374LS32D574LS10D174LS04D21N41482直流电源5V310K电阻2150K电阻21K电阻1470K电阻34.7uF电容5点触式开关2导线若干参 考 文 献1 阎石主编数字电子技术基础（第四版）北京：高教出版社， 2000 2 吕思忠 施齐云.数字电路实验与课程设计.哈尔滨:哈尔滨工程大学出版社；2001. 3 毛期俭等；数字电路与逻辑设计实验及应用.北京；人民邮电出版社；2005 .第 三 部 分设计图纸图 纸 目 录序号图 纸 名 称图幅图纸编号备 注1系统总体方框图A3电012系统总电路图A3电023系统总接线图A3电03附 设计深度规定：系统总体方框图：标注各单元模块，图中给出各单元模块的正确连接、标出各信号的流向。系统总电路图：标明各器件的型号、标注器件参数、标注集成块各引脚的逻辑符号系统安装接线图：以集成块为单位画出各引脚之间的接线，标注各集成块的型号、注明引脚编号。 整点报时译码器译码器译码器时计数器分计数器秒计数器校时电路振荡器分频器系统总体方框 电01系统总电路图 电0274LS160 为可预置的十进制同步计数器，其管脚图如图所示：RCO 进位输出端 ENP 计数控制端QA-Q