数字逻辑电路加法器.ppt_第1页
数字逻辑电路加法器.ppt_第2页
数字逻辑电路加法器.ppt_第3页
数字逻辑电路加法器.ppt_第4页
数字逻辑电路加法器.ppt_第5页
已阅读5页，还剩27页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

（1）用与或非构成全加器,正逻辑全加器,负逻辑全加器,（2）波形进位,在不考虑AB的来源的情况下：,Ci延时为1.5*i,完成时间：1.5*16+1.5=25.5,Gi=AiBiPi=Ai+Bi或Pi=AiBi,（3）先行进位,分组进位方式,分组进位的基本思想是根据所选器件特性要求，把加法器分成若干组每组内采用并行进位方式，组与组之间采用串行进位的方式也可以采用并行进位方式。(A)组内并行、组间串行的分组进位方式以16位并行加法器为例，将其按每组4位划分为4个组，组内4位按类似公式（3.6）设计如（图3.7）所示的先行进位电路。4个小组的进位电路按图(3.8)所示的关系将其串联起来。,=1,i=AiBiCi-1=PiCi-1,AiGiBi1.5Pi2.5C42C82C122C16C02.5C151.516,12ty完成全部,(B)组内并行、组间并行的分组进位方式,(4)MSI加法器模块,（A）将8421BCD码转换为余3BCD码的代码转换电路.,问题：如何将余3BCD码转换为8421BCD码。,（5）加法器的应用举例,设DCBA为输入Y4Y3Y2Y1为输出,（B）四位二进制加/减器,两个运算数分别为:,P=P4P3P2P1Q=Q4Q3Q2Q1,控制信号为:S,关于减法电路探讨,二进制减法运算N补=2nN原(N原为n位)N原=2nN补N补=N反+1,AB=AB原A(2nB补)=A+B反+12n(1),2.分两种情况讨论：,注：求二进制补码为对原码取反加1。,(C)利用7483(四位二进制加法器)构成8421BCD码加法器.,二进制数和8421BCD码对照表,S=S4S3S2S1B=B4B3B2B1,K4=C4=0B=S,K4=C4=1B=S+0110无溢出,总结上表,可得:,K4=1时,需进行加6(0110)校正;,K4=1有三种情况:a.C4=1(对应十进制数16,17,18,19);b.S4=S3=1(对应十进制数12,13,14,15);c.S4=S2=1(对应十进制数10,1
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论