计算机组成原理电子教案第7章.ppt

第七章系统总线,计算机组成原理电子教案陆遥,7.1总线概述7.1.1总线的基本概念7.1.2总线的特性及性能指标7.2总线结构7.2.1总线的结构类型7.2.2总线结构实例7.2.3总线接口7.3总线仲裁7.3.1集中式仲裁7.3.2分布式仲裁,7.4总线操作的定时方式7.4.1同步定时方式7.4.2异步定时方式7.5总线标准,7.1总线概述,7.1.1总线的基本概念在计算机系统中的各个功能部件之间构造信息传输线路有两种方式：专用线路方式和总线方式。采用专用线路方式，可以并行实现多对功能部件之间的信息传送，提高信息传送的效率。但是，线路设计、接口设计以及控制过于复杂。总线方式将多个功能部件都连接在总线上，任意两个功能部件之间的信息传送，都要通过这一套总线进行。简言之，总线（Bus）是计算机系统中多个功能部件之间进行信息传送的公共通路。,总线方式使得多个信息传送任务只能在总线上串行进行，在信息传送效率上低于专用线路方式，但是，总线方式大大简化了功能部件之间的连接线路，各功能部件只需与总线连接，只要有与总线连接的接口即可。因此，总线方式使线路设计、接口设计以及传输控制都大为简化。此外，采用总线结构的计算机，便于进行系统功能部件的扩充和更换。总线中包含有地址信号线、控制信号线和数据信号线三类信号线；各类信号线的数量，与总线的信息传送方式和传送的信息位数有关。此外，总线中还有为各种部件提供电源支持的电源线和接地线。,按总线的作用范围和连接对象的不同，总线可分为片内总线、系统总线和通信总线三类。片内总线（也称内部总线）是指某些结构比较复杂的芯片内部的总线，用于连接芯片内部的各个部件。系统总线是指连接主要的计算机部件（处理器，主存，I/O设备接口）的总线。系统总线中，用于传送数据信息、地址信息和控制与状态信息的信号线，被分别称为数据总线、地址总线和控制总线。通信总线用于计算机系统之间或计算机系统与其他系统（如智能仪器仪表、移动通信系统等）之间的通信。通信方式有串行通信与并行通信两种。,7.1.2总线的特性及性能指标总线有以下4个方面的特性：1机械特性机械特性是指总线在机械连接上的特性。2功能特性功能特性是指总线中每根信号线的功能描述。3电气特性电气特性描述总线上每根信号线的信息传输方向、有效电平及电平范围。4时间特性时间特性体现总线上各信号的时序关系。由定时方式（如同步定时方式和异步定时方式等）决定。,总线的主要性能指标有：1总线宽度总线宽度通常是指数据总线一次所能传输的最大数据位数，即数据总线所包含的信号线条数。总线宽度用位（bit）数表示。2总线时钟频率总线时钟是总线上各种信号定时的基础，总线时钟频率是影响总线传输速率的重要因素之一。3总线带宽总线带宽定义为单位时间内总线上所能传输的最大信息量，单位是MB/s（兆字节/秒）。4负载能力总线的负载能力一般用总线上所能连接的扩充电路插件板（即接口电路插件板）的数量来表示。,7.2总线结构,7.2.1总线的结构类型1单总线结构计算机系统中只有一套系统总线，系统中的各种功能部件，如CPU、主存、I/O设备接口等，都连接在这一套总线上。这种总线结构称为单总线结构，如下图所示。,单总线结构简单，易于控制，也便于系统的扩展。但系统中每次只能有一个部件有权使用总线进行数据传送，且总线时钟频率通常较低，阻碍了整个计算机系统工作效率的提高。2多总线结构将系统总线分为两个甚至多个层次，系统中的各种部件根据工作速度的不同，分别连接在不同层次的总线上，各个层次的总线之间再通过总线接口相互连接起来，就形成了多总线结构，如下图所示。,按传输速率由高到低，总线分成了局部总线、系统总线、高速总线和扩充总线四个层次；工作速度越快的部件离CPU和主存越近，数据传输过程的延时越少。,高速总线与局部总线和系统总线之间的“桥”，以及扩充总线与高速总线之间的扩充总线接口，是用来将不同层次的总线相互连接的逻辑电路，其具有缓冲、转换控制等功能。有了桥或总线接口，各层总线就可以有不同的组成和传输速率，且某一层结构的改变不影响其他层的结构。由于主存移到了系统总线上，因此，I/O设备与主存通过系统总线进行数据传送，不会影响CPU通过局部总线对cache的访问。也就是说，这两种操作可以并行进行。,7.2.2总线结构实例Pentium计算机主板上采用了三层总线结构，即CPU总线、PCI总线和ISA总线，是典型的多总线结构系统。下图所示，为早期Pentium计算机主板总线结构框图。,CPU总线是具有64位数据线和32位地址线的同步总线，总线时钟频率为66.6MHz（或60MHz）。CPU是这条总线的主控者，且具有智能总线仲裁能力，必要时可以放弃对总线的控制。PCI总线用于连接高速的I/O设备模块，如图形显示器适配器、网络接口控制器、硬盘控制器等。PCI总线是一个32位（或64位）的同步总线，总线时钟频率为33MHz，其32位（或64位）数据/地址线是同一组线，分时复用。PCI总线采用集中式仲裁方式，有专用的PCI总线仲裁器。,ISA总线用于连接低速I/O设备，具有16位数据线和24位地址线，总线时钟频率为8MHz。ISA总线没有总线仲裁器，其主控者为CPU，但DMA控制器可以向CPU申请总线控制权。CPU总线、PCI总线、ISA总线三者之间通过两个“桥”芯片连成整体。桥起到不同总线之间信号缓冲、电平转换和控制协议转换的作用。采用桥芯片将不同层次的总线连接在一起的技术，特别适合系统的升级换代。Pentium的总线系统中有一个核心逻辑芯片组，简称PCI芯片组，它包含北桥和南桥芯片，产品有Intel430系列和Intel440系列。,7.2.3总线接口各种部件及设备要与总线相连并通过总线传送数据，必须首先消除它们与总线之间存在的矛盾。这些矛盾表现在数据传送方式、数据传输速度，以及信号的功能定义、有效电平定义、电平范围定义、逻辑电平定义等方面。我们把消除一个部件或设备在与总线连接时的各种矛盾的逻辑电路，称为该部件或设备的总线接口，也叫适配器。一个部件或设备通过它的总线接口，与总线连接在一起。不同的部件或设备具有不同的特性，它们的总线接口也有所不同。,总线接口一般都包含以下功能：控制功能。根据信息传送的主控者发来的指令对被控者实施控制。状态反馈功能。为被控者向主控者反馈状态信息，作为主控者实施下一步操作的依据。转换功能。进行信号转换、数据格式转换等，起到转换器的作用。缓冲功能。处理主控者与被控者在数据传输速度上的差异，起到缓冲器的作用。中断控制功能。当CPU与其它部件或设备之间采用中断方式传送数据时，总线接口还要具备中断请求、响应、屏蔽等功能。,7.3总线仲裁,具有总线控制能力的功能模块称为主模块，没有总线控制能力的功能模块称为从模块。每次总线上的数据传送过程都是由主模块启动，并由从模块配合完成的。现在的计算机系统中，总线上通常有多个主模块，但是，总线一次只能由一个主模块控制，因此，当出现多个主模块同时提出总线请求时，就需要按一定的规则确定这些主模块使用总线的次序，这项工作称为总线仲裁，用来完成总线仲裁的逻辑电路称为总线仲裁器（或总线控制器）。总线仲裁方式有两种：集中式仲裁和分布式仲裁。,7.3.1集中式仲裁集中式仲裁采用统一的总线仲裁器。集中式仲裁的实现方式有：链式查询方式、计数器定时查询方式和独立请求方式三种。1链式查询方式采用链式查询方式时，总线上各主模块与总线仲裁器之间的连接方式如下图所示。,链式查询方式的优点是仲裁电路简单，容易扩充设备；缺点是响应速度慢，对授权线路的故障很敏感。此外，固定的优先级关系可能使优先级低的主模块长时间无法使用总线。2计数器定时查询方式采用计数器定时查询方式时，总线上各主模块与总线仲裁器之间的连接方式如下图所示。,可以通过改变计数策略，来改变各主模块的优先级；在扩充设备方面，受到模块地址线的位数限制，且硬件电路及控制也较复杂。3独立请求方式采用独立请求方式时，总线上各主模块与总线仲裁器之间的连接方式如下图所示。,独立请求方式的最大优点是总线授权无需查询，响应速度快。此外，独立请求方式可以通过软件设置，实现非常灵活的优先级控制，如固定优先级、循环优先级、指定优先级等；也可以通过软件设置，屏蔽某个（或某几个）主模块的总线请求。相对前两种方式而言，独立请求方式的总线仲裁器较为复杂，且受BR和BG端数的限制，扩充设备也比较困难。,7.3.2分布式仲裁分布式仲裁方式不设置统一的总线仲裁器，而是在各主模块的接口中都设计了总线仲裁逻辑，由各主模块自主判断是否有权使用总线。下图所示，为分布式仲裁的一种设计方案。,7.4总线操作的定时方式,总线上的功能模块通过总线进行的信息传送操作，称为总线操作。一次总线操作所需的时间，称为总线周期。一次总线操作大致需要经过以下几个阶段：总线请求；总线仲裁；寻址；数据传送；总线释放。对总线操作过程实施时间控制，称为总线定时，有同步定时和异步定时两种定时方式。,7.4.1同步定时方式同步定时方式采用统一的总线时钟，将各种信息的发送、接收和撤消都控制在总线时钟信号的上升沿（或下降沿），且各种信息的发送、接收和撤消时间都是事先设计好的，不能改变。,如果有速度不同的多个功能模块要采用同步定时方式传送数据，则总线的同步时钟必须按其中速度最慢的功能模块来设计。为了不使总线的工作效率严重下降，同步定时方式要求总线上各功能模块的存取时间尽量接近。同步定时方式控制相对简单，具有较高的传输频率，适用于系统总线上各种高速功能部件之间的数据传送。,7.4.2异步定时方式当通过总线传送数据的功能模块之间速度相差很大，甚至没有确定的操作时间时，总线操作需要采用异步定时方式。异步定时没有统一的定时时钟，总线上的操作何时开始，何时结束，都没有固定的时间限制，而是以各功能模块实际所需的操作时间为准。在异步定时方式中，以总线上各个操作的执行顺序为基础，规定：只有前一操作完成了，后一操作才能进行。前后操作之间的这种时间上的制约机制，称为互锁机制。为了实现互锁机制，必须在主、从模块之间建立联络。,主、从模块之间的联络是通过所谓“联络（或同步）信号”来实现的；主模块发出的联络信号称为“主同步（MSYN）”信号，从模块发出的联络信号称为“从同步（SSYN）”信号。同步信号的上升沿和下降沿都用来表示功能模块的工作状态。,主同步信号和从同步信号的四个边沿之间，有着严格的依赖关系，这种依赖关系称为全互锁关系，也称为“四边沿协议”。有了这种互锁机制，主、从双方的速度无论相差多大，都不会失去同步。异步定时方式的优点，是允许各种速度相差很大的功能模块连接到同一总线上，且操作定时非常灵活；缺点是增加了控制的复杂性。,7.5总线标准,总线的标准化包括所有总线特性（功能特性、电气特性、时间特性和机械特性）的标准化。有了总线标准，各种外围设备的生产厂商就能设计出其设备与总线的接口，使其设备能与总线相连，凡是采用该总线结构的计算机系统，就能获得这些设备生产厂商的支持。微型计算机系统中常用的标准化总线有ISA总线、EISA总线、VESA总线、PCI总线等。,ISA（IndustryStandardArchitecture，工业标准体系结构）总线也称AT总线，采用同步定时方式。ISA总线有16位数据线和24位地址线，用以支持16位微处理器，其总线时钟频率为8.33MHz，最高数据传输率为16MB/s。EISA（ExtendedISA，扩展的ISA）总线是对ISA总线的扩展，在结构上完全兼容ISA，同时又充分支持32位微处理器的功能。EISA总线有32位数据线和32位地址线，总线时钟频率8.33MHz，最高数据传输率为33MB/s。,VESA总线是由视频电子标准协会（VideoElectronicStandardAssociation）提出的局部总线标准。VESA总线采用同步定时方式，总线时钟频率达到33MHz，数据线为32位（可扩展为64位），最大传输速率达133MB/s。PCI（PeripheralComponentInterconnect，外围部件互连）总线是一种先进的局部总线，采用同步定时方式，完全独立于任何处理器。总线时钟频率为33MHz或66MHz，数据线位数32位（可扩充至64位），最大数据传输速率为133MB/s（数据线32位，总线时钟频率33MHz）或266MB/s（数据线64位