门电路和组合逻辑电路.ppt

,一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图（a）中的正弦信号，处理模拟信号的电路叫做模拟电路。,电子电路中的信号分为两大类：,一类信号称为数字信号，它是指时间上和数值上的变化都是不连续的，如图（b）中的信号，处理数字信号的电路称为数字电路。,脉冲信号是跃变信号，持续时间很短,低电平高电平,基本数字：逻辑0逻辑1,电路中：低电平高电平,数字电路和模拟电路的区别：,（1）信号不同：,模拟电路：输入输出之间的大小、相位等问题。数字电路：输入输出之间的逻辑关系。,（2）研究的问题不同。,（3）分析方法不同。模拟电路：微变等效电路、图解法数字电路：逻辑分析与设计，逻辑代数,（4）电路组成相同，但元件工作状态不同。模拟电路：晶体管多工作在放大状态数字电路：晶体管工作在开关状态，也就是交替地工作在饱和与截止两种状态。,13.1基本门电路及其组合,*13.4组合逻辑电路的分析和设计,13.7译码器和数字显示,*13.5加法器,第13章门电路和组合逻辑电路,13.2TTL门电路,*13.6编码器,13.1.1逻辑代数的基本概念,数字电路输入输出是逻辑关系,逻辑是指事物的因果关系，或者说条件和结果的关系,13.1基本门电路及其组合,注意：1.逻辑变量的取值只有两种，即逻辑0和逻辑1。2.变量取值须经定义才有意义。,逻辑变量与逻辑函数,逻辑函数：如果对应于输入逻辑变量A、B、C、的每一组确定值，输出逻辑变量Y就有唯一确定的值，则称Y是A、B、C、的逻辑函数。记为,研究工具逻辑代数（布尔代数）,13.1.1、三种基本逻辑运算,1、与逻辑（与运算）,开关A，B串联,控制灯泡Y：,真值表,与逻辑（与运算）,逻辑符号,2、或逻辑（或运算）,开关A，B并联控制灯泡Y:,+,真值表,或逻辑（或运算）,或逻辑的定义：当决定事件（Y）发生的各种条件（A，B，C，)中，只要有一个或多个条件具备，事件（Y）就发生。表达式为：,逻辑符号,3、非逻辑（非运算）,非逻辑指的是逻辑的否定。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。表达式为：,开关A控制灯泡Y:,真值表,逻辑符号,（1）与非运算：逻辑表达式为：,常用的逻辑运算,上述逻辑运算的实现依赖于门电路,正逻辑:,门电路是实现一定逻辑关系的电路，是组成数字电路的基本单元,逻辑电平：高电平、低电平,一定电压范围（不是某固定值）,如：TTL电路：高电平额定值：3V（25V）低电平额定值：0.3V（00.8V）,“1”,“0”,高电平,低电平,1、二极管与门,Y=AB,13.1.2分立元件门电路简介,2、二极管或门,Y=A+B,3、三极管非门,A,Y,+5V,AB,T1,R1,R2,T2,T3,T4,R3,R4,Y,13.2.1TTL与非门的基本原理,13.2TTL集成门电路,B1,C1,+5V,AB,T1,R1,R2,T2,T3,T4,R3,R4,Uo,设uA=0.3V,RL,Uo=5Ube3UDUR2（小）=50.70.7=3.6V,拉电流,+5v,A,B,R1,C1,B1,T2、T4截止,T3导通,Y=1,B1=0,AB任=0,B1,VB1=0.3+0.7=1V,+5V,AB,T1,R1,R2,T2,T3,T4,R3,R5,R4,Uo,设UA=UB=3.6V,VC2=VCE2+VBE4=0.3+0.7=1V，使T3截止。,灌电流,VB1=2.1V,VC2=1V,uo=0.3V,VB1升高，足以使T2,T4导通,Y=0,AB全=1,+5V,AB,T1,R1,R2,T2,T3,T4,R3,R4,Y,D,EN,VB1=1V,VB1=1V，T2、T4截止；,VB2=1V,13.2.2三态输出门电路,EN=1时，,EN=0时,二极管D导通，使VB2=1V,T3截止，输出端开路（高阻状态）,功能表,三态门的符号及功能表,功能表,使能端低电平起作用,使能端高电平起作用,公用总线,三态门主要作为TTL电路与总线间的接口电路。,三态门的用途,工作时，EN1、EN2、EN3轮流接入高电平。将不同数据分时送入总线。,A2B2,13.2.3TTL与非门组件,TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。,74LS00组件含有两个输入端的与非门四个。,（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。,逻辑门电路使用中的几个问题,（2）输入端悬空TTL电路多余的输入端悬空表示输入为高电平；CMOS电路多余的输入端不允许悬空，否则电路将不能正常工作。,（2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。,三、多余输入端的处理,（1）对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，也可以与有用的输入端并联使用,作业：A选择题：13.1.113.4.9（不用交）B基本题：13.1.4、13.1.5、,13.3.1逻辑代数的基本定律,一、基本运算规则,A+0=A,13.3逻辑代数,A0=0,A+1=1,A1=A,二、基本代数规律,交换律,结合律,A+B=B+A,AB=BA,A+(B+C)=(A+B)+C=(A+C)+B,A(BC)=(AB)C,分配律：,A(B+C)=AB+AC,吸收律：,A（A+B）=A,A+AB=A,反演律：,1.逻辑代数式,2.逻辑图,13.3.2逻辑函数的表示方法与转换,3.真值表,4.卡诺图,真值表,设A、B、C为输入变量，Y为输出变量。,逻辑代数式,一、逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。,二、逻辑函数化简的目的：通常是得到最简与或表达式。,三、最简“与或式”标准：与项个数最少，各与项中变量数最少。,13.3.3逻辑函数的化简,1、并项法,2、吸收法,=A+B+BC=A+B(1+C)=A+B,1.利用逻辑代数公式化简,例：证明AB+AC+BC=AB+AC,AB+AC+BC=AB+AC+(A+A)BC,=AB+AC+ABC+ABC,=AB+ABC+AC+ABC,=AB(1+C)+AC(1+B),=AB+AC,3、配项法,5.运用反演规则,(1)最小项:在n个变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。,n个变量,有2n个最小项,逻辑相邻的最小项：两个最小项只有一个因子互为反变量,2逻辑函数的卡诺图化简法,（2）最小项常用符号mi表示,(3)最小项表达式,任何一个逻辑函数都可以表示成若干个最小项的和，即最小项表达式，它是一个标准“与或”表达式，而且这种形式是唯一的。,=m6+m7+m3,=（m3,m6,m7),最小项表达式,卡诺图,定义：将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻。,：一种函数表示法，按一定规律画的方块图。,1,1,0,0,（2）三变量卡诺图：,相邻项举例：3项的相邻项有：1，2，7,3,C,（3）四变量卡诺图：,0项的相邻项有：1，2，4，8,0,卡诺图构成的重要原则：几何相邻性：即两个几何位置相邻的单元其输入变量的取值只能有一位不同。,用卡诺图表示逻辑函数,将函数所含全部最小项用1填入，其余填0。,1、函数是以真值表给出,例,00000,Y=A+B,1,1,0,1,B,2、以最小项表达式给出：,3、以一般形式给出：,111,两个相邻单元取值同为1，可以将这两个最小项合并成一项，并消去一个变量。,四.用卡诺图化简,两个相邻单元取值同为1，可以将这两个最小项合并成一项，并消去一个变量。,如果是四个几何相邻单元取值同为1，则可以合并，并消去两个变量。,1111,1111,=C,如果是八个相邻单元取值同为1，则可以合并，并消去三个变量。,1111,1111,Y=1,1111,1111,1,1,1,1,11,11,1011,1111,0101,1111,例：某逻辑函数的表达式是：,Y=(AB.C.D),试化简,A,=（m0,m2,m3,m5,m6,m8,m9,m10,m11,m12,m13,m14,m15),=(0.2.3.5.6.8.9.10.11.12.13.14.15),用卡诺图化简遵循的原则：（1）相临最小项的个数是2N个，并组成矩形,可以合并。（2）每个矩形组应包含尽可能多的最小项；（3）矩形组的数目应尽可能少；（4）各最小项可以重复使用，即同一个单元可以被圈在不同的矩形组内；（5）所有等于1的单元都必须被圈过；（6）每一矩形组至少有一个未被圈过的最小项,小结：用卡诺图化简逻辑函数的步骤：,(1)写出最小项表达式；,(2)画卡诺图；,(3)合并最小项，即找出可以合并的最小项矩形组（简称画圈）。一般规则是：如果有2n个最小项相邻（n=1，2，3)并排成一个矩形组,则它们定可合并为一项,并消去n个因子,合并后的结果中仅包含这些最小项的公共因子。,例：化简,Y=AC+AB,1,1,1,AB,0,0,0,0,0,=AC+AB,（1）卡诺图法,（2）公式法,例,化简F=ABCD+ABCD+ABC+ABD+ABC+BCD,解:,1,1,1,1,1,1,1,1,1,例,化简F（A，B，C，D）=m（0,1,2,3,5,6,7,8,9,10,11,13,14,15）,法一,法二,F（B，A，C，D）,在有些情况下，不同圈法得到的与或表达式都是最简形式。即一个函数的最简与或表达式不是唯一的。,已知组合逻辑电路图，确定它们的逻辑功能。,分析步骤：（1）根据逻辑图，写出逻辑函数表达式（2）对逻辑函数表达式化简（3）根据最简表达式列出真值表（4）由真值表确定逻辑电路的功能,组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。,13.4.1组合逻辑电路的分析,例:分析下图逻辑电路的功能。,A,B,Y,功能:当A、B取值相同时，输出为1,是同或电路。,例:分析下图逻辑电路的功能。,功能:当AB时,Y1=1;,当AB时,Y3=1;,当A=B时,Y2=1;,是一位数字比较器,根据给定的逻辑要求，设计出逻辑电路图。,设计步骤：（1）根据逻辑要求，定义输入输出逻辑变量，列出真值表；（2）由真值表写出逻辑函数表达式（3）化简逻辑函数表达式（4）画出逻辑图,13.4.2组合逻辑电路的设计,三人表决电路,例：用与非门设计三人表决电路,1,0,A,+5V,B,C,R,Y,0,1,1,1,0,0,1,0,A,B,C,Y,0,0,0,0,0,0,0,1,1,1,1,0,0,0,1,真值表,Y=AB+AC+BC,三人表决电路,1,0,A,+5V,B,C,R,Y,例：设计一个可控制的门电路，要求：当控制端E=0时，输出端Y=AB；当E=1时，输出端Y=A+B,Y=EB+EA+AB,作业13.4.12、13.4.13（3）（4）（5）、13.4.16、13.4.20、13.4.23、13.4.25,真值表,13.5加法器,真值表,（2）全加器：,an:加数；bn:被加数；cn-1:低位的进位；sn:本位和；cn:进位。,相加过程中，既考虑加数、被加数又考虑低位的进位位。,半加和：,试用74LS183构成一个三位二进制数相加的电路,S0,S1,S2,C3,A2B2,A1B1,2Ci2S1Ci1S,2A2B2Ci-11A1B1Ci-1,74LS183,2Ci2S1Ci1S,2A2B2Ci-11A1B1Ci-1,74LS183,S3,A0B0,74LS183是加法器集成电路组件，含有两个独立的全加器。,13.6编码器,编码:赋予选定的一组二进制代码以固定的含义,n位二进制代码有2n种不同的组合，可以表示2n个信号。,设输入I0I3，用与非门设计二制编码器。,BCD码：09十个数码用四位二进制数表示,主要有：8421码,二十进制编码器,用与非门设计二十进制编码器,真值表,编码器,+5V,R10,Y3,Y2,Y1,Y0,0123456789,0,1,1,1,13.7译码器,译码是编码的逆过程，将某组二进制组合翻译成电路的某种状态。,（1）二进制译码器（n-2n线译码器）,译码器的输入：,一组二进制代码,译码器的输出：,只有一个有效信号的一组高低电平,A2A1A0,0,0,0,1,1,0,0,0,0,1,0,1,01111111,10111111,11011111,11101111,11110111,11111011,11111101,11111110,3线8线译码器,74LS138,12345678,A0A1A2SBSCSAY7地,74LS138,161514131211109,12345678,例：用74LS138和与非门实现Y=AB+BC,74LS138,A0,A2,A1,ABC,SA,1,工作原理：例A0A1=00,脱离总线,例：利用线译码器分时将采样数据送入计算机。