硕士论文-家庭信息终端中视频编码模块的设计与实现.doc

分类号 学号 M200871413 学校代码10487 密级 硕士学位论文家庭信息终端中视频编码模块的设计与实现学位申请人：学科专业：通信与信息系统指导教师：答辩日期：2010年12月24日A Thesis Submitted in Partial Fulfillment of the Requirementsfor the Degree of Master of EngineeringThe Design and Implementation of Video Encoder in Home Information Terminal SystemHuazhong University of Science & TechnologyWuhan, 430074, P.R.ChinaDec, 2010独创性声明本人声明所呈交的学位论文是我个人在导师的指导下进行的研究工作及取得的研究成果。尽我所知，除文中已标明引用的内容外，本论文不包含任何其他人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。学位论文作者签名： 日期： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保密，在_年解密后适用本授权书。本论文属于 不保密。（请在以上方框内打“” ）学位论文作者签名： 指导教师签名： 日期： 年 月 日 日期： 年 月 日华中科技大学硕士学位论文摘 要随着网络技术和数字媒体技术的持续发展，家庭信息化智能化设备开始逐渐走进人们的生活。家庭信息终端作为一个智能家电设备，通过网络提供各种多媒体业务，用户能够开展视频会议、家居安防、家庭娱乐以及远程教育等活动。而如何和家庭的已有基础设施进行良好的接入，并实现最大的兼容性，成为家庭信息终端中必须面对和解决的一个问题。视频编码模块的作用就是承担着将数字视频信号转化为模拟视频信号，并向后端提供丰富的视频接口，保障在多种场合下正常稳定工作的需要。因此，如何设计与实现视频编码模块，称为工程师们经常探讨的一个问题。本文在对模拟视频技术和数字视频技术研究的基础上，结合家庭信息终端系统的实际需求和特点，对视频编码模块的工作原理进行了深入的分析和研究。文章围绕两种常见的数字视频接口出发，提出了四种编码模块的硬件实现方案，在仔细的比较和分析后，选择了一种较适合本系统的硬件解决方案进行实现，并按照linux 2.6设备模型规范设计驱动程序，保证良好的兼容性。最后对整套软硬件方案进行了电气测试和应用测试，取得了良好的效果，实现了和电视终端以及VGA显示设备的稳定接入。本文所使用的方案已经成功应用在家庭信息终端系统产品中。在该方案中所使用到的思路和方法可以应用在同类的系统中，并且对于系统前端模拟视频采集模块的设计也有一定的借鉴和指导意义。关键词：模拟视频，数字视频，视频编码器，Linux设备驱动AbstractWith the continued development of network and digital media technology, the family products with informazation and intellectualization have gradually entered our life.As a intelligent device, Home Information Terminal(HIT) provides all kinds of multimedia services that include video meeting,household security,home entertaimment and distance education.So how to connect with existing infrastructure has become a important problem that has to been faced and solved in HIT.Video encoder module are responsible for the digital video signal processing and conversion into analog video signals, and provides abundant interfaces to ensure that back-end equipment can work normally in different situations.So how to design and implent video encoder module has become a issue that many engineers think about.In this thesis,by researching the analog and digital video technologies,and according the actual needs and characteristics in HIT,the thesis analysises the principle of video encoder module in depth.The thesis,based on two digital video interfaces,has given four hardware solutions for video encoder module ,and selected a most suitable one for HIT system through detailed comparison and analysis.Then the driver program is designed under the linux 2.6 device model specification,and it can keep a good compatibility.The whole hardware and software solutions have achieved good results after electrical and application testing.The testing results show HIT system can access to the televison terminal and vga device stability.The solution in this thesis has been successfully used in HIT products.These ideas and methods can be applied to similar systems,and it is a refernce and guide for front-end video captureing.Keywords:Analog Video, Digital Video, Video encoder, Linux device driver目 录摘 要IAbstractII目 录III图 表 目 录V1绪论11.1 课题背景11.2 课题来源和研究目的11.3 本文内容与组织结构22相关技术概述32.1 模拟视频技术32.2 数字视频技术52.3 视频接口简介72.4 Linux设备驱动92.5 本章小结103视频编码模块硬件设计与实现113.1 系统整体架构113.2 模块需求分析133.3 硬件方案设计133.4 TV接口硬件实现153.5 VGA接口硬件实现183.6 本章小结224视频编码模块驱动设计与实现234.1 视频输出驱动架构设计234.2 CS4954驱动设计与实现244.3 PT8528驱动设计与实现304.4 本章小结345测试与结果分析355.1 电气测试及结果分析355.2 应用测试及结果分析415.3 本章小结436总结与展望446.1 本文总结446.2 工作展望44致 谢46参考文献4751 图 表 目 录图 1.1 家庭信息终端系统的应用场景之一1图 1.2 家庭信息终端系统的组成2图 2.1 一行黑白电视信号3图 2.2 彩色电视信号4图 2.3 ITU-R BT.656每行数据格式7图 3.1 家庭信息终端整体硬件架构11图 3.2 GM8180功能模块图12图 3.3 编码模块硬件方案示意图15图 3.4 CS4954功能模块图16图 3.5 CS4954复位时序17图 3.6 CS4954整体应用电路18图 3.7 PT8528功能模块图19图 3.8 PT8528工作模式21图 3.9 PT8528主体应用电路22图 3.10 PT8528 SDRAM电路22图 4.1 Framebuffer显示驱动架构23图 4.2 视频编码驱动架构24图 4.3 CS4954 I2C读写逻辑图28图 4.4 PT8528 I2C读写逻辑图31图 4.5 输出像素时钟分频电路33图 5.1 V_CLKO测量波形37图 5.2 V_DO0建立时间测量波形37图 5.3 V_DO0建立时间测量波形38图 5.4 CVBS信号测量波形39图 5.5 S-Video信号测量波形39图 5.6 YPbPr信号测量波形40图 5.7 VGA信号测量波形40图 5.8 视频编码模块测试场景41图 5.9 应用测试结果42表 2.1 NTSC和PAL制式的比较5表 2.2 定时基准信号比特分配表7表 3.1 视频信号和DAC的对应关系13表 3.2 实现方案14表 3.3 四种方案比较15表 3.4 CS4954引脚分布16表 3.5 CS4954 DAC配置方案17表 3.6 PT8528主要管脚分布19表 4.1 CS4954主要寄存器分布27表 4.2 PT8528主要寄存器分布30表 4.3 标准计算机信号分辨率与像素时钟的对应关系33表 4.4 NI、NF和NO的值34表 5.1 电气测试工具表35表 5.2 测量信号和测量点对应关系35表 5.3 应用测试工具表411 绪论1.1 课题背景随着网络技术、数字技术和多媒体技术的发展，智能化和信息化设备开始进入人们的生活，安防、教育和娱乐等业务开始呈现整合的趋势。家庭信息终端系统，就是顺应这种趋势的一个产品，它集网络视频监控、音视频通信、家庭娱乐、远程教育和智能管理于一体，为用户提供一系列基于网络和多媒体应用的业务。家庭信息终端有助于改善人们的生活质量，提高人们的生活水平，有广泛的应用场景，其中的一个应用场景如图 1.1所示。图 1.1 家庭信息终端系统的应用场景之一1.2 课题来源和研究目的本课题来源于华中科技大学互联网中心实验室与某公司合作的“家庭信息终端”项目的一个子课题。该课题主要由视频解码、视频压缩解压缩、视频编码以及网络传输等几大模块组成，如图 1.2所示。其中，视频压缩解压缩的功能由处理器完成，根据采用的平台不同，实现方式也不同，对于采用ARM平台的，通常是硬件支持视频压缩解压缩1，对于采用DSP平台的，通常是软件算法实现视频压缩解压缩2。图 1.2 家庭信息终端系统的组成从图 1.2可以看出，视频编码模块作为一个关键模块，承担着将数字信号转换成模拟信号，并实现和后端设备无缝接入的功能。本子课题的目的在于设计并实现视频编码模块的完整解决方案，该方案支持常见的各种模拟视频信号，能够实现和主流模拟视频接口设备的连接。本子课题提出的软硬件方案对于同类系统是一个良好的参考和借鉴。1.3 本文内容与组织结构本文在研究模拟视频和数字视频技术的基础上，结合家庭信息终端系统的需求和特点，提出了一套完整的软硬件解决方案，并对编码模块的工作原理进行了比较详细的分析。文章主要围绕硬件和软件两个方面分别展开论述，论文内容的具体安排如下：第一章，简单阐述了本课题的研究背景以及意义，介绍了课题的来源，给出了本论文的章节安排。第二章，介绍了与视频编码模块有关的软硬件知识，包括视频标准、接口知识和驱动架构等三方面的内容。第三章，详细描述了视频编码模块的硬件设计和实现，对于方案的选择进行了严格的逻辑分析和对比，并对视频编码模块的工作原理进行了介绍。第四章，结合Linux2.6 设备模型规范，设计了能够在mdev管理下的驱动程序的实现方法和细节。第五章，围绕电气和应用两方面展开测试，并对测试结果进行分析。第六章，总结了本文的工作，并对视频编码模块未来的发展和趋势进行了简单的阐述。2 相关技术概述本章内容主要围绕设计视频编码模块所需要的一些相关技术背景知识展开，内容涉及到模拟数字视频技术、硬件接口知识以及驱动架构等。2.1 模拟视频技术模拟电视信号发展到现在，一共经历了黑白和彩色两个阶段，由于地区差异性的特点，模拟视频领域产生出了3种不同的标准，他们主要的区别在于对亮度和彩色信息编码方式不一样。下面分别对视频信号和电视制式进行介绍。2.1.1 视频信号视频信号包括黑白信号和彩色信号两种。传统的黑白电视机上出现的都是黑白信号，它包含黑色和白色两种基本电平，所有的图像都由这两种基本的电平组合而成，不同的信号点之间呈现的灰度级别不一样。图像信号叠加上同步信号和消隐信号之后，就构成了黑白电视信号。如图 2.1所示，表示的一行黑白电视信号3。图 2.1 一行黑白电视信号彩色电视出现后，为了保持与黑白电视的兼容，将色度信号叠加在亮度信号之上进行传输，利用频谱交错原理4，亮度信号和色度信号可以在接收端正确的进行分离。一个彩色电视信号如图 2.2所示。图 2.2 彩色电视信号2.1.2 电视制式目前模拟电视领域一共有3种电视制式标准，分别是：PAL、NTSC和SECAM5，前两者市场占据份额大。其中，NTSC主要在北美、东亚部分地区使用，SECAM主要在中东、法国以及东欧地区使用，此外，世界上大部分地方使用PAL。我国大陆部分使用的也是PAL制式。下面对NTSC和PAL制式进行介绍。NTSC制式，简称为N制，是1952年由美国国家电视标准委员会（National Televison System Committee，缩写为NTSC）制定的彩色电视广播标准。它采用隔行扫描方式，全屏图像的每一帧一共有525条水平线，这些线从左到右从上到下排列，实现一桢完整图像的现实需要扫描两次屏幕，第一次扫描的是525条线中的奇数线，第二次扫描的是525条线中剩余的偶数线。扫描一次的时间大约为1/60秒，因此，一桢图像扫描完需要的时间是1/30秒。为了利用传输带宽，色度信号在传输时采用的是传输两个色差分量。在NTSC制式中，这2个色差分量分别由两个频率相同初始相位不同（分别为0度和90度）的副载波进行平衡调幅组合而成。为了方便解调NTSC信号，在NTSC信号中，会穿插一个同步信号，方便检波时准确获取到载波的频率和相位信息，这个同步信号是在消隐期间传送的。平衡正交调制的方式，解决了彩色黑白电视兼容的问题，但存在相位容易失真、色彩不太稳定的缺点。PAL制式，简称P制，全名为逐行倒相（Phase Alternating Line，缩写为PAL），由德国人Walter Bruch于1963年提出，主要目的是为了弥补NTSC制式中相位容易出现失真问题。PAL的逐行倒相是指每条扫描线中的相位会跟上一行相反，这样，如果再传输过程中出现了错相，可以进行自动修正。PAL制式，跟NTSC一样，同样是隔行扫描，不同的是，PAL的扫描线有625条，扫描一场需要的时间大约为1/50秒。不同于NTSC的60Hz场频，PAL的场频为50Hz，这非常适合欧洲本身的50Hz交流电源频率。NTSC和PAL制式的详细比较如表 2.1所示。表 2.1 NTSC和PAL制式的比较NTSC制式PAL制式扫描方式隔行扫描隔行扫描扫描线525625分辨率720*480720*576场频6050帧率3025色彩位深24比特24比特相位失真敏感不敏感爬行、半屏闪烁现象无有接收机电路简单复杂2.2 数字视频技术三种不同制式之间的显著差异性，造成了不同制式的模拟视频实现互通存在一定的难度，但是，可以制定一套统一的数字视频量化标准来实现兼容。主要的标准有2个：ITU-R BT.601和ITU-R BT.656。2.2.1 ITU-R BT.6011993年，国际电信联盟无线电通信部门通过了ITU-R BT.601标准，该标准规定了图像屏幕宽高比为4：3和16：9两种数字视频格式6，考虑到了现行的多种彩色电视制式，提出了一种世界范围内兼容的数字编码方式。1. 采样频率对于亮度信号，采样频率为13.5MHz，对于色度信号，采样频率为6.75MHz。2. 取样点对于625行/50场制式的系统，每行亮度取样点为864（13.5MHz/15625Hz），每行色度取样点432（6.75Mhz/15625Hz）；对于525行/60场制式的系统，每行亮度取样点为858（13.5Mhz/15734.266Hz），每行色度取样点429（6.75Mhz/15734Hz）。 从中可以看出，同样的抽样频率，不同的制式，采样结果却不同，这给数字化编码带来了困难。ITU-R BT.601标准对于这种情况给出了建议：两种制式有效行内的取样点数亮度信号取720个，两个色差信号各取360个，即每个数字有效行包括720个亮度数据和720个色度数据(两个色度各360个)，这样就统一了数字分量编码标准，使不同制式便于转换和统一7。所以有效行亮度信号与两个色差信号的取样点数之比也为4:2:2(720:360:360)。3. 数据量ITU-R BT.601规定，每个采样点用8bit进行编码，这样，一共有256个等级，实际上，亮度信号只占到了220个等级，色度信号占到了225个等级，剩余的用作同步和编码等用途。对于4:2:2格式的视频数据，数据量为：13.5MHz * 8bit + 2 * 6.75MHz * 8bit = 27Mbyte/s2.2.2 ITU-R BT.656ITU-R BT.656的全称是“工作在ITU-RBT.601建议（部分A）的4:2:2级别上的525行和625行电视系统中的数字分量视频信号的接口8”。1. 接口描述采用9芯接口，8位数据传输加1位时钟信号，不需要单独的同步信号。2. 视频定时基准码ITU-R BT.656信号的同步信号隐藏在视频数据中，在视频数据中，包含了两个定时基准信号，一个是SAV（Start of ActiveVideo，简称SAV），另一个是EAV（End of Active Video，简称EAV）。每个定时基准信号由4个字的序列组成，格式如下：FF0000XY。前三个字节是固定的，最后一个字节定义第二场标识、场消隐状态和行消隐状态信息。定时基准信号比特分配如表 2.2所示。表 2.2 定时基准信号比特分配表数据比特位第一字（FF）第二字（00）第三字（00）第四字（XY）7（MSB）10016100F5100V4100H3100P32100P21100P10（LSB）100P0其中，F=0表示第一场，F=表示第二场，V=1场消隐处，V=0表示其他处，H=0表示SAV，H=1表示EAV。P0、P1、P2和P3为保护比特，实际上是一组由F、V和H产生的（7，3）汉明码，它可以纠正1比特无码和检出2比特误码。3. 视频数据格式在ITU-R BT.656传输中，除了有视频流数据以外，还包括水平同步、垂直同步等控制信号。对于一个有625行的系统来说，偶数场视频数据分布在23到311行，奇数场数视频数据分布在336到624行，其他的行都是垂直控制信号。其中，每一行的数据格式如图 2.3所示：图 2.3 ITU-R BT.656每行数据格式2.3 视频接口简介模拟视频信号的使用至今依然十分常见，常用的视频接口包括两大类：一类是电视终端视频接口，另一类是计算机系统视频接口。下面选择CVBS、S-Video、YPbPr和VGA四种接口对其信号的组成以及差异进行介绍9。2.3.1 CVBS接口CVBS（Composite Video Blanking and Sync，简称CVBS），中文名称是复合视频广播信号或复合视频消隐和同步信号。它是将模拟的亮度信号和色度信号混合在一起，同步在消隐脉冲中，使用一根线传输。物理接口常采用BNC（Bayonet Nut Connector，简称BNC）和RCA（Radio Corporation of American，简称RCA）。2.3.2 S-Video接口S-Video（Separate Video，简称S-Video），中文名称为S端子，它将亮度和速度信号分开传输，有效避免了CVBS信号传输时亮度和色度之间干扰的问题。S端子物理接口有4针，分别为Y、C以及两个地。该接口由于将亮度Y和色度C信号分离传输，省去了显示终端上进行Y/C分离的过程，结果图像更清晰，并具有很少的噪声。2.3.3 YPbPr接口S端子信号相比CVBS信号，虽然质量提升了很多，但由于色度信号依然需要进行解码分离成两路，这样在分离的过程中，依然会有失真出现。YPbPr是将模拟的Y、Pb和Pr信号分开，使用三条线缆来独立传输，这样保障了色彩还原的准确性。YPbPr与S端子相比，除了传输Y信号以外，两外要单独传输Pb和Pr两种色差信号，避免了两路色差信号混合解码并在此分离的过程，降低了图像失真。YPbPr物理接口也采用RCA或BNC。2.3.4 VGA接口VGA（Video Graphics Array，简称VGA）接口传输的模拟R、G、B三原色信号和行、场同步信号。物理接口采用一种15针的D型接头，三排，每排5个，接口上有数字编号，对应关系为：1红基色，2绿基色，3蓝基色，4地址码，5自测试，6红地，7绿地，8蓝地，9保留，10数字地，11地址码，12地址码，13行同步，14场同步，15地址码。2.4 Linux设备驱动2.4.1 主设备号和次设备号Linux的字符设备和块设备驱动程序都有一个设备号。设备号由主设备号和次设备号组成。主设备号是对一类设备的标识，而次设备号则区分一类设备中不同的设备。通过主设备号和次设备号，内核能够找到对应的驱动程序。在Linux2.6以前，设备号是16位的，高8位称作主设备号，低8位称作次设备号10。这样，早期的系统能够支持的设备数最多只有65536个，随着设备数量的不断增加，可用的空间越来越紧张。为了解决这个瓶颈，在linux 2.6中对设备号进行了扩展，从之前的16位扩展到32位，其中12位表示主设备号，20位表示次设备号。2.4.2 linux设备统一模型统一设备模型是linux 2.6内核增加的一个新特性11，为了便于设备的分类管理引入了两个重要的概念：class和class_device。1. classclass，称作类，类是一个设备的高层视图，它抽象掉了底层的实现细节。例如，在驱动层面时，你可能会见到SCSI磁盘或者ATA磁盘；但在类层面时，它们都是磁盘。类允许用户空间基于它们做什么来使用设备，而不是它们如何被连接或者它们如何工作12。 class表示一类设备，所有class都属于class_subsys(class子系统),即出现在/sys/class目录下，除了块设备(可能出现在/sys/block/或/sys/class/block)。 2. class_device 我们可以将类看作是一个大的容器，容器里面包含了很多的元素，专业术语叫做class_device，这些class_device被class管理，每个class_device都对应着一个具体的设备。 所有的class对象组成一个class_device链表，每个class_device对象表示一个逻辑设备并通过struct class_device中的dev成员（一个指向struct device的指针）关联一个物理设备。这样，一个逻辑设备总是对应一个物理设备，而一个物理设备却可以对应多个逻辑设备。class_device出现在/sys/class/subsystem目录下。2.4.3 基于mdev的驱动架构mdev是适合嵌入式系统的一个简化版本udev，它能够在系统启动和热插拔或动态加载驱动程序时，在/dev目录下自动产生驱动程序所需要的结点文件，卸载驱动程序时，结点文件会被自动删除，这样，简化了/dev下设备结点的管理工作。要让驱动程序在mdev的管理下正常工作，可以借助linux统一设备模型来实现驱动程序。即利用sysfs文件系统的特性来完成和mdev的交互。实现的思路为：在/sys /class的某一subsystem目录下，创建一个以设备名device_name作为名称的目录，并且在该device_name目录下还必须包含一个dev属性文件，该dev属性文件以major:minorn形式输出设备编号。这样，mdev就可以自动创建和删除设备结点了。2.5 本章小结本章描述了与视频编码模块设计工作相关的技术和知识。首先是对模拟视频和数字视频的标准进行了介绍，了解到了从模拟视频信号到数字视频信号转化过程中的涉及到的基本的概念；其次，结合视频编码模块的需求，对四种视频接口进行了阐述；最后，介绍了基于mdev的驱动架构，为后续linux设备驱动程序的实现做了准备。通过这一章节对标准、接口和驱动的研究分析，为后面视频编码模块的设计实现提供了指导意义。3 视频编码模块硬件设计与实现本章首先对家庭信息终端系统的整体硬件结构进行了阐述，重点介绍了系统的SOC芯片GM8180，为视频编码器模块的设计奠定了基础，接着针对视频编码模块的实际需求，提出了4种可行的硬件解决方案，最后从成本、功能、实现难易程度等方面综合考虑，选择了一种适合本系统的方案，并对该方案进行的设计和工作原理进行了深入细致的分析。3.1 系统整体架构家庭信息终端系统为了支持一系列以语音和视频为支撑的基本业务，比如家庭娱乐、远程教育、音视频通信等，系统提供了丰富的外设接口，以实现和家庭其他设备的无缝接入。整个家庭信息终端系统的硬件架构如图 3.1所示。图 3.1 家庭信息终端整体硬件架构从图 3.1可以看出，视频编码器是在处理器GM8180外部扩展出的一个模块，在设计编码器模块方案前，有必要对GM8180的硬件特性以及接口特点进行一个了解。GM8180是基于FA626核心的一颗高集成度多媒体SOC13 ，支持H.264、MPEG-4以及JPEG硬件编解码，在分辨率1280*720和1280*960时，H.264压缩性能可以达到30fps和22.5fps。FA626采用的是ARMv4架构，兼容ARM指令集，针对多媒体应用领域设计了众多子系统，拥有8级流水线，在130nm制程技术下，最高主频可达333MHz。GM8180片上包含了FA626架构的ARM核心以及H.264编解码引擎和MPEG-4/JPEG编解码引擎。GM8180本身集成了DDR动态控制器、SRAM/ROM/Flash静态控制器、DMA控制器、LCD控制器和IDE控制器，并内建10/100M Ethernet MAC、PCI bridge、USB 2.0 OTG，此外，还支持I2C、I2S、SPI、UART、AC97等常见的控制接口。GM8180的功能模块图如图 3.2所示。GM8180的这些特点使得GM8180可以广泛应用于视频分析、对象侦测、目标引用锁定等网络流媒体监控场合。由于GM8180本身支持PCI主从模式扩展，这也让GM8180在多通道视频监控市场占据了一定的位置。图 3.2 GM8180功能模块图3.2 模块需求分析根据家庭信息终端系统的性能指标和GM8180的功能特点，视频编码器模块的具体需求如下：l 支持1路CVBS输出；l 支持1路S-Video输出；l 支持1路VGA输出；l 支持1路YPbPr输出；l CVBS输出时，制式可调节，支持PAL和NTSC标准；l VGA输出时，分辨率支持VGA/SVGA/XGA/SXGA/VXGA；l CVBS、S-Video、VGA、YPbPr四种信号能够同时输出；3.3 硬件方案设计从输出信号的类型来看，可以将视频编码模块输出的4种接口分成两大类，一类CVBS、S-Video和YPbPr，统称为TV接口，二是VGA接口。从信号的组成角度来讲，S-Video信号由亮度分量Y和色度分量C组成，VGA信号由R分量、G分量和B分量以及行同步和场同步信号组成，YPbPr信号由亮度分量Y和色差分量Pb、Pr组成。每一个分量的产生，需要一个DAC（Digital-to-Analog Converter，简称DAC）。因此，四种信号对应的DAC数目如表 3.1所示。表 3.1 视频信号和DAC的对应关系CVBSS-VideoVGAYPbPrDAC个数1 233因此,要实现对4个接口的支持，至少需要9个DAC，对于普通的编码芯片来讲,单颗IC很难支持到这么多DAC，于是，需要整合多颗编码芯片来完成功能需求。由3.1节章节内容可知，GM8180输出的数字视频信号有两种：ITU-R BT.601/656和24bit LCD。这两种格式的数字视频信号均可以被用来产生模拟视频信号。这样，可以采用的方案就有4种，它们分别是：l 方案一：LCD TV，LCDVGAl 方案二：BT.656TV，BT.656VGAl 方案三：BT.656TV ，LCDVGAl 方案四：LCDTV，BT.656VGA下面分别对这BT.656接口和LCD接口的编码器产品进行介绍。LCD接口的编码器方案的代表性产品有：Chrontel公司的CH702414、CH7025、CH702615、CH702816；SANYO公司的LC78011E17；Analog Devices公司的ADV712018。CH702X系列产品中，CH7026从功能上讲最齐全，它支持3个10-bit DAC，可以编程配置成CVBS/SVideo/YPbPr/VGA中的一种或多种，输入为可编程的24-bit/18-bit/16-bit/15-bit/12-bit/8-bit数字RGB信号，支持RGB888，RGB666和RGB565等多种标准。在合理利用CH7016接口的前提下，可以将其配置成CVBS * 1 + S-Video * 1或者YPbPr * 1或者 VGA * 1。LC78011E是SANYO的成熟TV编码解决方案，支持2个DAC，可以支持1路CVBS或者1路S-Video输出。这颗IC不需要编程控制即可工作。ADV7120是Analog Devices公司的一颗VGA编码芯片，可以直接将24bit LCD信号转换成VGA支持的RGB信号，芯片控制操作简单，但也正因为无需编程控制，所以无法对输出分辨率进行设置，对于家庭信息终端这种对于分辨率有要求的场合，不适合使用这颗IC。ITU-R BT.601/656接口的编码器方案的代表性产品有：SAA7120、SAA712119、SAA7128、SAA712920、PT852821、CS495421等。SAA7120、SAA7121、SAA7128和SAA7129是NXP Semiconductors公司的PAL/NTSC/SECAM 编码器产品，支持I2C总线控制，均内置3个DAC。PowerView的PT8528支持BT.601/656转VGA，可以实现对亮度、色度、对比度以及分辨率的编程。CIRRUS LOGIC的CS4954，拥有6个DAC，通过配置可以实现同时支持1路CVBS、1路SVideo和1路YPbPr。从上述产品的介绍中，可以看出，要实现对4种接口的支持，采取单颗IC编码器方案目前是不现实的，需要对其进行组合搭配使用。结合前面提出的4种方案和产品介绍，提出如下4种实现方案，见表 3.2。表 3.2 实现方案方案实现思路实现方案1LCD TV，LCDVGACH7026 * 32BT.656TV，BT.656VGACS4954+PT85283BT.656TV，LCDVGACS4954+ADV71204LCDTV，BT.656VGACH7026*2+PT8528下面从成本、软件复杂度、功耗、性能等方面进行比较，见表 3.3。表 3.3 四种方案比较方案一方案二方案三方案四控制接口I2CI2CADV7120不支持I2CI2C抗燥性能弱好好好成本高相对偏低高相对偏低软件复杂度低低高*高注：framebuffer需要同时实现在BT.656接口和LCD接口的输出。通过上表的分析，我们选择方案二：CS4954+PT8528。方案示意图如图 3.3所示。图 3.3 编码模块硬件方案示意图3.4 TV接口硬件实现3.4.1 CS4954工作原理CS4954能够将8-bitYUV、8-bit YCbCr或ITU-R BT.656信号转变成PAL/NTSC复合视频信号、Y/C(S-Video)信号和RGB或YPbPr信号。主要特征如下：l 提供6个视频信号D/A转换器，能够同时输出CVBS、S-Video和RGB或YUV分量信号，D/A输出电流可编程；l 支持NTSC-M、NTSC-JAPAN、PAL（B、D、G、H、I、M、N、Combination N）多种制式标准；l 支持ITU-R BT.656和ITU-R BT.601两种输入模式；l 行同步和场同步时序可编程；l 支持主机并行接口控制和I2C总线控制；l 片上色彩条产生；l 支持饱和度、色度、亮度和对比度调节；l 可以工作在3.3V或5V电压下。CS4954的功能框图如图 3.4所示。图 3.4 CS4954功能模块图CS4954主要由视频时序产生器、输入视频格式化、载波同步、色度通道、亮度通道、RGB和YUV分量通道、DA转换器。CS4954主要引脚分布如表 3.4所示。表 3.4 CS4954引脚分布管脚名称管脚编号管脚类型功能说明V7:08、7、6、5、4、3、2、1输入数字视频数据输入CLKIN29输入27MHz时钟输入PADDR16输入地址使能线XTAL_IN15输入载波晶振输入XTAL_OUT14输出载波晶振输出SDA32输入/输出I2C数据线SCL33输入I2C时钟线CVBS44输出复合视频输出Y48输出亮度分量输出C47输出色度分度输出R39输出红色分量输出G40输出绿色分量输出B43输出蓝色分量输出RESET*34输入复位信号输入CS4954提供了6个视频DAC，默认状态为1个DAC作为S-Video的色度分量，一个DAC作为S-Video的亮度分量，一个DAC作为复合视频、3个DAC作为RGB。可以通过I2C总线控制6个DAC的配置。CS4954一共支持5种不同的DAC配置方案，如表 3.5所示。表 3.5 CS4954 DAC配置方案DAC管脚号模式一模式二模式三模式四模式五Y48YYYCVBS_2CVBS_2C47CCC-CVBS44CVBS_1CVBS_1CVBS_1CVBS_1CVBS_1R39RPr-RPrG40GYCVBS_2GYB43BPb-BPb由前面分析知道,我们采用的是模式二。CS4954对复位引脚时序要严格的要求,否则芯片不能正常工作。复位引脚时序要求如图 3.5所示。图 3.5 CS4954复位时序RESET引脚低电平有效，低电平持续时间Tres要求至少为100ns。为了满足这一复位要求，可以通过GPIO（General Purpose Input Outpu，简称GPIO）接口模拟出一个复合该时序要求的复位信号。 3.4.2 CS4954电路设计通过对CS4954工作原理的分析以及研究，我们可以得到CS4954在家庭信息终端中的应用电路图如图 3.6所示。本文中的电路图均采用的是Cadence原理图设计工具绘制23。图 3.6 CS4954整体应用电路3.5 VGA接口硬件实现3.5.1 PT8528工作原理PT8528是一颗应用于DVR（Digital Video Recorder，简称DVR）领域的专业视频显示芯片。其主要特点如下：l 支持ITU-R BT.601/656数字视频接口，支持720*480i和720*576i输入分辨率；l 有PT8528和PT8528D两种版本，前者支持模拟VGA输出，128pin，后者同时支持VGA和数字DVI输出，208pin；l 分辨率可调（640*480/800*600/1280*1024/1600*1200）；l 输出帧率可以在50Hz到85Hz之间调整；l 高质量缩放引擎，水平和垂直缩放因子可编程；l 3D反交错引擎、视频降噪、运动补偿、图像增强；l 支持亮度、色度、对比度和饱和度调节；l 支持OSD输出；l 内置测试图案产生器；l 内置8051 MCU24；l 支持PWM输出；l 支持8-bit 键盘扫描模数转换；l 支持红外远程控制；l 支持I2C总线控制。根据模块需求，我们选择128pin版本的PT8528。下面对PT8528进行一个介绍，PT8528功能模块图如图 3.7所示。图 3.7 PT8528功能模块图PT8528主要管脚分布如表 3.6所示。表 3.6 PT8528主要管脚分布管脚名称管脚编号管脚类型功能说明VD7:016、15、14、13、12、11、10、9输入数字视频数据输入VDCK8输入时钟输入PADDR16输入地址使能线XTAL134输入载波晶振输入XTAL235输出载波晶振输出FDI/SDA26输入/输出I2C数据线/Flash数据输入FDO/SCL27输入/输出I2C时钟线/Flash数据输出IOR48输出红色分量输出IOG51输出绿色分量输出IOB54输出蓝色分度输出SDQ15:085、86、87、88、89、90、91、92、83、82、81、80、79、78、77、76输入/输出SDRAM数据总线SA10:0109、97、98、99、100、101、102、113、112、111、110输出SDRAM地址总线SCK94输出SDRAM时钟输出SCKE95输出SDRAM时钟输出使能SDM93输出SDRAM时钟掩码输出SWE104输出SDRAM写使能SCAS105输出SDRAM列地址选通SRAS106输出SDRAM列地址选通SCS107输出SDRAM片选SBA108输出SDRAM块地址MODE02输入内部MCU或IIC从模式MODE13输入3.5.2 PT8528电路设计PT8528内置MCU，可以有2种工作模式，一种是利用内置的MCU外接Flash对PT8528其他功能模块进行控制，另一种是外接MCU，利用该MCU的I2C接口对其进行控制。两种模式的选择通过管脚MODE1:0的电平改变。在家庭信息终端系统中，我们选择的是第二种工作模式，如图 3.8所示。图 3.8 PT8528工作模式将PT8528的电路分成主体电路和SDRAM接口电路两部分。主体电路如图 3.9所示。图 3.9 PT8528主体应用电路由于PT8528