个人PCB心得

本文主要献给PROTEL99初学者， 一下为本人个人观点，如果与其他地方冲突，请读者慎重考虑。 首先看看一下问题：1、 我们铺完铜之后，发现铜不看不到，这可能是初学者都能遇到的。这是因为我们把铺铜隐藏了，T-P（这里的T-P，意思是键盘的T按键，然后P按键）在show/hide中的polygon选择final，显示铺铜就可以了。2、 有时候我们可能在某种误操作的情况下，铺铜无法移动，无法删除。你们可以试一下铺下铜，然后吧铺铜挪开，然后使用e-u（或者alt+backspace）撤销，看看这块铜是不是出问题了。这种情况下，其实这块铜是回到了你挪开这块铜前的位置了。如果不知道这块铜的实际位置，大家可以试试：s-o（选择框外）将自己pcb框起来，选中外面的铜，删除就可以了。如果，铺铜隐藏了，大家可以试试：将自己的电路选中复制，然后S-A全选删除，然后E-A（选中保持网络名和复制标示符,图一，直接ctrl+v是不复制网络表的），ok就行了。为了确保覆铜是否删掉，可以S-A，移动PCB，然后看是否有:重建铺铜。图二3、 对于大量修改原理图后，导入PCB后，会造成PCB板有大量no net 标号的线，用U-N是没用的。这种情况，大家可以先将原理图导入PCB中后保存一下，然后对这些先进行全局修改：将这些no net 的track 修改成网络表里面名字，图三，然后U-N。为什么要先保存一下？大家可以去试下不保存能不能达到效果。如果不保存，这些no net的线其实protel99是认为是导入pcb前网络表的数据。4、 当然导网络表示应该注意：（1）创建网络表时，除了专业人士，不要选择任何一项。图四（2）导入PCB时，一般选上删除网络表没有的原件和更新封装库，都是看情况选择的。图五5、 如果我们封装库里面有某个原件封装库，而导入网络表时报错某原件封装库不存在，你可以去打开封装库里面点击一下up data，然后在去导入，应该可以了。6、 有时候我们会发现这么个现象：我们检查电路的时候，发现图六的情况，而利用T-D-alt+r检查的时候，却不报错。这种情况发生在铺铜，有块铜并没有和主体铜连接。其实这是因为protel99在检查时，只检查网络表里面的gnd是否连接在一起。其实图六中，这块铜没有连接在任何引脚上。7、 对于一些插件式原件，我们可以在其背面还能放一些原件，或者有些原件还可以在其下放一些原件，但是我们放原件时可能会报错，这个可以在T-D，on-line选项中，取消原件空隙（component clearance 前面的钩去掉）。但是用的时候一定要小心，PCB布完局后，检查一下各个元器件是否碰到。图七图八。8、 网络表导入PCB板时，有些原件可能不在PCB界面内。这种情况，大家可以试试S-A全选，然后将能选中的原件拖到PCB宽阔的地方，然后再次导入。好习惯就是：先在PCB中keepout层先画一个框，然后在导入网络表。9、 在铺地时，打开D-R中manufacturing里面的polygon connect style规则，一般将铺铜与引脚的连接设为24mil。如果觉得PCB线容易断，可以使用T-T（泪滴）来实现各个焊盘以及过孔与track充分连接。 下面简略说下画PCB流程。原理导入PCB中后：一、 第一件事就是要将原理图中各个模块的封装分离开来，比如电源模块，输入输出模块等,当然有些模块以前已经完成连线，这可以直接利用。二、 模块分离开后，就是布局。如果机械结构是根据PCB板来设计，对PCB没什么要求的情况下，这种情况下我们主要考虑的是干扰和如何好布线而设计PCB布局。如主控芯片放在中心，然后将各个模块围绕这个IC摆放，这样就比较好走线。当然，可能我们会遇到成品板的修改，这种情况下，以前机械方面已经确定下来了，我们设计PCB是还要考虑机械机构，如：PCB过大而无法装进外壳中，原件过高顶到外壁等等，空间结构一定要考虑完善。这些东西是必须考虑的，设计不合理遍是返工，浪费宝贵的时间就划不来了。三、 布局完成后便是布线，布线我们主要是用手动布线，自动布线一般不用。布线的规则便是：横平竖直，比如:如果正面走直线，则背面就走竖线。使用track和via的规则根据实际情况来定。当然对于大电流的线路实行剥皮，在solder层对有些线进行实现。四、 电源和地留在最后来画。画完后要注意地是否大量铺到板子上面，特别是有些地方铺铜并不是大面积的，造成局部的铺铜通路小，其所承受的电流并不是那么大打。这样就要挪动原件，或者手动画地线，让其有大量的铜。多打过孔，加强正反面的铺铜的链接，以及增加铺铜的通路。五、 在画完板之后，还要将各个原件的名称摆放整齐，便于PCB观察，以及有些接口的注释，如：一个端口是5V电源，在丝印层标注一下哪只脚是正极等。最后还要标注版本号和日期等。图九图十 一下是操作快捷键：Home：鼠标方向移动Page up：缩小Page down：放大End：刷新*（小键盘）：（顶低）换层，以及打过孔viae-e-a或者x-a：取消选中t-c：探针，PCB-原理图相互查找t-d：PCB中的设计规则检测t-e：原理图中的设计规则检测d-r：设计规则r-m（ctrl+m）：PCB中测距r-i：封装库中测距shift+s：显示单层，取消显示单层tab：在画线时，对track和via修改L：选中原件时使用，放原件到背面；文档操作t-p：参数设置ctrl+f：查找ctrl+g：替换s-o：选外s-i：选内s-a：全选u-n：删除一条net线u-a