《乐曲演奏电路》PPT课件.ppt_第1页
《乐曲演奏电路》PPT课件.ppt_第2页
《乐曲演奏电路》PPT课件.ppt_第3页
《乐曲演奏电路》PPT课件.ppt_第4页
《乐曲演奏电路》PPT课件.ppt_第5页
已阅读5页,还剩15页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

2019/12/1,1,计算机EDA设计实验教程,实验八乐曲演奏电路,北航计算机学院艾明晶,2019/12/1,2,内容概要,实验目的实验要求实验原理实验内容实验报告,2019/12/1,3,实验目的,掌握乐曲演奏电路的工作原理。了解怎样控制音调的高低变化。了解音长的控制。,2019/12/1,4,实验要求,设计一个乐曲演奏电路能反复演奏附1中的“梁祝”乐曲片段;用乐曲演奏启/停按钮控制乐曲演奏的启/停;用复位按钮将电路复位到初始状态;用3个七段数码管分别显示高、中、低音的音名。利用GW48SPOC+开发系统实现设计的编程下载防抖按钮开关键1和键2实现乐曲演奏启/停和复位;7段码显示数码管(共阴级)数码3数码1分别显示高、中、低音的音名。,2019/12/1,5,实验原理,乐曲演奏电路的原理乐曲的每个音符的频率值(音调)持续的时间(音长)音调的控制频率的高低决定了音调的高低。音乐的十二平均率规定:每两个八度音(如简谱中的中音1与高音1)之间的频率相差一倍。在两个八度音之间,又可以分为十二个半音,每两个半音的频率比为21/121.12246。音名A(简谱中的低音6)的频率为440Hz,音名B到C之间,E到F之间为半音,其余为全音。,2019/12/1,6,简谱中的音名与频率的关系,2019/12/1,7,本实验中选取6MHz为基准频率。本实验演奏的是梁祝乐曲,该乐曲各音阶频率及相应的分频系数如下图所示。,2019/12/1,8,为减小输出的偶次谐波分量,最后输出到扬声器的波形应为对称方波,在到达扬声器之前,有一个二分频的分频器。表8-2中的分频系数就是在从6MHz频率二分频得到的3MHz频率基础上计算得出的。分频的方法反馈复0法加载预置数法(本实验采用这种方法)预置数=计数器最大值分频系数=(2141)分频系数=16383分频系数。,2019/12/1,9,音长的控制音符的持续时间须根据乐曲的速度及每个音符的节拍数来确定。本实验演奏的梁祝片断,最短的音符为四分音符,如果全音符的持续时间设为1s,则四分音符的持续时间为0.25s。,2019/12/1,10,乐曲演奏电路原理图,反馈预置计数器对基准频率6MHz进行分频,产生分频后的输出时钟信号。再经过2分频器,成为方波信号,以驱动扬声器发声。音名显示电路显示乐曲演奏时对应的音符。乐谱产生电路用来根据高音、中音和低音的值决定分频计数器的预置数的值。,2019/12/1,11,程序流程图,2019/12/1,12,实验内容,1.预习时了解乐理的一些知识2.采用模块化设计的方法设计乐曲演奏电路乐曲演奏电路子模块控制乐曲演奏启停子模块不必单独用一个子模块实现,只需在下载用顶层文件中简单地采用一个TFF触发器来实现即可。,2019/12/1,13,乐曲演奏电路子模块,程序分为4个部分:反馈预置计数器2分频器,产生驱动扬声器的方波信号音名显示,根据时长计数器的值决定高音、中音和低音的值乐谱产生电路,根据高音、中音和低音的值决定分频计数器的预置数origin的值,2019/12/1,14,设计下载用顶层文件,2019/12/1,15,3.时序仿真乐曲演奏电路子模块,注1:为仿真counter信号,在波形编辑器的“NodeFinder”窗口中的“Filter”域下拉列表中选择“Pins:all&Registers:post-fitting”,然后单击“List”;则在“NodesFound”窗口将出现所有的引脚和适配后的寄存器;在其中选择counter信号,将其送入右边的窗口。注2:为仿真carry、divider和origin信号,可在程序中将它们声明为输出信号。,2019/12/1,16,4.编程下载,信号定义及下载板资源分配输入信号clk_6M:系统时钟信号,6MHzclk_4Hz:系统时钟信号,4Hzstartstop:乐曲演奏启/停信号,接按钮开关键1(Pin233)。高有效。clr:清零信号,接按钮开关键2(Pin234)。高有效。,2019/12/1,17,输出信号high3.0:驱动数码3,显示高音的音名,分别连FPGA的Pin132、128、41、21引脚;mid3.0:驱动数码2,显示中音的音名,分别连FPGA的Pin20、19、18、17引脚;low3.0:驱动数码1,显示低音的音名,分别连FPGA的Pin16、15、14、13引脚;speaker:方波信号,驱动扬声器,连FPGA的Pin174引脚。,2019/12/1,18,开发系统跳线设置与操作说明本实验采用模式3;应将FPGA适配板上的J6跳线接到Clock0处;同时实验箱右下角的“时钟频率选择”区域Clock0跳线应接6MHz,Clock2跳线应接4Hz。实验开发系统通电后,下载编程目标文件在线校验,2019/12/1,19,实验报告,根据仿真波形和下载结果分析说明乐曲演奏电路的工作过程,要求说明每个输出信号的变化情况。思考:为什么对于乐曲中的休止符,只要将分频系数设为0,即初始值为214116383,此时扬

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论