触发器及时序逻辑电路.ppt

第十二章触发器及时序逻辑电路例题及选择题,制作人：龚淑秋,例14-1,图14-1是由两个4位左移位寄存器A、B（均由维持阻塞D触发器组成）、“与门”C和JK触发器FD组成。A寄存器的初始状态为Q3Q2Q1Q0=1010，B寄存器的初始状态为,Q3Q2Q1Q0=1011，FD的初态QD=0，试画出,在CP作用下图中Q3A、Q3B、YC、QD的波形。,解移位寄存器B的Q3B接DOB，数码在CP作用下不断地循环，Q3B的状态依次为101110111.。移位寄存器A的输入状态DOA=Q3AQ3B，根据给定的初态值，在CP的作用下，Q3A的状态依次是101010101。YC的波形由Q3A与Q3B相“与”后决定。触发器FD是下降沿触发的JK触发器，QD的波形将随YC的状态变化，并滞后YC的波形半个CP周期。所求波形如图14-2所示。,QD,FD,K,J,YC,7,&,C,Q3,Q3,A,B,DO,DO,CP,图14-1例14-1图,Q3A,图14-2例14-1解图,QD,YC,Q3B,例14-2图14-3是由三个移位寄存器SRG4（1）、SRG4（2）、SRG4（3）和一个全加器（包括进位触发器C）构成的串行加法器，它可实现两个4位二进制数相加，试分析其工作过程。,&,&,&,&,&,&,&,&,&,&,&,&,&,S1,S1,CP,CP,CP,SRG4（1）,S2,S2,QD,QD,SRG4（2）,A,R,D,Q,D,C,B,A,D,C,B,CP,SRG4(3),Si,A2,A1,C1,CI-1,Bi,Ai,全加器,A4,A3,(加数),送数脉冲,置数脉冲,1,1,进位触发器C,(被加数),B1,B2,B3,B4,移位脉冲,取数脉冲,高,低,输出,解4位二进制串行加法计数器的工作过程如下：1）进行运算之前，先将各寄存器、触发器清零。2）令SRG4（1）、SRG4（2）处于并行输入状态即S1=S2=1，利用送数脉冲将加数A3A2A1A0和被加数B3B2B1B0分别送入相应的寄存器中。3）令SRG4（1）、SRG4（2）、SRG4（3）中S1=0、S2=1，寄存器处于右移状态，在移位脉冲作用下，SRG4（1）、SRG4（2）中的数据逐位右移（低位在前，高位在后）至全加器，并在全加器中逐位相加。4）每次相加结果，本位和SI存入寄存器SRG4（3）中，进位位存入进位触发器C中，供下一位相加时使用。5）4位数据逐拍加完后，最后结果用取数脉冲由SRG4（3）中取出。需注意的是，计算结果的最高位由进位触发器C的输出端Q取出。,例14-3现有两个D触发器，两个JK触发器。其逻辑符号如图14-4a所示。用它们组成异步4位二进制加法计数器，试画出正确的连接线路图。,Q4,Rd,Rd,Q1,Q2,Q3,Rd,Rd,Rd,Rd,Rd,Q,Q,Q,Q,Q,K,J,J,K,Q,Q,Q,Q,Q,K,D,D,a),Q,b),D,F1,F2,F3,Fd,J,CP,1,1,1,1,图14-4例14-3图,例14-4分析图14-5电路实现何种逻辑功能，其中X是控制端，对X=0和X=1分别分析，假定初始状态为Q2=1，Q1=1。,CP,X,=1,=1,1,1,K1,Q2,Q1,Q2,Q2,J2,K2,Q1,Q1,J1,Rd,解从图14-5可见,X是控制端,CP是时钟脉冲输入端,无数据输入端,该时序电路属于计数器.对其功能分析如下:1)时钟方程CP1=CP2=CP,是同步工作方式。2）驱动方程为：J1=X+Q2K1=1；J2=X+Q1K2=13）列状态转换表如表14-1所示。,4)由真值表可知，当X=0时，是同步三进制加法计数器；当X=1时，是同步三进制减法计数器。无效状态Q2Q1=11在上述两种情况下只需一个CP就进入有效状态，因而能自启动。总之，该时序电路是同步三进制可逆计数器，并且能自启动。,CP,X,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,2,2,1,3,1,4,1,1,1,1,3,4,Q1,Q2,J1=X+Q2,J2=X+Q1,K2=1,K1=1,解1）由表14-2可见，CC40161（CC40160）的Cr可直接进行复位操作，与CP信号无关，这与教材上介绍的T1161（T4161、CC40162、CC40163）需在CP控制下复位，即同步复位有所不同（其他功能相同）。利用Cr端的功能，采用复位法可构成六进制计数器如图14-6a所示。采用同样的方法可构成十、十二进制计数器，只要将与非门的输入端分别接至10、12所对应的状态输出端即可。图略。2）用低位（片1）的进位输出端C1连接高位（片2）的使能端EP2、ET2，两片的CP共同。清零后第15个CP有效边沿到来时，C1输出为1，EP2=ET2=1，片（2）进入计数状态，当第16个CP到来时，片（1）复位归零，片（2）记1个输入脉冲，完成一个进位过程。两个4位二进制计数器级联构成的8位二进制计数器如图14-6所示。3）采用进位输出置数法构成一个183进制计数器。将两个芯片的进位输出端通过一个与与非门产生LD所需的置数脉冲，预置数N=256-183=73，将73所对应的输入信号端接高电平1，其余输入端接低电平0，即将1A（2O）、1D（23）、2C（26）接高电平，其余接地，如图14-7所示。,例14-5CMOS器件CC40161；TTL器件T1161、T4161及国外件74LS161、74LS163等都是同步4位二进制加法计数器，具有同步预置数、清零和保持功能。其功能表如下：,cp,cr,LD,EP,Er,功能,清零,计数,保持,置数,输入,1,1,1,1,0,1,1,0,0,1,o,o,o,o,o,o,o,o,这些件均是双列直插式16脚。其中第16脚电源第8脚接地，第1脚清零Cr，第2脚时钟CP，第15脚为进位输出。试解答下列问题：1）用一片CC40161构成六进制、十进制、十二进制计数器？2）用两片CC40161构成8位二进制加法计数器。3）用两片CC40161构成一百八十三进制计数器。l,例14-6CMOS中规模集成电路芯片CC40160是输出8421BCD码的同步十进制加法计数器，它的其他功能和例14-5中的CC40161芯片相同。与CC40160功能相同的TTL芯片有T1160、T4160、T1162、T4162、74LS160、74LS162等。试用CC40160芯片构成二十四、六十进制的计数器。画出连线图，标明计数输入端和进位输入端。,进位输出,CP计数输出,1,1,1,Q1,EP,ET,EP,Q4,Q3,Q2,Q1,Q4,Q3,Q2,ET,CP,CP,C,C,LD,LD,Cr,Cr,&,解用复位法将24所对应的输出状态经过一个“与非门”产生复位脉冲,送给Cr,这样每输入24个CP,芯片(1)、（2）全回零态。连线图如14-8所示。同理，若接成六十进制计数器，只要将图14-8中的“与非”门输入端改接到十位（片2）的Q3、Q2端即可。,1,1,1,1,1,1,1,1,1,&,CP,2A,1D,1C,1B,1A,CP,CP,CP,CP,2D,2C,2B,C,C,C,C,&,QA,Q3,Q2,Q1,Q4,Q3,Q2,Q1,Q4,Q3,Q2,Q1,ET,EP,ET,CP计数输入,EP,ET,QD,QC,QB,QA,ET,QD,QC,QB,CC40161(2),CC40161(1),CP,Q4,Q1,Q2,Q3,Q4,Q1,Q2,Q3,Q4,CP,LD,Cr,EP,ET,图14-7,（2）,（1）,LD,LD,LD,EP,Cr,Cr,Cr,Cr,a),b),图14-6,b,a,c,13-4仅具有“置0”“置1”功能的触发器叫（）a)JK触发器b)RS触发器c)D触发器,c,13-5仅具有“保护”“翻转”功能的触发器叫（）a)JK触发器b)T触发器c)D触发器,b,13-6具有“置0”“置1”“保护”和“计数翻转”功能的触发起叫（）a)JK触发器b)D触发器c)T触发器,a,13-7仅具有“翻转”功能的触发器叫（）a)JK触发器b)T触发器c)D触发器,b,b,b,13-10触发器由门电路构成，但它不同门电路功能，主要特点是（）a)和门电路功能一样b)有记忆功能c)没有记忆功能,b,13-11TTL型触发器的直接置0端Rd、置1端Sd正确用法是（）a)都接高电平“1”b)都接低电平“0”c)有小圆圈时，不用时接高电平“1”；没有小圆圈时，不用时接低电平“0”,c,13-12TTL型和CMOS型触发器使用方法正确的是（）a)电源电压一样时，可以兼容；但TTL型不用的控制端可以悬空为“1”；CMOS型的不用控制端不可以悬空，必须通过电阻接电源为“1”b)只要电源电压一致可随意使用c)电源电压不同也可互换使用,a,13-13按结构分双稳态触发器的类型有（）a)基本，同步b)主从型，维持阻塞型等c)前两者都包括,c,13-14按触发方式双稳态触发器可分为（）a)高电平和低电平触发b)上升沿和下降沿触发c)电平触发、主从触发和边沿触发,c,13-15按导电机理分双稳态触发器的类型有（）a)双极型b)单极型c)双极型和单极型,c,13-16按逻辑功能分双稳态触发器有（）a)RS、JK、D、T等型b)TTL、MOS型c)主从和维持阻塞型,a,13-17同一种导电类型和电路结构的触发器可否用不同的导电类型和不同的结构来实现（）a)可以b)不可以,a,13-18同一种导电类型和电路结构的触发器可否做成不同的逻辑()a)可以b)不可以,a,13-19接成计数状态存在空翻问题的触发器是（）a)D触发器b)钟控RS触发器c)主从RS触发器,b,13-20存在一次翻转问题的是（）触发器主从型b)JKc)RS和JK,a,13-21为防止空翻，应采用（）结构的触发器a)CMOSb)TTLc)主从或维持阻塞,c,13-22为避免一次翻转现象，应采用（）的触发器。a)主从触发b)边沿触发c)电平触发,b,例13-5TTL主从JK触发器2072组成图13-7a所示的电路，输入波形如图13-7b所示，设个触发器初态为0，画出Q1、Q2端波形。解根据图示电路和已知条件，可画出Q1Q2端波形，如图13-8所示。,13-6维持阻塞D触发器CT4074和边沿JK触发器组成图13-9a所示电路，输入波形如图13-9b所示，设各触发器的初态为0，试画出Q1、Q2波形。解根据图示电路和已知条件，可画出Q1、Q2端波形，如图13-10所示。,第十四章时序逻辑电路1时序电路可以由（）组成。A门电路B触发器或门电路C触发器或触发器和门电路的组合,C,2时序电路输出状态的改变（）。A仅与该时刻输入信号的状态有关B仅与时序电路的原状态有关C与A，B皆有关,C,3寄存器在电路组成上的特点是（）。A有CP输入端，无数码输入端B有CP输入端和数码输入端C无CP输入端，有数码输入端,B,4通常寄存器应具有（）功能。A存数和取数B清零和置数C两者皆有,C,5按数码的存取方式，寄存器可分为（）。A数码寄存器，移步寄存器B同步寄存器，异步寄存器C双向移位寄存器,A,6移位寄存器可分为（）。A左移位寄存器B右移位寄存器C左，右移位和双向移位寄存器,C,7数码可以并行输入，并行输出的寄存器有（）。A数码寄存器B移位寄存器C二者皆可,C,8数码寄存器串行输入，串行输出的寄存器有（）A数码寄存器B移位寄存器C二者皆可,B,9下列各种类型触发器，能组成移位寄存器的是（）A基本RS触发器B同步RS触发器C主从结构触发器D维持阻塞结构触发器E边沿触发器,CDE,10计数器在电路组成上的特点是（）A有CP输入端，无数码输入端B有CP输入端和数码输入端C无CP输入端，有数码输入端,A,11通常计数器应具有（）功能A清零，置数，累计CP个数B存，取数码C两者皆有,A,12按各触发器的状态转换与CP的关系分类，计数器可分为（）计数器。A加法，减法及加减可逆B同步和异步C二，十和M进制,B,13按计数器状态变化的规律分类，计数器可分为（）计数器A加法，减法及加减可逆B同步和异步C二，十和M进制,A,14按计数器的进位制（或循环模数）分类，计数器可分为（）计数器A加法，减法及加减可逆B同步和异步C二，十和M进制,C,15M进制计数器状态转换的特点是设初态后，每来（）个CP时，计数器又重回初态。AM-1BM+1CM,C,16经过有限个CP，可由任意一个无效状态进入有效状态的计数器是（）自启动的计数器。A能B不能C不一定能,A,17利用中规模集成计数器构成任意进制计数器的方法有（）。A复位法B预置数法C级联复位法,ABC,18复位法是利用计数器芯片的（）构成任意进制计数器的方法。A复位法B预置数法C进（借）位输出端,A,19在CP的控制下实现预置数功能的计数器称为同步预置数计数器。属于这种计数器的有（）。ACC40192BCC40193CT1160DT1161,CD,20不需CP控制的直接实现预制数功能的计数器称为异步预制数计数器。属于这种计数器的是（）ACC40192BCC40193CT1160DT1161,AB,21不产生多余状态的计数器是（）A同步预制数计数器B异步预制数计数器C复位法构成的计数器,A,22将计数器的状态译码后控制端构成任意进制计数器的方法称为（）A进位输出置数法B状态译码置数器C复位法,B,23用进位输（或借位输出）信号驱动预制数端构成任意进制计数器的方法称为（）A进位（或借位）输出置数法B状态译码置数法C复位法,A,24用复位法或预制数法构成的单