（测试计量技术及仪器专业论文）500msps实时取样数据采集与dsp应用技术设计研究.pdf

5 0 0 1 j s p s 实时取样数据采集与d s p 应用技术设计研究 摘要 本课题实现了可变采样率( 最高为5 0 0 m s p s ) 的实时采样，由数字信号处理 器( d s p ) 完成数字信号处理，再通过i s a 总线将处理后的数据送往上位主控机 显示。 与传统的中、低速数据采集系统相比，超高速数据采集系统有很大的不同。 首先，对于采样率高到一定程度的系统，很难用软件和常规的微机接口对采样、 转换过程进行控制，因为一般的c p u 很难有足够高的运行速度。其次，本课题还 要求采样率可变。在高速时钟和低速时钟的情况下，系统有不同的时序要求，这 就决定了时序电路的复杂性。在这种情况下，通常只能用硬件实现转换过程的控 制和采样数据的同步，仔细设计时序电路，同时必须采用高速存储芯片对数据进 行存储和高速的数字信号处理器( d s p ) 完成数字信号的实时处理。 本文详细叙述了其完整的设计过程。包括方案比较，关键芯片的选择，s b s r a m 芯片的特殊使用办法，以d s p 芯片为核心的电路设计，所使用的o s ? 芯片为_ r i 公司刚推出的新一代低功耗芯片( t m s 3 2 0 v c 5 5 1 0 ) 。为实验带通采样理论在数字 示波器中的应用，需提供高质量的多种时钟，由此产生的可变频率主振源设计。 为提高系统的稳定性，减少p c b 板面积，降低功耗，应用f p g a ，c p l d 器件将各种 控制逻辑集成在一块芯片上。由于采用了多款低压芯片，系统使用了l d o 的电压 变换芯片。 在理论设计上完善的系统，在实现时可能达不到理论设计的要求。通常这是 因为设计时没有充分考虑到实际存在的各种干扰对电路的影响，没有处理好地线 排布、电源去耦、信号传输线的反射等实际问题。除此之外，还必须考虑到本设 备对其它电子设备的影响。这些问题涉及到e m c ( 电磁兼容性) 设计和高速p c b 板 设计。在高速数字系统的设计中，上述问题尤为突出，有必要专门研究高速数字 系统的抗干扰设计技术。 关键词： d s p 、超高速实时数字化、高速a o 、高速p c b 板、可变频率主振源 5 0 0 m s p s 实时取样数据采集与d s p 应用技术设计研究 a b s t r a c t i nt h er e s e a r c hw o r ko ft h i sp a p e r ，r e a lt i m es a m p l i n gu s i n ga l t e r a b l es a m p l i n gf r e q u e n c y ( t h em a x i m u mw a s5 0 0 m s p s ) w a sa c h i e v e d d i g i t a ls i g n a lw a sp r o c e s s e db yd s p ( d i g i t a ls i g n a lp r o c e s s o r ) a n dt h ep r o c e s s e dd a t aw a ss e n tt os u p e r i o rm a s t e rm a c h i n et od i s p l a yv i ai s ab u s t h e r ew a ss i g n i f i c a n td i f f e r e n c eb e t w e e nt h eu l t r a 。h i g h s p e e dd a t aa c q u i s i t i o ns y s t e ma n dc o n v e n t i o n a lm e d i u m s p e e do rl o w s p e e ds y s t e 巾f i r s t l y ，t h es a m p li n ga n dt r a n s f o r m i n gp r o c e s so fas y s t e mw h o s e s a m p li n gf r e q u e n c yw a s o v e rac e r t a i nl e v e lc o u l dh a r d l yh ec o n t r o l l e d b ys o f t w a r ea n dg e n e r a lm i c r o c o m p u t e ri n t e r f a c e ，b e c a u s eg e n e r a lc p u c o u l d n tp r o v i d ea d e q u a t er u n n i n gs p e e d s e c o n d l y ，a l t e r a b i l i t yo f s a m p i in gf r e q u e n c yw a sr e q u i r e di nt h ew o r ko ft h isp a p e r t h es y s t e m h a dd i f f e r e n tr e q u i r e m e n t so nt i m es e q u e n c ei nh i g h s p e e dc l o c ka n dl o w s p e e dc l o c ks i t u a t i o n s ，w h i c hr e s u l t e di n t h ec o m p l e x i t yo ft h es e q u e n t i a lc i r c u i t i ns u c hs i t u a t i o n ，c o n t r o l li n go ft h et r a n s f o r m i n g p r o c e s sa n ds y n c h r o n i z i n go fs a m p l e dd a t ao n l yc o u l db ea c h i e v e dv i a h a r d w a r e ，a n dd a t am u s tb es t o r e d ( b yu s i n gh i g h s p e e ds t o r a g ec h i p ) a n dd i g i t a ls i g n a lm u s tb ep r o c e s s e d ( b yu s i n gh i g h s p e e dd s p ) i nr e a lt i m es i m u l t a n e o u s l y i nt h i sp a p e r ，t h ew h o l ed e s i g np r o c e d u r ew a sd e s c r i b e dd e t a i l e d l y ，i n c l u d i n gc o m p a r i s o no fs c h e m e s ，s e l e c t i o no fk e yc h i p s ，s p e o i a l u s a g eo fs b s r a i ic h i pa n dc i r c u i td e s i g nb a s e do n t h ed s pc h i p t h ed s p c h i pu s e dw a st h en e w e s tp r o d u c to ft i ( t m s 3 2 0 v c 5 5 1 0 ) i no r d e rt o e x p e r i m e n tt h ea p p l i c a t i o no fb a n d p a s ss a m p li n gt h e o r yi nd i g i t a lo s c i 1 1 0 s c o p e ，m u l t i p l ec l o c k so fh i g hq u a l i t yw e r er e q u i r e d ，f r o mw h e r et h ed e s i g no ft h em a i no s c i1 f a t i o ns o u r c ew i t ha l t e r a b l ef r e q u e n c yc a m ei n t ob e i n g i no r d e rt oi n c r e a s et h es t a b i1 i t yo ft h es y s t e m ，d e c r e a s et h ea r e ao ft h ep c b ( p r i n t e dc i r c u i tb o a r d ) a n dr e d u c ec o n s u m p t i o no fp o w e r ，c o n t r o l 1 0 9 i cw e r ei n t e g r a t e di n t o as i n g l ec h i p b yu s i n g f p g aa n dc p l d s i n c e1 0 w v o l t a g ec h i p sw e r eu s e d ，t h ev o l t a g et r a n s f o r mc h i po fl d ow a su s e dt ot r a n s f o r mt h ev o l t a g e a s y s t e mt h a tw a sp e r f e c ti nt h e o r e t i c a ld e s i g ns o m e t i m e sc o u l dn o to b t a i nt h ee x p e c t e dp e r f o r m a n c ei np r a c t i c e u s u a l l y ，i tw a sb e c a u 5 0 仙s p s 实对取样教据采集与i ) s p 应用技术设计研究 s et h ee f f e c t so fv a r i o u sa c t u a le x i t i n gd i s t u r b a n c e so nc i r c u i tw e r e n o tf u l l yc o n s i d e r e d p r o b l e m ss u c ha sw i r i n go fg r o u n d e l e c t r o d e ，d e c o u p li n go fp o w e rs o u r c ea n dr e f l e c t i o no fs i g n a lt r a n s m i s s i o nl i n e e t cw e r en o te f f e c t i v e l ys o l v e d b e s i d e s ，e f f e c t so no t h e re l e c t r o n i c d e v i c e sm u s tb ec o n s i d e r e d t h ee m c ( e l e c t r om a g n e t i c c o m p a t i b i l i t y ) a n dt h ed e s i g no fp c bw e r ea ls oi n v o l v e di nt h e s ep r o b l e m s s i n c ea h o v ep r o b l e m sw e r es t i l lu n s o l v e di nt h ed e s j g no fh i g h s p e e dd i g i t a l s y s t e m t os t u d yt h ei n t e r f e r e n c e f r e ed e s i g nt e c h n i q u eo fh i g h s p e e d ，d i g i t a ls y s t e mw a so fg r e a tn e c e s s i t y k e y w o r d ： d s p 、u l t r ah i g hs p e e dd i g i t i z i n g b yt h ew a yo fr e a lt i m e 、h i g hs p e e da o 、 h i g hs p e e dp c bb o a r d 、 t h em a i no s c i l l a t i o ns o u r c ew i t ha l t e r a b l e f r e q u e n c y 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：煎整 日期：工。哆年歹月夕日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) ， 签名：盔：叠翩躲 ，燃笼 日期：2 9 哆年歹月7 日 5 0 0 d s p s 实时取样数据采集与d s p 应用技术设计研究 第一章引言 1 1 本课题的功能和用途 本课题是要实现可变采样率( 最高为5 0 0 m s p s ) 的实时采样，高速存储，由 d s p 完成数字信号处理，再通过i s a 总线将处理后的数据送往上位主控机显示。 它是型号项目“5 0 0 m s p s 随机取样数字存储示波器”的核心部分。 1 2 关于数字存储示波器 1 2 1 宽带数字存储示波器 示波器是用于电路测试维护的通用测量仪器之一，主要用来观察波形形状并 进行波形参数测量。数字宽带示波器是运用等效时间随机取样变换技术的数字式 存储示波器。宽带数字示波器之所以能够广泛的应用，是因为与传统模拟宽带示 波器比有显著的优点，不但有波形显示能力，还具有数据存储、波形参数自动测 量、信号分析、超前滞后捕获、自动设置、自动校正等能力。可以说把多种传 统仪器的功能集为一身。 1 国外相关研究状况 国际上许多生产示波器的厂商已经仅生产数字示波器。国外的一些大公司如 h e w e t t p a c k a r d ，t e k t r o n i x ，p h i l i p s ，n i c o l e t ，p a n a s o n i c 等各自推出了 自己的系列产品，其中h e w l e t t 和t e k t r o n i x 水平最高。数字化率最高已做到 2 0 g s p s ，通道带宽已实现4 g h z ( 一3 d b ) ，数据捕获率已达到2 4 以上。在欧美等发 达国家，己形成数字存储示波器代替模拟宽带示波器的局面。 2 国内研究状况 “八五”期间，预研了实时采样速率为4 0 m s a s c h 单次带宽为4 m h z ，等效 带宽7 5 0 m h z ( 5 0q ) 的数字化示波器，但由于当时条件下，受到技术工艺及元器 件限制，这些成果均未投入工业化生产形成商品。 “九五”期间，电子科技大学测试所接受国防预研项目，研究成功“2 g s p s ” 数字存储示波器，为国内实用化样机的最高水平。国内曾有2 0 1 0 0 m s p s 的d s o 的报道，但i o o m s p s 以上的d s o 到目前为止仍然没能在国内市场上批量销售。 1 2 2 国内外数字示波器发展趋势 1 国外数字示波器的发展趋势 就通用整机而言，随着锗化硅( s i g e ) 技术的日趋成熟和微电子芯片集成能 力的提高，预计2 3 年内以t e e 公司为代表国外厂商将推出i o g h z 通道带宽、 5 0 f f l d s p s 实对取样数据采集与d s p 应用技术设计研究 4 0 g s p s 的高性能产品。在大幅度提高带宽的同时保持通道前端低噪声量级。数 字示波器与计算机、通信、网络融合，实现远程控制、测试与传输，在生产和军 事系统工程领域向自动测试方向发展。在不远的将来，可实现测试硬件和软件、 测试技术和经验以及测试信息的共享。 在追求高采样率和宽重复带宽的同时，也正向实用化、便携式、手持式等方 面发展。 2 国内数字示波器的发展趋势 国内数字示波器无论是研究开发、生产制造，还是推广应用尚处于起步阶段， 其发展方向主要是带有通信接口的整机研发、生产和插入p c 机的卡式虚拟示波 器模块，其技术水平能实现5 0 0 m h z 带宽、5 0 0 m s p s 采样速率。 1 3 本课题设计任务 本项目来源于2 0 0 2 年的型号项目“5 0 0 m h z 随机取样宽带数字存储示波器”。 按项目计划，本课题对其关键技术之一：低功耗超高速( 5 0 0 m s p s ) 实时数字化 技术和高速d s p 应用技术作研究。具体设计任务如下。 1 前端调理电路设计 2 a 9 转换及存储电路设计 3 时钟电路设计 4 d s p 应用电路设计 5 d s p 与上位机接口电路设计 6 采集控制电路设计 7 电源设计 5 0 0 m s p s 实时取样数据采集与d s p 应用技术设计研究 第二章5 0 0 m s p s 实时采样方案设计 2 1 设计的指导思想 本系统设计的基本指导思想是：按照实用、可靠、经济、先进的原则，不仅 要保证系统能满足应用需要，使用目前最先进技术，而且方便系统扩充与升级。 根据本系统功能多、性能复杂的特点，尽量采用多功能器件，能合并的尽量合并， 能集成的尽量集成，能用软件实现的就不用硬件方案。 2 2 总体方案设计 将连续信号转换成数字信号是通过模数转换器( a n a l o g d i g i t a l c o n v e t o r ，a d ) 来实现的。由于大规模集成电路的发展，a d 芯片已高度集成 化，将这些芯片配以一些必要的外围电路可做成的a d 板( 又称数据采集板) 。 a d 芯片有两个主要的参数，一是字长，二是转换速度。 与传统的中、低速采样相比，高速a d c 的数据输出方式有其特殊性。首先， 对于采样率高到一定程度的系统，很难用软件和常规的微机接口对采样、转换过 程进行控制，在这种情况下，通常用硬件实现转换过程的控制和采样数据的同步， 同时如果系统的实时性要求高，必须采用高速缓存对数据进行存储和高速的数字 信号处理器( d s p ) 完成数字信号的实时处理。 采样技术归纳起来有三种：随机采样，顺序采样，和实时采样。其中顺序采 样和随机采样也叫等效采样。如果采用等效采样技术和精确的时间内插技术，可 实现比实时采样率高得多的重复带宽。这也是随机取样示波器的关键技术之一。 但这有一个前提，a d 转换器有足够高的模拟输入带宽或足够快的采样保持电 路。因此，我们选取a d 芯片的原则是： 1 有较高的实时采样率 2 有足够高的模拟输入带宽 3 分辨率至少为8 位 4 数据输出接口方式便于后续电路设计 5 功耗较低 根据选用的a d 芯片不同，我们设计了两种方案。 2 2 1 基于a d 0 0 8 2 0 0 的方案 其原理框图如图2 2 示，现作几点说明。 1 a d c 0 8 2 0 0 是一款低功耗，分辨率为8 b i t ，带采样保持电路的单片集成a d 变 5 0 埘s p s 实时取样数据采集与d s p 应用技术设计研究 图2 1 4 5 0 0 嶙p s 实时取样数据采集与谮应用技术设计研究 换器。其结构框图如图2 - 2 所示。其关键参数如下： 分辨率：8 b i t s 最大采样率： 有效比特数( f i n = 5 0 m h z ) ： 非线性失真： 模拟输入带宽： 数字输出逻辑电平： 功率消耗 操作 卞电 b l o c kd i a g r a m 2 5 0 m s p s 7 3 b i t s ( t y p ) 0 4 l s b ( $ y p ) 5 0 0 唧z t t l c m o s 兼容 1 0 5 m w s p s ( t y p ) 1 m w ( t y p ) 图2 2 由于a d c 0 8 2 0 0 的最高采样率仅为2 5 0 m s p s ，拟采用“分相多路( d e m u x ) ”技术来实 现5 0 0 m s p s 的实时采样率。这样，便可实现“分相分片取样一一量化”与“分相 分片存储”技术，即可将多片速率稍低的a d c 或s r a m 组合起并等效地应用于高速 ( 5 0 0 m s p s ) 。 2 使用锁存器 因为a d 转换器的工作频率很高，但位宽较窄( 8 b i t s ) ；r a m 的读写频率相 对于a d 输出速度太慢，但位宽较宽( 常见的有1 6 b i t s ，3 2 b i t s 等等) 。因此， 我们利用锁存器将a d 的8 b i t s 输出宽度转换为3 2 b i t s 输出，同时将a d 数字 化后的数据频率降为5 0 0 + 4 = 1 2 5 m ，以满足s b s r a m 最高1 3 3 m 的写频率。这个电 路最终集成在一片f p g a ( a l t e r a 的e p m i o k 5 0 ) 中 3 s b r a m 的选用 由于制造工艺的限制，相对于异步s r a m ，同步s r a m 具有读写速度快，密度大， 功耗低，占用p c b 板面积小，价格相对低等特点。在使用异步s r a m 的地方，经过 5 0 删s p s 实时取样教据采集与d s p 应用技术设计研究 仔细设计同样可使用同步r a m 。而且，我们所选用d s p ( t m s 3 2 0 c 5 5 1 0 ) 具有的f m i f 接口，可与s b s r a m 无缝联接，以完成大量数据的快速搬移。s b s r a i 选用两片位宽 为1 8 b i t s 的r a m ，组成3 2 b i t 位宽与f p f l a 相连( 其奇偶校验位不用) 。与d s p 的联接 时，两片s b r a m 组合成3 2 b i t s 位宽直接与d s p 的e m i f 接口相连( 其奇偶校验位不 用) 。 4 d s p ( t m s 3 2 0 c 5 5 1 0 ) 的选用 利用d s p 强大的计算能力快速完成对数据的实时处理，并可应用各种新算法 完成波形显示，时域分析，频域分析，数据域分析，时频域分析等等。在高速 数据采集系统中，大量数据的快速搬移是一个关键问题。这是因为现有的a d 采 样芯片可工作在几个g 的采样频率下，数据采集时间相对与采集数据的般移时间 来说是非常短的。为了提高效率，我们选用带e m i f 接口的d s p ，以实现大量数 据的快速般移。 5 时钟的产生 基于时钟覆盖的范围大，要求频率可调和相位噪声要低的特点，时钟将由锁 相环产生。锁相环的输入频率由v c o 产生，而v c o 受控于d a ，d a 由d s p 控制， 以实现由软件程序控制时钟频率的变化。 6 与上位机的接口 利用d s p 的e h p i 接口，仅需少量的控制电路就可通过i s a 总线与上位机完 成数据交换，其最大速率受制与i s a 总线的带宽。这个控制电路最终集成在 一片c p l d 中( a l t e a 的e 刚7 0 6 4 ) 7 f p g a ，c p l d 的选用 应用f p g a ，c p l d 可将各种控制逻辑集成在一块芯片上，提高系统的稳定性， 减少p c b 板面积，降低功耗 8 时序图 见图2 3 。 由图可见，由于a d c 0 8 2 0 0 内部没有多路器，其最大的数据输出率可达2 5 0 m s p s 。 2 2 2 基于m a x l 0 6 的方案 其原理框图如图2 5 示，现作几点说明。 1 关于m a x l 0 6 的选用 m a x l 0 6 是一款p e c l 兼容，最高采样率为6 0 0 m s p s ，模拟输入带宽可达 2 2 g h z ，内置t h 放大器的8 b i t s 模拟一一数字转换器。在n y q u i s t 采样频率 ( f i n = 3 0 0 m h z ) 下，性能可达7 6 有效b i t 。其内部结构如图2 - 5 所示。其关键 参数如下。 5 0 0 d s p s 实时取样数据采集与d s p 应用技术设计研究 t i m i n gd i a g r a m f 岵u r a d l 0 0 e 2 0 0t i m i n gd i 哪r 洲 图2 - - 3 6 0 0 m s p s 的转换速率2 2 g h z 全功率输入带宽 7 6 有效比特数( f i n = 3 0 0 m h z ) 非线性失真0 2 5 l s b 可选择的8 ：1 6 多路器 电源消耗5 2 5 w 2 由于m a x l 0 6 输出为p e c l 电平，其后面需4 片p e c l 锁存器，和4 片p e c l t t l 的转换器。这就意味着该电路功耗较大( 相对于”l 电路而言) 。 3 由于m a x l 0 6 内部有一个8 ：1 6 的多路器，其输出数据率可以是采样频率的一 半。利用这个特性可以减化其它电路的设计。 4 如同所有常用的a d c 一样，如果输入信号在转换周期内快速变化，有效比特 数和信噪比将降低。具体分析见第七章。集成在m a x l 0 6 内部，带宽达到2 2 g h z 的采样保持( t h ) 放大器将减少这种影响，它允许精确扑捉快速变化的模拟信 号。 5 采集时序图。如图2 4 所示 5 0 0 m s p s 实时取样数据采集与d s p 应用技术设计研究 8 图2 - 5 5 0 0 m s p s 实时取样数据采集与d s p 应用技术设计研究 2 3 方案的比较，结论 2 3 1 比较 由于采用的关键芯片a d c 的不同，两个方案各有优缺点( 见表2 1 ) 。 基于g , 3 x 1 0 6 的方案中，m a x l 0 6 本身具有较高的性能指标，注意配套电路的 设计和高速p c b 板的设计，充分考虑抗干扰设计，完全可达指标。但是，由于采 用了大量的e c l 电路，功耗较大( 仅m a x l 0 6 的工作电流就接近1 6 a ) 的问题不 可避免，必须充分考虑散热问题。整机的体积因此会较大。而且m a x l 0 6 为b g a 封装，在现有的条件下，印制板的制作安装都较为复杂，成本也较高。 基于a d c 0 8 2 0 0 的方案中，a d c 0 8 2 0 0 2 输出为t t l c o m s 兼容，可直接与t t l 电路接口，避免了大量的e c l 电路，整个电路功耗较小，散热问题相对不太突出， 整机体积也会小一些。虽然a d c 0 8 2 0 0 内部没有多路器，工作在最高频率下输出 数据率达2 5 0 m s p s ，但现在的一些f p g a 器件可工作在这个频率下( 如a l t e r a 公 司的f p g ae p m i o k e s o ) 。但是，由于采用了“分相多路( d e m u x ) ”技术，时钟电 路较复杂，性能稍低。 表2 1 基于m a x l 0 6基于a d c 0 8 2 0 0 使用a d c 数量 l2 使用锁存器数量 4 集成在一片f p g a 中 使用电平转换芯片数量 4 无 使用s b r a m 数量 12 功耗约1 2 w约2 w 2 3 2 结论 根据我们设计要求，选用基于a d c 0 8 2 0 0 的方案完全可达到设计指标。而且， 其小型化、功耗较低的特点符合现代电子系统的发展趋势。最终，经过和协作单 位的讨论，大家一致同意选用基于a d c 0 8 2 0 0 的方案。 5 0 删s p s 实时取样数据采集与d s p 应用技术设计研究 第三章前端调理电路，a d 转换与存储电路的设计 3 1 调理电路 前端调理电路的目的一般有两个，一是扩大可测信号的幅度范围，设置衰减 器和放大器，对小信号进行放大，对大信号进行衰减，以保证足够的动态范围； 二是为了不对被测信号带来影响，输入端应有较高的输入阻抗，这就需要高阻到 低阻的变换电路。这些问题可以通过合理设计运放电路来解决。 为实现带通采样理论在数字示波器中的应用( 具体见林竞力同学的硕士论 文) ，需要通过主采样带滤波器和盲带滤波器将被测信号分成几个不同的带限信 号。设计如下电路。如图3 一】所示。 u 1 4 、u 1 5 为模拟器件公司的a d 8 0 0 9 ，其主要特征参数如下： 3 d b 带宽：大信号带宽4 4 0 岫z ( g a i n = + 2 ) 3 2 0 m h z ( g a i n = + 1 0 ) 小信号带宽i g h z ( g a i n = + 1 ) 7 0 0 m h z ( g a i n = + 2 ) 转换速率：5 5 0 0 v u s 输出电流： 1 7 5 m a 低失真 卜图 加 5 0 0 m s p s 实时取样数据采集与d s p 应用技术设计研究 以a d 8 0 0 9 为核心构成两路同相比例放大电路，一路送给采样通道，另一路送给 触发通道。该放大电路的放大倍速取l ，以保证足够的带宽。u 1 2 、u 1 9 、u 2 0 是 三个模拟滤波器，用于把输入信号分成不同的带限信号。u 2 1 ( a d 8 1 8 4 ) 是一个四 选一的多路器，控制端a 0 、a l 决定那一路将被输出。 在我们的系统中，选用的a d 芯片是a d c 0 8 2 0 0 。它的模拟输入被一个积分 器控制。( 其等效电路如图3 2 所示) 其输入电容随时钟的不同而变化，当时钟 频率较低时大约为3 p f ，当时钟频率较高时大约为4 p f 。驱动一个动态电容比驱 动一个固定电容要困难，所以选择一个运放来驱动这种类型的负载。为此，我们 设计下面这个电路，如图3 3 所示。 图3 2 图3 3 这个电路的几点考虑： 1 工作在增益大于2 时的运算放大器比工作在单位增益时有更好的相位 特性和暂态响应。所以，这个输入放大电路的增益设计为可调。 2 由于采样时钟的影响，在放大器输出端的设置r c 滤波器滤除来自模拟 输入中的时钟干扰。但是，r c 的时间常数不仅取决于放大器和a d c ， 也和电路布局，印制板材质有关。对其精确计算是不可能的，只能在 琴取龌碡 e o o n s p s 实时取样数据采集与d s p 应用技术设计研究 一定范围下，由试验决定。其电阻值在1 8 4 7 之间，其电容值根据下 列公式初步计算： c = 瓦丽1 3 2a d 转换与存储电路 3 2 1a d 转换电路 3 2 1 1 参考源 参考输入v r t 和v r b 是参考阶梯的顶和底。其内部结构如图3 4 所示。其内 部有一个精确的等分电阻链，它是用来把输入模拟信号与电阻链上的恒定的电 图3 4 压值经过前置放大后进行比较，a d c 0 8 2 0 0 提供了三个主要的参考电压输入端： v r b 、v r m 、v r t 。v r t 为电阻链的顶端，v r b 为电阻链的底端。在这两个电压之间 的信号被量化成8 比特。任何被使用来驱动这个参考输入的器件应具有足够太电 流驱动能力。为此，我们设计了如下电路( 如图3 - 5 所示) 作为a d 的参考源： 图3 5 1 2 5 0 0 d s p s 实时取样数据采集与d s p 应用技术设计研究 l m 6 6 2 的输入失调电压仅3 m y ，失调电压漂移仅1 3 u v c ，很适合用于参考 源设计。并用一个三级管来保证足够的电流驱动能力。 3 2 1 2 a 1 ) 时钟的考虑 时钟信号低和高的持续时间能影响a d 转换器的性能。a d 0 8 2 0 0 能在时钟频 率为i o m h z 到2 5 0 m h z 的范围内很好的工作。此时对时钟占空比要求的范围是 1 3 8 2 5 。具体的时钟电路设计见第四章。 3 2 2 分相实时数字化技术 现在，商品化的a d c 的数字化速率可达f s m a x = i g s p s ，如s p t 7 7 6 0 、m a x l 0 4 。 目前单片数字化速率最高的m a x l 0 8 可达f s m a x = 1 5 g s p s 。但是，数字化速率 f s m a x = 3 0 0 m s p s 的a d c 输出接口几乎全为e c l 电平，如：m a x l 0 1 a ，m a x l 0 6 ， m a x l 0 7 ，s p t 7 7 2 5 。为了降低整机功耗，我们希望a d c 的输出接口为t t l c m o s 兼容。为此，需要用数字化速率低的a d c 实现高数字化率。可以有如下措施： a 模拟信号延迟，分段取信号，送人a d c 变换，则数字化速率提高的倍 数取决于段数。早期的c c d 延迟线，f s m a x - - - - 2 0 0 m s p s 。 b 高速c c d 模拟信号记忆，低速读出，送人低速a d c 变换。数字化速率 取决于c c d 记忆速度，目前t e k 公司t d s 的数字化速率达到i o g s p s 。 c a d c 数字化分相配置，数字化速率提高倍数取决于分相数。 根据目前商品化器件货源情况和保证时钟电路的性能，我们选用了美国国家 半导体公司的a d 0 8 2 0 0 ，采用2 分相配置技术，实现5 0 0 m s p s 目标。如图3 6 所 示。 图3 6 2 5 q m s p s 2 5 0 m s p s 本设计的关键是： 设计c l k 与c l k n 传送到a d c 的延迟，严格保证时序的对称。具体见第四章 所述。 5 0 0 1 4 s p $ 实时取样数据采集与i ) s p 应用技术设计研究 3 3 关于存储电路 3 3 1 选用s b s r a m 目前，m i c r o n 公司推出一种叫s b s r a m 的存储芯片产品，它的访问速度很快， 其时钟周期最快可达1 3 3 m h z 。最突出的是，由于s b s r a m 属于s r 伽器件，可以 在任何周期对s b s i 认m 的任何地址进行连续的读或写操作。由于良好的性价比， 常被选作来进行第二c a c h e ( 缓存) 设计。 在我们的系统中就得采用了m i c r o n 公司的s b s r a m 。前面第二章已提及选取 同步s r a m 的好处，这里作进一步的阐诉。 m i c r o n 的4 肺s y n c b u r s ts r a m 集成了一个具有先进的同步流水线电路和2 位暴发( b u r s t ) 计数器的2 5 6 k 8 x 1 8 ，1 2 8 k b x 3 2 和1 2 8 k b x 3 6s r a m 内核。图3 7 给出了2 5 6 k b x l 8 的功能框图模块。所有的同步输入都由正边缘触发的单时钟输 入( c l k ) 来控制。同步输入包括：所有的地址、所有的数据输入、低电平片选 ( c e t t ) 、两个额外的深度扩展片选信号( c e 2 ，c e 2 # ) 、暴发控制输入( a d s c t $ ， a s d p t t ，a d w ) ，字节写使能( b # ) 和全局写信号( g w 掉) 及非同步输入包括输 出使能( 0 e # ) 、时钟( c l k ) 和休眠使能( z z ) 。还有由一个暴发模式输入引脚( m o d e ) 来选择交叉存取或线性暴发模式。被o e # 使能的数据输出( q ) 也是非同步的。 这里值得注意的是：器件在读周期期间附加了一个单周期取消选定功能。如果在 读周期之后，器件立即被取消选定，那么输出总线将在时钟的上升沿之后变成高 图3 - 7 阻。其典型的读写时序如图3 - 8 所示。 3 3 2 在系统中s b s r a m 的读、写方法。 我们这个采集系统的特点是采集数据速率很高，最高可达1 2 5 m h z ，位宽 3 2 b i t s 。工作方式是系统发出采集开始命令后开使采集，采集r a m 采满后停止采 集并通知d s p 将数据取出处理，d s p 完成处理后送往上位机显示。可见，s b s r a m 的读写在时间上是两个完全不重叠的过程。其中写过程要求较高，需实现1 2 5 m h z 5 0 0 m s p s 实时取样数据采集与d s p 应用技术设计研究 1 宅r _ _ 、几广_ 、 _ _ 、 _ _ 、hj _ _ 、hh 广、厂_ 、 0 皇压苎 li i；i i ： ： 飞鹈r t k ， 、_ 4 ji iilj 芦 ：l 孓：。乙，乙：k 。三： 翰；m 臀鼍攀兰芋学鼍宁严彳r 剐 o x 烈兰一 i 磁毖强出掣 五寤：脓 l 芦互玛 。厶i 廊i 。i 二。毒。二。三。上 一l 廊 ! 删 自 _ ： ：；： ! il ： ij i i i ii !、o j 幽 i i!ii lli i l l l篙i 。= 鸳剁翥一2b 赫叛猢一一 日日_ o 图3 - 8 的写入速度；读过程仅要求尽可能快的读出数据。 3 3 2 1 读s b s r a m 的方法 由于d s p 的e m i f 接口可直接与3 2 位工业标准s b s r a m 接口，d s p 读数据时 就采用标准的s b s r a m 接口。具体描述见第五章。 3 3 2 2 写s b s r a m 的方法 尽管在大多数应用中s b s r a m 被用于第二c a c h e ( 缓存) 设计。其一些引脚如 a d s # 是为c a c h e 写周期专门优化的。a d s c # 用于e a r y - w r i t e ，a d s p # 用于 l a t e - w r i t e 。但是，对s b s r a m 而言，写脉冲不是必须的。在一个时钟的上升沿 提供控制信号，数据则在下一个时钟的上升沿被提供，所以，s b s r a m 也可以作 为一个同步的s r a m 来使用。写s b s r a m 时，我们就把s b s r a m 作为一个同步的s r a m 来使用。具体的方法有两种。一种是基于o e # 控制的；另一种是基于c e # 控制的。 a 基于0 e 埘空制的方案。如图3 9 所示 图3 - 9 o e # 信号是m i c r o n d 的s y n c b u r s tr a m 家族的唯一异步信号。但是，它能很 容易地被作为同步信号对待。在这个方案中，对控制电路( a s i c ) 的要求是：o 肼 5 0 0 l i s p s 实时取样数据采集与d s p 应用技术设计研究 在c l k 的上升沿被触发，同步信号在c l k 的下降沿被触发。后者保证提供给 s b s r a m 足够的建立保持时间。时序如图3 1 0 所示。由图可见，在读周期转换 为写周期时要求一个空闲周期。同样，在写周期转换为读周期时也要求一个空闲 周期。 l 卜卜 l卜- 、。n 豳躯邀蜀匹抽互鼬葛磁 墨强盈 、ii， i l _ 图3 - 1 0 b 基于c e i b 控制的方案。如图3 1 l 所示。 图3 - 1 1 在这个方案中，地址在c l k 的上升沿产生。唯一需要被控制的信号是b w # 和 c e # ，它们也在时钟的上升沿产生。由于在采集数据时，总线上的其它器件不用 考虑，o e # 总是为低。其时序图如图3 1 2 所示。由图可见，在读写转换时，仍需 要一个空闲周期。 e 盈“” 雹- 图3 - 1 2 两个方案相比较，基于c e # 控制的方案中，所有的信号都在时钟的上升沿产 出：基于o e # 控制的方案中，时钟的上升沿、下降沿都需要利用。显然基于c e # 甜 一 一 删 一 瑚 一 一二il 5 0 0 m s p $ 实时取样数据采集与d s p 应用技术设计研究 控制的方案易于设计。另外，在我们的系统中总是连续的读或写，因此，在读、 写转换时的空闲周期几乎对我们系统的性能没有影响。于是，我们选择了基于 c e # 控制的方案。其设计的控制电路集成在a l t e r a 的f p g a 一- - e p m i o k e 5 0 中。 5 0 叫s p s 实时取样数据采集与d s p 应用技术设计研究 4 1 引言 第四章时钟电路设计 在数字系统设计，一个很关键的问题就是主时钟设计。在本项目中，对主时 钟源的要求： ( 1 ) f m a x = 5 0 0 t d h z 且可调 ( 2 ) 精度优于1 0 。 ( 3 ) 相位抖动5 0 d b ( 4 ) 长期老化率：小 齑阋文献表明5 0 0 m h z 的数字源的产生有下述几种方式： 1 直接晶振源，产生5 0 0 m h z 主时钟； 2 晶振( 1 0 i o o m h z ) 源倍频到5 0 0 m h z ； 3 晶振( 1 0 2 0 m h z ) v c o p