（微电子学与固体电子学专业论文）6bit+125msps+folding+and+interpolating+adc设计.pdf

摘要 本文对高速、低精度的折叠内捅式( f o l d i n ga n di n t e r p o l a t i n g ) 结构的c m o sa d c 的设 计技术和设计难点进行了详尽的分析，总结归纳了每一难点相应的解决方案，并针对l o o m p h y 的系统要求，实际设计了一个6 b i t1 2 5 m s p s 的折叠内插式c m o s a d c 。媛a d c 完全 采用i “02 5 u r n2 p 4 mc m o s 工岂实脱，用2 5 v 单电源供电，静态功牦1 7 5 m w ，输入电容 6 p f ，d n l 、i n l 分别为o 7 l s b 、07 l s b ，当输入信号频率为3 0 m h z 、采样频率i 2 5 m h z 时，s n d r 为3 2 8 d b ，版图有效面积为l2 l0m m = 。其性能已超过近期发表的大部分类似 结构a d c 的性能。 关键词：折叠内插式c m o s 高速a d c a b s t r a c t t h i st h e s i s g i v e s ad e t a i l a n a b ，s i s t o 山et e c h n i q u e sa n dd i f f i c u l t i e si a h i g hs p e e d l o w r e s o l u t i o nc m o s f o l d i n ga n di n t e r p o l a t i n ga d cd e s i g na n dp r e s e n t st h ec o r r e s p o n d i n gs o l u t i o n s t ot h e s ed i m c u l t i e s b a s e d0 1 2t h i sa n a l y s i s ，id e s i g n e da6 b i t ：1 2 5 m s p sf o l d i n ga n d i n t e r p o l a t i i i g c m o sa d c a c c o r d i n gt ot i l es y s t e md e m a n do f10 0 mp h y i tf u i l ya d o p t st i l e1 “u2 5 u r n2 p 4 m c m o s t e c h n o l o g y , u s e s2 5 vs i n g l es u p p l ya n da c h i e v e st i l ep e r f o r m a n e ea sb e l o 、：1 7 5 m ws t a t i c p o w e rc o n s u m p t i o n ，6 p fi n p u tc a p a c i t a n c e ，o 7 l s bd n l ，o7 l s bi n l ，3 28 d bs n d r 、i l c l l 3 0 m h zi n p u t f r e q u e n c y s a m p l e db y a1 2 5 m h zc l o c ka n d12 10 m i l l ：c h i p a r e at i l e p e r f o n n a n e eh a se x c e e d e dm o s to f t h er e s u l t so f t i l er e c e n t l ) ，p o s t e dp a p e r s k e yw o r d s ：f o l d i n ga n di n t e r p o l a t i n g ，c m o sh i g hs p e e da d c 6 b i t1 2 5 m s p s g o l d i ，：g a m l b ，t e t p o l a m t g a d c 美计 第一章简介 1 1a d c 的种类和性能参数 a d c ( a l l a l o g t o d i g i t a lc o n v e r t e r ，模数转换器) 用于实现将模拟信号转换成数字信号 的功能，它是系统级芯片中最常用的关键j ：l l 成模块也是模拟电路设计- l t 最复杂n 0i 。l 也蹿。 根据其采样频率，可以将其分为两大类：一类是奈奎斯特采样型，其采样频率一般略高于奈 奎斯特采样率：另一类为过采样型其采样频率远高于奈奎蜥特采样率。前者根掘纬构不问 又可以分为逐次逼近型( s a r ) 、流水线型( p i p e l i n e ) 和闪烁型( f l a s h ) 等后静最常她的 就是一aa d c 。 a d c 的具体实现结构由精度和采样频率决定，一般低精度、高采样频率的a i r 通常采 用f l a s h 结构，其精度一般在8 位以下但采样频率可以到1 g h z 以上：p i p e l i n ea d c 采 样频率相对较高，一般在几兆到几十兆数量级精度一般在l o 位左右：s a r a d c 一般精度 在1 2 位左右，采样频率从几百k h z 到上兆；aa d c 精度最高，一般在1 6 位左右摄 高可以到2 4 位，采样频率一般不超过2 m h z 。 虽然a d c 的实现结构多种多样，但其性能评价参数基本相同，可以分为a c 和d c 两 大类，其中a c 特性参数包括s n r ( s i g n a l t o - n o i s e r a t i o ，信噪比) 、s n d r ( s i g n a l t o n o i s e a n dd i s t o r t i o n r a t i o ) 、s f d r ( s p u r i o u s f r e ed y n a m i cr a n g e ，无杂散动态范围) 、e n o b ( e 彘e t i v en u m b e ro f b i t s ，有效位) 、t h d ( 1 o t a lh a m m n i ed i s t o r t i o n 总谐波失真) 、d r ( d y n a m i cr a n g e ，动态范围) 等；d c 特性参数包括i n l ( i n t e g r a ln o n l i n e a r i t y ，积分非线 性) 、d n l ( d i f f e r e n t i a l n o n l i n e a r i t y ，微分非线性) 、o t i s e te r r o r ( 失调误差) 、g a i ne r r o r ( 增 益误差) 、m i s s i n gc o d e ( 丢码) 等。其具体的定义如下： a c 特性参数： s n r 1 信号能量和噪声能量之比。此时噪声能量只单纯考虑量化噪声能量( j 。) 对于 输入信号圪= a s i n c o t = v - s m c o t 其信号能量为咯( 燕) 2 = 等，根据 = 等，可得s n r = 1 7 6 + 6 0 2 n c s n d r 信号能量和噪声、失真能量之比。实际的a 。c 还必须考虑热噪声、噪声、；噪 声和失真等对性能的影响，将失真等计算在内时获得的信噪比称为s n d r 。 e n o b 一个按n 位设计的a d c ，实际s n d r 一般部达不到n 位，实际能达到的精度称为 e n o b ，它可以根据s n d r 推得：e = s n d r - 1 7 6 。 60 2 s f d r 做f f t 分析时，信号能量和最大谐波能量的差值。由于它只考虑单个谐波，因此其结 果大于s n d r 。它也可以理解为可利用的输入动态范围，它决定了能无失真检测的最小信 号幅度。 t h d 6 b i t1 2 5 m s p sf o l d i n ga u d u t e r p o l a t i u gc ，脬玎 信号能量和其谐波能量之和的比值一般计算时取5 1 0 次谐波。 d r 满幅信号能量和小信号n o i s ef l o o r 的比值。 d c 特性参数： d n l 理想情况下，任意阿个相邻代码j 行代表的模拟量的m 隔应该是一个l s b 实硒：a d c 所代表的模拟是的间隔和1 l s b 的差值称为d n l 一股以所有代码的偏差的最大值作为 测量的d n l 。 i n l 1 理想情况下，输出的代码应该在( 2 ，r + 1 ) f 么口处跳变- 实际a d c 输出代码的跳变点 上 和该理想点的偏差称为i n l ，一般也以最大偏差作为塌后结果。 o f r s e te r r o r 失调误差指第一个实际跳变点和理论值l 2v l s b 之间的差。 g a i n e r r o r 增益误差指实际传输曲线的斜率和理想值l 的差值。 m i s s i n gc o d e 一个n 位的a d c ，理论上应该有2 “个二进制码，测d c 特性时，如果其中有不出 现的码，称为丢码。 1 2f l a s ha d c 的基本结构和主要缺点 f l a s h a d c 又称为并行a d c ，是所有a d c 中速度最快的一种。传统的n 位a d c 由2 “ 个电阻、2 ”一1 个比较器和一个编码器组成，如图1 2l 所示。它用2 ”个电阻分压产生2 ” 4 - e g 匿, 基准值，在每一个时钟周期内，用2 ”一1 个比较器对输入信号和这些基准值进行比 较，把产生的2 “一l 位表码( t h e m m m e t e r c o d e ) 通过译码器转换成n 位的二进制码。 这种结构的a d c 具有结构简单、速度快( 产生一组新的数值只需一个时钟周期) 等优 点，但由于其比较器个数和编玛复杂程度髓位数增加呈指数增长，因而决定了其可实现的精 度较低( 一般在8 位以下) 、功耗和面积较大等缺点。 因此，对于这种结构的a d c ，在保持其高速的特点下如何改进结构，减少比较器的 个数，优化比较器的设计，降低面积和功耗是这一类a d c 研究的主要方向。另外由于其 高速的特性，在电路设计中也引进了许多额外的困难，如何合理有效地解决这些困难也是设 计中的主要考虑因素。 2 6 b i t1 2 5 m s p s f o m i , ga n dh m , q m l a t i n g 4 d c 嚣舻 v m , , a = v 目【2 l ，r 【2 】 v h h ：v rc 1 图1 21f l a s h a d c 的基本结构图 1 3 当前的研究现状和本文的目的 在8 0 年代到9 0 年代初期这段时间里，文献报导的f l a s h a d c 的采样频率一般在几十兆 到一百兆左右，而且大都采用b i p o l a r 工艺来实现。由于b i p o l a r 工艺和c m o s 工艺相比 具有较好的匹配性和较大的跨导因此用传统的f l a s h 结构基本能满足设计要求，精度一般 都能做到8 b i t 左右，但它们的功耗也相应较大，一般在i w 以上，芯片面积也相应较大。 从9 0 年代后期开始，随着c m o s 工艺的推广、普及和s o c 发展的需要，f l a s h a d c 的 实现工艺开始转向c m o s 工艺，并且对速度、面积和功耗提出了很高的要求。此时，传统 的f l a s h 结构已经不能满足设计的要求各种新的技术，诸如折叠( f o l d i n g ) 、内插 ( i n t e r p o l a t i n g ) 、平均( a v e r a g i n g ) 等，开始应用到f l a s ha d c 的设计中。从i e e e 上近几 年发表的论文中，我们可以看到，其采样频率最快已经可以做到i g s p s 以上，功耗和面积 都有了显著地降低，精度也能做到6 8 b i t 。表格13 1 里所列的数据，可以很好地说明该领 域的发展历程和和当前的研究状况。 这是个有一定挑战性的领域，国内在这一领域上的研究水平与国外相比明显偏低，近 年发表的文章只有2 0 0 1 年国际会议上一篇8 b i t1 2 5 m s p s 。本论文希望对c m o s 高速、高 精度f l a s h a d c 的设计技术和设计难点有一个较详尽的阐述、分析和研究，并根据i o i o o m p h y 的系统要求，实际设计出一个6 b i t 、采样频率1 2 5 m h z 的f l a s h a d c 。 6 b i t1 2 5 m s p s f o h i n ga n di n t e r p o l a t i n g d c 设订 作者出扯耩压来 l 矗工艺面积功聿毛电源 d n l n l n o i o毓采用的结构和主要 c h 砷( m m 0 3 丑)旺s 邬 电g ( m s ，i ) j 宕8 e 量 72 9 n d f t , l l lf l s h , 3 s n 昏 j s 8 q g f u l lf i s h , 】n 口r 竹耐 e n c o d o g h d n q 黼6 丑e 卫m f l _ f l jf 1 d s hm d y o s h i i k “m gt d t s 3 c 嚣 6m2 0 4 卿m f u uf l t 出h a l f - 0 f c m b l q f w dc o “p | r m 如蜥j s 9 g 卫ll n5 堪 辄陬 j s 黜 删1 f 岫p d t i o “ 1 。“b c o 鞋虹培s c 盘喜t02口5铆m f o t d 吼g d 鲢 h i 皇_ m i n t m p o l d h a g 月强 4 婚t o o mf m d 吣t d 黝l l * 1珊嬲 l m c g , o l a m g j 站c 艘一 5 地l mf o l a r , g t 纰“ 蜥玲9 e 恐尬2 0 0 mf u l lh hw l g u m 出fc m o s i 自g 控 k d 础mj 镕艘15 6 e l x m b 呷m t “g b # # 嘲s i - h 删r 缸螂 + mt ， j 删0 2 f o l d h 8 f p 。l l h , m 味妁， 一m9m i i _ t 一，m 咭“b 啊m 哪 d a c 皿玉2 o 6 艇 h 呻m t m g _ d e 触 h ”口“g w a h 舡 m 掣 6 0i o j 的m _ 竹q f 呕 m l h 酗蚴僻 表1 3 1 近年发表的有关f l a s h a d c 的论文统计 - 4 6 b i t1 2 5 m s p s f o h f i , g a n d h r t e r p o l a t # r g a d c 贤计 第二章折叠内插式a d c 2 1 系统结构和主要技术难点 前而已经提到了，传统的n 位f l a s h a d c 结构需要的比较器个数为2 “一1 个，一个 8 位的a d c ，就需要2 5 5 个比较器。如此数量庞大的比较器需要消耗很大的芯片面税和功 耗，如何在保持传统f l a s h a d c 快速的优点的同时改进结构，减少比较器个数，际低功耗 和芯j ；面积是该领域研究的主要方向。折叠内插式( f o l d i n g & i n t e r p o l a t i n g ) 结构的a d c 正是传统f l a s h a d c 基于这一思想的改进结构。 它的基本实现思想如下：把输入信号从0 到v r s 变化时折叠成相同的几段然后用一 个细量化的a d c 对折叠后的信号进行量化用一个相量化的a d c 来确定输出的高位，最 后把钔量化和粗量化的结果进行编码组合就获得了最后的输出结果。其示意图如罔2ll 所 示，其中折叠的段数称为折叠系数f ，粗量化的位数n c 。由折叠系数f 决定并且有 d 。= l o g2 f - 细量化位数n m 。= n n n 。t 其中n 为该a d c 的位数。在i 亥示意 图里，输入信号从。到v f s 变化时，被压缩成了8 段每段的幅度都是从。到等变化。举 个具体的例子，对于一个8 位的a d c 折叠系数f 取8 ，输入信号如果为二_ 0 。那么它 1 6 经过折叠以后，将落在第二段里，3 位粗量化的a d c 输出0 0 l ，5 位细量化的a d c 输出0 1 1 1 1 ， 组合后就得到了最后的输出结果0 0 1 0 1 l l l 。 根据上面的实现思想，我们可以直观地得到这种a d c 的系统实现框图如图212 所示。 在传统f l a s ha d c 结构中，一个8 位的a d c 需要2 5 5 个比较器，而对于图2ll 所示的一 个8 位a d c ，只需要7 + 3 l = 3 8 个比较器就可以实现。因此这种结构的a d c 能大夫降低芯 片面积和功耗。 图2 11 折叠传输曲线示意图 v 。 6 1 3 # 1 2 5 m s p s f o l d i n g a n dj n t e r p o l a t i n g , i d c 摇汗 v c o a r s ea d c - - 二 l l n c o d e r | f 。a e rh f 缸e a 。c i d a t a 图2i2 系统框图 这种结构的a d c 虽然能有效地降低功耗、节省芯片面积但具体实现上存在着几个难 点： l 从图2ll 我们可以看到，经过折叠以后的信号相当于个倍频信号，因此折叠器将 引入内部高频信号，它的带宽将会显著地影响a d c 的动态参数。如诃台理地选取折 叠系数和提高折叠器的带宽从而优化a d c 的动态参数是设计中的一个主要考虑。 2 在高速a d c 中，微小的延时将导致比较器的输出产生锚误的调变( s p a r k l e ) ，另外比 较器的输出还可能出现亚稳态效应。如何选择一种有效的编码方案来消除这些现象， 降低误码率也是设计中的一大难点。 3 由于a d c 的高位和低位是由不同的途径产生的微小的延时差就会给输出结果造成 很大的偏差。如何有效地解决位同步问题也是设计中的一个难点。 4 虽然这种结构的a d c 大大减少了比较器的个数，但即便如此比较器仍是整个a d c 面积、功耗的主要贡献者。在这种高速a d c 中，要求比较器具有高速、低功耗、低 失调、面积小等特点，因此如何成功地设计这样一个比较器也具有较大的难度。 在后续章节里，将对这些难点做细致的分析，并给出相应的解决方案。 2 2 折叠( f o l d i n g ) 技术 2 2 1 系统分析 在折叠式a d c 中，折叠系数f 赢接决定了a d c 中韵比较器个数，在2 2 ：范围内 ( n 为a d c 的位数) ，f 越大，比较器个数越少，反之，比较器个数越多。一个8 位的a d c ， 如果f 取2 ，那么所需的比较器个数为2 一l + 2 l 1 = 1 2 8 个；如果f 取4 ，那么所需的比较 器个数为2 2 一l + 2 6 一l = 6 6 个，如果f 取8 ，那么所需的比较器个数为2 3 一l + 2 一l = 3 8 个，如果f 取1 6 ，那么所需的比较器个数为2 4 一一2 4 1 = 3 0 个。其数学表达式可以表述 成 k 。= 2 “一一1 + 2 ”“一1 ( 2 21 ) 其中n 。m p 为比较器个数，n c 。为粗量化a d c 的位数，其值为l o g ：f f 为折叠系数 n f i 。为细量化a d c 的位数，其值为n n c 一= n l o g 2f 。由上面的分析可见，f 越大 比较器个数越少，但同时比较器个数精简的幅度越小。 同时经过折叠器的信号，相当于一个倍频信号，其频率升高的程度也直接由折叠系 数f 决定，如果单纯考虑一次线性函数的话，折叠使信号频率升高f 倍，但输入信号为正 弦信号时，其最大斜率是一次函数的曼2 倍( 设隔函数为j ，= k t ，y = s i n ( a t 当s i n g o t = 肼= 1 6 6 b i t1 2 5 m s p s f o m # 曙a n db r t e r p o l a t # r g a d c 嚣才 时，可解得k = ：= _ 对于y = s i n 删，其最大剁率为m 得证) 所以折叠后的竹；? 判皤： 花| t 2 丌丌 为输入信号的兰4 f 倍。因此折叠器的- - 3 d b 带宽至少要大于输入信号频率的+ f 倍。如 2 2 果折叠器的带宽有限，它将衰减折叠信号的幅度，对信号产生不同的延时对a d c 的a c 特性产生很大的影响。对于折叠系数f = 4 时折叠信号频率为输入信号频率的62 8j ：对 于f = 8 则折叠信号的频率为输入信号频率的1 25 6 倍。如果输入信号频率为3 0 m h z 则 8 倍折叠的折叠器的带宽就要求至少为3 7 7 m 。从带宽考虑折叠系数f 越高折叠器带宽 要求越高越不利于实现。 对于6 位的a d c ，如果f 取8 ，则所需的比较器个数为1 4 个折叠器的带宽要求为 输入信号的1 25 6 倍；如果f 取4 ，则所需的比较器个数为1 8 个，而折叠器的带宽要求为 输入信号的6 2 8 倍。由于f 取4 比较器的个数跟f 取8 时比较器的个数相差不大而带宽 要求可以降低一半，所以在该设计中，对于6 位a d c 我选取折叠系数f 为4 。列于8 位 的a d c ，折叠系数f 取8 时，比较器个数可以比f 取4 时节省2 8 个，因此在8 位a d c 里， 通常折叠系数f 取8 。 另外图2 ll 的传输函数在实际电路实现上比较困难所以一般把其传输函数用图22 l 的方式来实现，对于负向段，只要在编码上做一个类似于取反的形式( 2 ”“一d ，其中n n n 。 为细量化a d c 的位数，d 为表码对应的二进制码) 即可。 v o u i v f s 1 82 83 84 85 86 87 1 8 v f s 图22i 可实现的折叠传输曲线 v i 。 2 2 2 基本电路实现结构 折叠器最基本的实现电路如图2 2 2 所示，它由n ，个差分对、n f 个折叠参考电平和 一组交叉连接的负载组成，由于差分对最大差分输入范围为k 。= 当差分 信号超过这一范围后，差分对的尾电流将被完全切到其中一个管子上，如果参考电平的间 隔大于2 v 。m 。，即满足 ， 2 h ( 2 22 ) 则对于任意的输入信号，折叠器的输出波形的每一线性段只由一个差分对决定，最后我们 可以得到折叠器的传输曲线如图2 23 所示。 7 焉 ，jy 一一竺! ! 丝丝璺三垒塑! 型尘竺里! 塑竺堡璺竖：丝芏 _ 一一 。帅。川吼凳) 。 2 图222 折叠器的基本实现电路 图22 _ 3 折叠器的直流传输曲线 图2 23 的传输曲线虽然与圈2 2 1 近似，但可以明显看到，图2 2 _ 3 所示的曲线线性 范围远远达不到图2 2 1 所示曲线的要求：图2 2l 每一段都是完全线性的，而图2 23 所 示的曲线在两端是平的，只有在参考电平附近很小的范围内才基本呈线性，想直接对这 样的曲线进行量化，显然是不行的。 利用其在参考电平附近的线性，我们可以得到一种解决的办法。如果我们采用多个 相同结构的折叠器并行输入，并且把每个折叠器的参考电平进行平移我们就得到了多个 图2 2 - 3 类似的曲线，如图224 所示，当其中一个的输出处于饱和时，与其相邻的平移后 的曲线就处于近似线性区，量化时就可以取这一段进行量化。在图2 24 中，如果原先对 每一段需要1 6 个电平的量化，当有4 个折叠器并行输入时每一段只需要4 个电平的量 化，采用这种办法就可以大大降低对折叠曲线的线性范围的要求。 从上面的分析我们可以看到，并行输入的折叠器个数越少，对线性范围的要求越高。 如果我们把相邻参考电平的平移量设为i l s b 的话，那么每段就只需要一个电平的线性范 围了，这在每一个参考电平附近是完全可以实现的。如果我们在图222 的电路图中再加 上一个差分对，对输出差分信号进行电平移动，把最后输出的差分信号的共模值调整到0 此时后面量化时就只需要一个比较器进行过零比较。这样在电路实现上就容易了。 8 6 b i t l 2 5 m s p s f o l d i g a m l l t e t p o l a t i n g a d c y - 舻 v f in t , o c , 4 ：雌l s 8 ；m o a j i l i o r s k 一 。鉴鬻0 鬯恩毫 ，7 ，、 一 r j j j 嬲u , o h j lj ：1 = f ：! 。j i 、二o 、。 图22 4 多个折叠器并行输入的传输曲线 2 2 3 改进的电路结构 对于图2 2 3 所示的电路，存在几个缺点：l 它要求各个差分对的尾电流严格匹配，其 失配将影响到曲线的零点，从而影响a d c 的静态特性：2 对于这种结构的折叠器其输h 极点可以表述成 一：上j 一： ! ( 223 )f-3db 一磊r l c e 一2 m ? l * 9 c p , “2 “ 其中r l 为负载电阻，c p l 为每个差分对从漏极看进去的寄生电容。可见，这种结构的寄生电 容较大，带宽较小，如果r l 取l k ，c ，一取02 p 则其带宽也只有8 8 m h z 。 针对它的这两个缺点，文献【l 】提出了一种如图2 2 j 所示的改进结构。它只有 个电流 源，避免了图2 2 2 所示电路中尾电流失配的不利影响：输出端的负载电容只是单级的寄生 电容，因此带宽特性也比图2 22 所示的电路好。其工作原理与图222 中的电路基本相同。 图2 25 改进的折叠器电路结构 - 9 一 _ 亡 h h h h h h q ! 目 6 b i t1 2 5 a i s p s f o l d i n g “( i h l t e r p o l a t # t g a d c 设计 _ _ _ _ - _ _ _ _ _ _ - _ _ _ _ - _ _ _ - _ _ _ _ - - _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ - - _ 2 3 内捅( i n t e r p o l a t i n g ) 技术 2 3 1 思想起源 在上一节里已经提到如果要把折叠器的线性要求降低一般采用多个折叠器并行 输入的方式每两个相邻的折叠器的参考电平平移一定的距离。其极端情况就是采用 2 ”一个折叠器并行输入参考电! 卜的平移量为一个l s b 。此时线性要求降到最低但同 时折叠器的个数也最多。用这种方法虽然比较器的个数减少了但又额外增加了很多 折叠器，不但达不到减小面积和功耗的目的，还增大了a d c 的输入电容。 内插( i n t e r p o l a t i n g ) 技术的主要目的就是减少折叠器的个数从而减小芯片面积、 功耗以及输入电容。它的原理可以简单地理解为由两个己存在的值求和取平均获得第三 个新的值。如图2 31 所示+ 已有两个己知函数jr l 、y ! ，内插获得的新函数就为 y ，= 去( y + y ：) y 、j 7 ixj 、， i ，| | 。j 图2 ，3l 内插的原理示意图 1 如果y l 和y 2 都为一次函数，并且其斜率相同，则可以证明r = ( x i4 - r ! ) ，即内插获 z 得的新函数的零点对应的x 值正好是两己知函数零点对应的x 值的二分之一。在上面的叙述 中我们可以看到，在折叠内插式a d c 中，比较器只是进行过零比较，因此实际的有用信息 1 只是这些零点，而零点其实只是由x 。( x 。一z 。) 这一段范围内的线性函数决定，只要 z 这一范围内的函数为线性函数、斜率相同，就能保证内插获得的函数的零值对应的x 为其和 的二分之一，而对于这段范围以外的曲线的线性并没有要求。 图2 3 1 所示的内插只获得了一根新曲线，其实用这种方法也可以获得多条新曲线内 插曲线的多少，称为内插系数n i ，每两根己知曲线只产生一根曲线的n r 为2 ，产生3 根 的，n i 为4 ，以此类推。n 1 决定了所需折叠器的个数，如果一个8 位的a d c ，n f 取8 ，n i 取2 州，需要折叠器个数为1 6 个，如果n - 取4 ，则需要的折叠器个数为8 ，如聚取8 ，| j l i l 所需的折叠器仅需4 个。但n i 越大，两个相邻的零点之间的距离x 。一r 。也越大，对于每 条曲线的线性范围的要求也越大。因此在实际结构中，需要折中考虑这两方面的影响，通常 取n r 为4 。 一个差分对的传输函数的线性范围正好跟上面的要求一致，它在零点5 f 近的段范围内 一l o - 6 b i t1 2 5 a i s p s f o l d i n g a m t h t t e r p o l a t i p t g4 d c 接妒 戥似靴秘吨刚外箭懈乱鞘麟刚驮小武盱惫栅坳隧 如果要求内插获得的零值点完全理想，则要求差分对的传输函数在x 。三( t 。一t ，) 范围 内完全线性。当n ，取得越大线性范围的要求越高差分对的非线性误差就越大，内插获 得的零值点偏离理恕值也越大。如果8 位的a d c n r 驭8 ，折叠系数取4 则要求差分列 的线性范围为2 v l s b 。设计的时候可以根据 = 2 f 7 l 皿 ( 231 ) 麓妻7 4 轳协 图2 32 电阻分压式内插结构 图2 3 3 简单的等效电路 假设折叠器的负载为耻，把折叠器用一个简单的差分对来替代的话，我们可以画出图 互皑 ，l，u， 6 b i t l 2 3 a 4 s p s f o l d i n g a n d h t t e t p o l a t i n g a d c 蹬舻 2 32 的简单的等效电路如图233 所示，此时每个折叠器的实际负载已经不是r l 了。如果 我们假定折叠器有无穷多个，则此州的等效附载。为 r 。= 4 r + k | f r 。 t 2 32 ) 根据式2 , 3 2 我们可以解得， r 一 r = 2 r + 2 j r 二+ r + 月， ( 233 ) 可见内插电阻将影响折叠器的负载，从而影响折叠器的增益、带宽特性因此设计的时候应 该合理地选择内插电阻的大小，尽量减小其对折叠器的增益、带宽特性的影响。 方法二取相邻两个折叠器的输出电流作为己知量，按一定的镜像比例产生需要的每一 路电流然后采用电流相加的方法来获得需要的内插信号。一个折叠系数为4 的电流内插电 路的示意图如图23 4 所示，i ”i 分别表示两个相邻折叠器的输出电流然后用电流镜镜 像产生i f l ，3 4 i n ，2 4 i n ，1 4 i n 和i n ，3 4 i e ，2 4 i e , 1 4 i s 等信号，把3 4 i n 和i 4 i d 、2 4 i n 和2 4 i m1 4 i n 和3 4 i n 分别相加就获得丁需要的三个内插信号i 。、t 二、1 3 。这种结构的内捅电路 需要较多的镜像m o s 管，并且内插信号的精确性依赖于电流镜像的精确性。 图2 3 4 电流模式的内插示意图 2 4 比较器 2 4 1 常用结构和原理分析 比较器是f l a s h a d c 里的关键模块，它的速度决定了a d c 的速度，它的面积、功耗对 整个a d c 的面积、功耗起着决定性的作用，另外它的精度( 失调) 直接影响a d c 的静态 特性，同时对a d c 的s n d r 也有一定的影响 2 】。因此，这里的比较器要求高速、低功耗、 低失调，并且在满足这些要求的同时还要求面积能尽量地小。 满足这些要求的比较器通常采用前置预放大级和l a t c h 级联的结构：预放大级通常采用 结构简单的低增益、大带宽的差分放大级，l a t c h 的结构多种多样，它的特点是增益大、速 度快，并且不消耗静态功耗，但同时失调也较大。当l a t c h 前面级联一个预放大级后，如果 预放大级增益足够的话，失调就主要由预放大级的失调决定。由于预放大级要求大带宽，因 此单级的增益不可能做得很高，为了保持大带宽的前提下使增益足够高，常采用两级甚至三 级级联的结构，图2 4 1 是这种结构的比较器的示意图。其中预放大级常见的实现电路如图 2 4 2 所示，由于g d 短接的负载管会引入较大的栅电容，因此为了提高带宽，负载常用电 阻替代：l a t c h 的实现结构很多，但其原理都是采用正反馈来实现的，图2 4 3 就是典型的一 种结构。当时钟信号c l k 为低电平时，输出复位为高电平；当时钟信号变高时，进行比较 输入信号的差经过接成正反馈的两个反相器的作用最终将输出拉高或拉低。其灵敏度由输 入管的跨导和反相器的宽长比决定，其速度由内部的寄生电容决定。设计时应该对灵敏度和 - 1 2 一 68 c 1 2 5 m s p s f o l d i n g a ，l d b t t e r p o l o t h t g q d c 投廿 _ _ _ _ - _ _ _ - _ _ _ _ _ - _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ - _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ 速度折中考虑。 图2 4 1 比较器结构示意图 图2 4 2 预放大级的电路结构 u u t 图2 43 一种典型的l a t c h 结构 2 4 2 亚稳态( m e t a s t a b i l i t y ) 问题 在这种应用于高速a d c 的比较器设计中，有几个需要特别注意的问题其中之一就 是亚稳态问题。比较器的两个输入端其中一个接输入信号，另外一个接参考电平。绝大多 数情况下输入和参考电平的差足以让比较器比较输出正确的值，但也存在一定的几率，输入 信号和参考电平非常接近，以致于其差不能让比较器输出正常的比较结果，此时它输出的值 对于后面的数字逻辑电路相当于一个不定态，这种情况就称为亚稳态问题。出现这种情况的 几率由多个因素决定，文献3 】给出了一个经验公式： 6 b i t1 2 5 m s p s f o h t i n g a r i dh l t e t t ，o f a t i t l g 4 d c 骨舻 名= 型二竖。一。， 爿 ( 2 4 1 ) 其中p 。表示出现亚稳态现象的几率n 表示a d c 的位数v 。表示后面的逻辑电路所能 正常识别的信号摆幅，v r 表示满幅度值a 表示比较器的增益，t 表示l a t c h 的甄缱时间 常数t ，表示l a t c h 的分辨时间，其中的v t 很难给出准确的表达式。一般在通讯系统中 要求p f 应该小于l o 1 周期。 由式( 2 4 1 ) 可知，对于一个给定的a d c 要想降低出现亚稳态现象的几率，只能通过 减小l a t c h 的重建时间常数t 和增大比较器的增盏a 来实现。t 主要由l a t c h 输入管的跨导 和其内部的寄生电容决定，可以近似地描述为 r z 。 ( 2 42 ) 设计的时候，在兼顾功耗和失调的同时，可以适当减小正反馈管子的尺寸增加输入管的宽 长比来降低t 。 要增大比较器的增益a 在结构上可咀采用多级预放大级联和多级l a t c h 级联的结构 同时可以适当增大l a t c h 中的正反馈管的宽长比来实现。另外，文献 3 中还提出了一种简 单的附加电路，它可以把比较器输出的不定态转换成有效的逻辑电平1 并且不需要额外的 时钟、不消耗额外的静态功耗，其电路图如图2 4 4 所示。比较器的两路输出接到该电路的 m 和啪上，当两输出处于中间态时，p m o s 管m 1 3 和m 1 4 导通，两输出v o u t 和g o u t 同时 拉高；当比较器的两输出为正常的逻辑电平时，经过该电路后电平不变。虽然在出现亚稳态 现象时，经过该电路以后两个输出同时为高，但它与后面的格雷码( g r a yc o d e ) 制的r o m 组合，可以使亚稳态引起的最后输出结果的变化最多只影响一位，使比较器发生亚稳态现象 时对a d c 的特性的影响降到最低。这在后面的编码电路中会有详细说明。 图2 44 消除不定态的简单电路 2 4 3k i e k b a e k 噪声 所谓的k i c k b a c k 噪声指的是输出端的信号跳变通过内部的寄生电容反馈到输入端的现 象。如图2 4 5 所示的电路，两输入端分别加一个正弦信号和一个直流参考电平，当每个时 钟沿跳变时，输出会有相应的跳变，在图2 4 5 中，输出直接接在了输入管的漏端因此输 出的跳变通过输入管的c g d 直接体现在了输入管的栅上，在栅上出现了圈2 46 所示的毛刺。 当输入接在了多个比较器上时，这些噪声会叠加在输入信号上，同时比较电平一般是通过电 1 4 * 一 竺! ! ! 兰璺竺竺坐竺! ! 型! ! 竺! 竺生! 坐：! 竺。丝芏 一_ _ _ - _ h _ _ 一 阻分压产生因而各个比较电平也会互相影响最终可能使比较结果出错。 图2 45 一种k i c k b a c k 噪声明显的比较器电路 一 k ll j 、。 k洱 t j 沁：j 铺1 j j t 阻 j 幽246 叠加_ rk i c k b a c k 噪声的输入信0 影响k i c k b a c k 噪声大小的因素有很多，它跟时钟的速度，内部寄生电容的大小输出 信号的摆幅等很多因素有关。当时钟速度加快时，一般k i c k b a c k 噪声幅度也会相应增大， 因此应用在高速a d c 中的比较器应该格外注意k i c k b a c k 噪声。减小k i c k b a c k 噪声的最有效 手段就是选取一种含理的结构，尽量避免输出直接接在输入管的漏上，图245 所示结构的 k i c k b a c k 噪声性能就很差。一般输入级加一个共栅管、并且输出级加上一个差分对可以有效 地降低k i c k b a c k 噪声，图2 4 7 所示的就是其中种。k i c k b a c k 噪声的大小一般很难定量地 来描述，设计的时候选取一种合适结构以后最后是否满足设计要求，一般看仿真结果决定。 6 b i t1 2 5 m s p s f o l d i n g a n d h t t e r p o l o t # t g t ) ( 7 西舻 v d d 图247 一种k i c k b a c k 噪声性能优良的比较器电路 2 4 4 失调 比较器的失调直接决定了折叠内插式a d c 的静态特性：当输入信号频率较低时比 较器的失调还对折叠内插式a d c 的a c 特性有较大的影响( 输入信号频率较高时折叠 器带宽的影响会成为主要影响因素) 文献【2 】给出了一种程序计算的结果，如图2 48 所 r ， 示，图中o - 。= ：；竽，是比较器失调和折叠器输出幅度的比值。从图中可以看到当其 v d t 比值达到5 时，s n d r 将下降3 d b 。因此要想降低失调对于a d c a c 特性的影响在降 低比较器自身失调的同时，可以适当增大折叠器的输出信号幅度，降低失调的影响。 图2 , 4 8 比较器失调对s n d r 的影响 对于图2 4 1 所示的比较器结构，如果前面的预放大级增益足够的话，l a t c h 的失调基 本可以不考虑，失调主要就由预放大级的失调决定。因此要降低比较器自身的失调主要 就应该降低预放大级的失调，一般可以采取消失调技术。但消失调技术一般是分时应用的 因此如果a d c 前面没有采样保持电路就很难应用消失调技术。如果不应用特殊的消失 调技术，失调就主要由工艺的匹配性决定了一般只能通过增大管子面积，注意版图匹配 性等技巧来减小失调具体的大小一般很难定量描述，而且不同的工艺匹配性不同失调 的大小也不一样。具体的数值一般可通过多次实验统计获得。 1 6 6 b i t1 2 5 m s p s f o l d i n g a n dh t t e t p o l a t # l g c 群舻 2 5 粗量化a d c 和位同步 2 s 1 基本的实现方案和缺点 粗量化a d c 一股位数较少( 2 3 位) ，因此通常直接采用传统n qf l a s h a d c 结构来实 现，一个2 位的粗量化a d c ，只要4 个电阻和3 个比较器就可以实现而且其输出的表码 只有3 位，因此编码也比较容易。也有的粗量化a d c 内嵌在细量化a d c 中利用细量化 a d c 的一些输出结果，经过一定的组合、编码获得。其优点是可以1 y 省几个比较器缺点 是逻辑处理上相对复杂。 i - 面的阿种粗量化的实现方法卜都存在着同样一个问题那就是获得粗最化的输出和 获得细量化的输出的途径不。样。方法一中进入粗量化a d c 的输入信号4 ；经过折叠器等预