（信号与信息处理专业论文）基于dsp芯片tms320vc5402的开发系统设计.pdf

基于d s p 芯片t m s 3 2 0 v c 5 4 0 2 的开发系统设计 摘要 随着计算机和微电子技术的飞速发展，d s p 技术正迅速应用于通信、电子、 计算机等各个领域。将d s p 技术应用于教学实践具有十分重要的意义。本文是从 基于t m s 3 2 0 v c 5 4 0 2d s p 开发系统的系统平台、方案设计、硬件实现、软件开 发、试验测试等五个方面，系统地阐述其研究过程。 文章共分为五部分。第一章介绍t d s p 的特点、性能指标、硬件结构及软件 开发工具。第二章详细介绍了基于t m s 3 2 0 v c 5 4 0 2d s p 芯片实验平台的最小系 统设计。第三章介绍了在串口工作模式下t m s 3 2 0 v c 5 4 0 2 的多通道缓冲串口 ( m c b s p ) 与p c 机实现串行通讯的设计，并给出相应的硬件配置、软件流程和 应用实例。第四章阐述了t m s 3 2 0 v c 5 4 0 2 的增强型主机接口( h p i ) 与p c 机的并 口通信软硬件设计，以及对h p i 接口操作的实例测试。三、四章是本论文的核心 部分，最后一部分给出结论以及本工作的改进方向。 课题的研究，使得今后可以在此基础上，便于按使用者的需求，进一步增 加相应的软硬件模块，扩展其功能。为构建资源更加丰富的d s p 硬件平台开发 系统，打下坚实而良好的基础。从而使得d s p 实践教学更具有实际意义，更系 统化。在实际应用中，再加上d s p 自身灵活的软件实现特性，使开发系统易于 维护，并能不断升级。 关键词：开发系统，d s p ，t m s 3 2 0 v c 5 4 0 2 ，m c b s p ，h p i d e s i g no fd e v e l o p m e n ts y s t eb a s e d o nd s pc h i pt m s 3 2 0 v c 5 4 0 2 a b s t r a c t w i t ht h ed e v e l o p m e n to fc o m p u t e ra n dm i c r o e l e c t r o n i c s ，t h et e c h n o l o g yo f d i g i t a ls i g n a lp r o c e s s ( d s p ) i sb e i n ga p p l i e dt om a n y f i e l d s ，s u c ha sc o m m u n i c a t i o “ t e c h n o l o g y ，e l e c t r o n i ct e c h n o l o g y ，c o m p u t e rt e c h n o l o g y ，e t c t h e r e i si m p o r t a n t s i g n i f i c a n c et op u t t h et e c h n o l o g yo fd s pi n t ot h et e a c h i n ga n dt h ep r a c t i c e a b o u t a p p l y i n gd s pt o t h ep r a c t i c eo fe l e c t r o n i ca n di n f o r m a t i o ne n g i n e e r i n g ，t h ep a p e r e l a b o r a t e so nt h ef i v ep a r t si n c l u d i n gt h ei d e a lo f t h es y s t e m ，t h ed e s i g no f t h ep r o j e c t ， t h er e a l i z a t i o no ft h eh a r d w a r e ，t h ed e v e l o p m e n to ft h es o f t w a r ea n dt h et e s to ft h e p r o p e r t y t h e r ea r ef i v e p a r t s i n t h i s p a p e r t h e f i r s t c h a p t e r i n t r o d u c e sd s p s c h a r a c t e r i s t i c s ，p e r f o r m a n c ei n d e x ，h a r d w a r es t r u c t u r ea n dd e v e l o p m e n tt o o l s o f s o f t w a r e t h es e c o n do n ed i s c u s s e st h ed e s i g n i n go fm i n i m a ls y s t e ma b o u t t m s 3 2 0 v c 5 4 0 2d s pd e v i c ei nd e t a i l ，t h et h i r dp a r ti nt h i sp a p e rd e s c r i b e st h e c o m m u n i c a t i o nm e t h o db e t w e e nt m s 3 2 0 v c 5 4 0 2a n dp cw h e nt h em u l t i c h a n n e l b u f f e r e ds e r i a lp o r t ( m c b s p ) o fv c 5 4 0 2i ss e tu pi ns e r i a lp o r tm o d e h a r d w a r e c b n f i g u r a t i o na n ds o f t w a r ed i a g r a m a r ed e s c r i b e d ，a n dt h ea p p l i c a t i o ni nt h es y s t e mi s p r o v i d e d t h ef o u r t hi n t r o d u c e s ad e s i g n i n go fh i g hs p e e db i d i r e c t i o n a lp a r a l l e l c o m m u n i c a t i o nb e t w e e nd s pa n dp a r a l l e lp o r to fp cb yt m s 3 2 0 v c 5 4 0 2 sh o s tp o r t i n t e r f a c e ( r e , i ) ，i n c l u d i n gh a r d w a r ei n t e r f a c ea n da c c o m p a n y i n gs o f t w a r er o u t i n e a n dm o r e ，at e s te x a m p l ef o rh p ii sp r e s e n t e d t h ek e r n e lo f t h i sp a p e rl o c a t e si nt h e t h i r da n df o u r t hc h a p t e r s t h el a s tp a r to ft h i s p a p e rd r a w st h e c o n c l u s i o na n d c o n c e i v e st h i st a s k sb e t t e r m e n t s i nt h ef u t u r e ，o nt h eb a s i so f t h ep r o j e c tr e s e a r c h ，i ti sm o r ec o n v e n i e n tt of u r t h e r i n c r e a s et h ec o r r e s p o n d i n gs o f t w a r ea n dh a r d w a r em o d u l e s ，a n de n l a r g ei t sf u n c t i o n ， a c c o r d i n gt ot h eu s e r sd e m a n d t h et h e s i sr e s e a r c hc a r la l s ol a yas o l i da n dg o o d f o u n d a t i o nf o rc o n s t r u c t i n gad s ph a r d w a r ep l a t f o r md e v e l o p m e n ts y s t e mw i t hm o r e a b u n d a n tr e s o u r c e s ，s ot h a td s pp r a c t i c et e a c h i n gw i l lb e c o m em o r ep r a c t i c a la n d i n o r es y s t e m a t i c a l i np r a c t i c a la p p l i c a t i o n ，w i t ht h ec h a r a c t e r i s t i co fd s pi t s e l f s f l e x i b l es o f t w a r er e a l i z a t i o n ，d e v e l o p m e n t s y s t e mw i l lb ee a s yt om a i n t a i na n d u p g r a d ec o n s t a n t l y k e y w o r d s ：d e v e l o p m e n ts y s t e m ，d s p ，t m s 3 2 0 v c 5 4 0 2 ，m c b s p ，h p i 引言 随着集成电路技术的发展，各种新型大规模和超大规模集成电路不断涌现。集成电路技术 与计算机技术结合在一起使得数字信号处理系统的功能越来越强大。d s p 技术就是基于v l s i 技术和计算机技术发展起来的- - i 1 重要技术。d s p 技术已在通信、控制、信号处理、仪器仪 表、医疗、家电等诸多领域得到了越来越广泛的应用。随着d s p 器件性能的不断改善，用 d s p 来作信号处理特别是实时信号处理已成为当今和未来技术发展的一个新热点。把d s p 应 用于相关专业的教学实践，就是在教育科研领域的一个典型应用，它对促进和发展电子信息 工程实践教学具有十分重要的意义。 本文的研究工作，考察了国内外d s p 技术在教学科研领域的应用，认真分析了数字信号 处理实验教学活动的主要内容，结合信号信息处理的新特点，制定了基于t m s 3 2 0 v c 5 4 0 2 芯 片丌发系统设计的总体方案。d s p 的密集运算能力能实现数字信号的实时、高速处理，而计 算机强大的处理能力，方便的人机对话，使它具有灵活的软件功能、友好的操作性能。系统 设计综合了它们各自的功能特点，构建了d s p 开发系统应用平台。 本论文的主要研究内容有： ( 1 ) 以t m s 3 2 0 v c 5 4 0 2 为处理核心的d s p 硬件平台最小系统的开发。 ( 2 ) d s p 与p c 的通信。包括d s p 通过h p i 与p c 机的并口通信，和基于m c b s p 与p c 机的串口通信。即系统串口模块和并口模块的功能实现与扩展。 当本开发系统应用于实验教学时，系统的结构特征使得基于它的实验内容具有极大的灵 活性和二次开发特性。学生还可以在现有资源的系统平台上，进行内容丰富的丌放性实验。 同时系统自身可以进行硬件、软件方面的功能扩展和升缴。系统的应用会给数字信号实验教 学增添新的活力，使教学效果达到新的水平。 ( 一) d s p 综述 d s p 芯片及其特点 从2 0 世纪8 0 年代第一片数字信号处理器( d s p ：d i g i t a ls i g n a lp r o c e s s o r ) 芯片诞生以来， d s p 就以数字器件特有的稳定性、可重复性、可大规模集成，尤其是可编程性和易于实现自 适应处理的特点，给数字信号处理的发展带来巨大的机遇，使得信号处理手段更加灵活，功 能更加强大。伴随着微电子技术，数字信号处理技术的快速发展，数字信号处理器逐渐得到 了日新月异的进步，在处理速度、运算精度、处理器的结构、指令系统、指令编程等诸多方 顶都有较大的提高。d s p 已经渗透到消费、军用、民用、商业等各个领域，以及人们生活的 方方面面，成为许多电子系统的技术核心。目前，d s p 产品正向高性能、低功耗、多功能、 多领域等方向发展。 在当今众多d s p 生产厂家的中，最成功的当数美国德州仪器公司( t e x a si n s t r m n e n t s ， 简称t i ) 的一系列产品，其d s p 市场份额占全世界份额近5 0 。目前t i 公司的d s p 产品中 c 1 x c 2 x c 2 x x c 5 x x c 5 4 x c 6 2 x 等系列是定点运算指令系统的d s p s ；c 3 x c 4 x c 6 7 x 等系列是浮点运算指令系统的d s p s ；c 8 x 等系列是多d s p s 集成系统：a v 7 1 0 0 a v 7 1 1 0 等系列是用于视频、音频领域的专用数字压缩产品。 d s p 作为可编程数字信号处理专用芯片是微型计算机发展的一个重要分支，是一种特殊 结构的微处理器。为了快速进行数字信号处理，d s p 芯片一般都采用特殊的软硬件结构。例 如t m s 3 2 0 系列d s p 处理器的基本结构包括：( 1 ) 哈佛结构；( 2 ) 流水线操作；( 3 ) 专用的 硬件乘法器；( 4 ) 特殊的d s p 指令；( 5 ) 快速的指令周期。这些特点，使得t m s 3 2 0 系列d s p 处理器可以实现快速的d s p 运算，并使大部分运算( 如乘法) 能在一个指令周期内完成。 t m s 3 2 0 系列处理器是软件可编程器件，所以具有通用微处理器的方便灵活的特点。 t m s 3 2 0 v c 5 4 0 2 简介 1 t m s 3 2 0 c 5 4 x 系列芯片的特点和生能介绍 t m s 3 2 0 c 5 4 x 是为实现低功耗、高性能而设计的定点d s p 芯片，主要应用在通信系统方 面。该芯片的内部结构及指令系统都是全新设计的，它的主要特点是： ( 1 ) 运算速度快。v c 5 4 0 2 指令周期为1 0 n s 。 ( 2 ) 优化的c p u 结构。它内部有1 个4 0 位的算术逻辑单元，2 个独立的4 0 位的累加器， 1 个1 7 1 7 的乘法器和1 个4 0 位的桶形移位器，4 条内部总线和2 个地址产生器。另外，内 部还集成了维特比加速器，用于提高维特比编译码的速度。 ( 3 ) 低功耗方式。t m s 3 2 0 c 5 4 x 的主要特点是低功耗，可以在3 ，3 v 或2 7 v 工作，有三 个低功耗方式：1 d l e l 、i d l e 2 、i d l e 3 指令，可以节省d s p 的功耗。 ( 4 ) 智能外设。除了标准的串行口和时分复用( t d m ) 串行口外，还提供了自动缓冲串 行口b s p ( a u t o b u f f e r e ds e f i a lp o r t ) 和与外部处理器通信的h p i ( h o s tp o r ti n t e r f a c e ) 接口。b s p 可提供2 k 字数据缓冲的读写能力，降低处理器的额外开销，当指令周期是1 0 n s 时，b s p 的 最大数据吞吐量为1 0 0 m b i t s ，即使在i d l e 方式下，b s p 也可以全速工作。h p i 可以与外部 标准的微处理器直接接口n t m s 3 2 0 v c 5 4 0 2 处理器在本系列中处于先进水平。它具有运算速度快，内部存储空间大， 外部接口性能好等优点。所以笔者选择了技术上比较先进，价格又较便宜的v c 5 4 0 2 作为硬 件开发对象。下面结合v c 5 4 0 2 的实际情况，介绍一下该芯片的体系结构，并重点介绍内存 分配，这在程序编写及调试过程中占有十分重要的位置。 2 t m $ 3 2 0 v c 5 4 0 2 的体系结构 图1 - lt m s 3 2 0 v c 5 4 0 2 引脚分配图 f i g 1 - 1 p i n sc o n f i g u r a t i o no f t m s 3 2 0 v c 5 4 0 2 【1 如图卜1 所示，v c 5 4 0 2 共有1 4 4 个引脚，其中有2 0 根地址线a o a 1 9 ，1 6 根数据线d o d 1 5 ， 4 个外部可屏蔽引脚i n t o # - i n t 3 # 和一个不可屏蔽中断引脚b i o # ，剩下的引脚可以分成以下 几类：存储器控n s l 脚，时钟晶振引脚，多通道缓冲串口引脚，主机接口通讯引脚，电源引 脚，初始化和复位引脚，通用输入输出引脚，以及用于测试的i e e e l l 4 9 1 标准j t a gf _ 1 。 t m s 3 2 0 v c 5 4 0 2 内部体系结构具体如图卜2 所示： ( 1 ) 总线结构 v c 5 4 0 2 体系结构由8 条主要的1 6 位总线( 4 条程序，数据总线和4 地址总线) 构成，其 中： 程序总线( p b ) ：从程序存储器装载指令码和立即操作数。 3 条数据总线( c b ，d b ，e b ) ：负责将片上的各个不同的部分相互连接，例如c p u ， 数据地址产生逻辑，程序地址产生逻辑，片上外设和数据存储器。其中，c b 和d b 传送从数 据存储器读取的操作数。e b 传送写到存储器的数据。 q 4 条地址总线( p a b ，c a b ，d a b ，e a b ) ：负责装载指令执行所需要的地址。 p b 能加载保存于程序存储空间的操作数( 如系数表) 到乘法器和加法器进行乘- 力口操作 或利用数据移动指令( m v p d 和p 沮a d a ) 把操作数移动到数据存储空间的目的地址中。这 种性能，与双操作数读取的特性一起，使v c 5 4 0 2 支持单周期三操作数指令。v c 5 4 0 2 还有一 条双向的片上总线用于访问片上外设。这条总线轮流使用d b 和e b 与c p u 连接。 ( 2 ) 内部存储器 v c 5 4 0 2 存储器被组织进三个独立的可选择的空间：程序存储空间、数据存储空间和i 0 空间。大小都是6 4 k ，总共是1 9 2 k 大小。包括随机存储器( r a m ) 和只读存储器( r o m ) 。 其中，v c 5 4 0 2 所采用的r a m 是双存取访问r a m ( d a r a m ) 。片上双存取访问r a m ( d a r a m ) 被组织在一些块上，因为每个d a r a m 块能够在每个机器周期中被访问两次， 结合并行的体系结构，使得v c 5 4 0 2 得以在一个指定的周期内完成四个并发的存储器操作： 一个取指操作、两个数据读操作和一个数据写操作。d a r a m 总是被映射到数据存储空间上， 也可被映射进程序存储空间用于保存程序代码。v c 5 4 0 2 的2 6 个c p u 寄存器和片上外设寄存 器被映射在数据存储空间【3 】。 v c 5 4 0 2 提供了三个控制位用于在存储空间中配置片上存储器，利用这三个控制位可以设 置片上存储器怎样配置到不同存储空间，指定是配置到程序存储空间还是数据存储空间。以 上通过设置处理器模式状态寄存器( p m s t ) 中的状态位，可以进行调整： m p 而西位： 当m p m c = 1 时，禁止片上r o m 配置到v c 5 4 0 2 的程序存储空间中，即微处理器模式： 当m p m c = o 时，允许片上r o m 配置到v c 5 4 0 2 的程序存储空间中，即微计算机模式。 o v l y 位： 当o v l y = i 时， 当o v l y = 0 时， d r o m 位： 当d r o m = i 时， 当d r o m = 0 时， 片上r a m 配置到程序和数据存储空间中； 片上r a m 仅配置到数据存储空间。 片上r o m 配置到程序和数据存储空间。 片上r o m 不配置到数据存储空间。d r o m 与m p m c 状态无关。 v c 5 4 0 2 内存分配情况详见图1 - 3 。 0 v l y = 1 1 c ? 0 。r = n o l ir i i n ir 1 m 0 r ；j ? 。i r 5 v e d f _ ud ) b h ih l 【! 一一 ：= lm p ”l = j 、。盯j 0 1h 。，m 二，【| r i m cr - j rrlj t 日rm ，d 。 ! 鹭、w i 2 曲一1 j 岵蓦：收钟 i 1 一jr v l c m 1r 、1 r v l 。1 、4 0 2 1 , i p ；4 程序存储空间 当芯片复位时，复位和中断向量分配在f f 8 0 h 开始的程序存储空问，v c 5 4 0 2 也允许中 断向量表重定位到任意一个1 2 8 字的边界上，这让使用者可以将中断向量表从自举r o m 中 移出来，然后再从存储器映射中移去r o m 。片内r o m 有1 2 8 字是用于器件测试的代码( 图 1 - 4 中的保留段) ，其地址是程序空问的0 x f f o o h 一0 x f f 7 f h ，在掩膜时应避开这段区问。 在v c 5 4 0 2 片上的r o m 中，固化有以下内容： 完成从串口、外部存储器、i o 端口或主机接口进行自举加载功能的程序代码： 2 5 6 个字的u 率扩展表； 2 5 6 个字的a 率扩展表； 2 5 6 个字的正弦表： 中断向量表。 片上r o m 分配情况，详见图1 - 4 。其中，片上 r o m 中固化的s i n e 表，在程序中有着更广泛的应用 价值。v c 5 4 0 2 利用页扩展的方式可以扩展程序存储 器，最多达1 m b 。为了实现页扩展，v c 5 4 0 2 提供了 一些增强的特性： 2 0 条地址线； 图1 - 4 片上r o m 分配 f i g 1 4 s t a n d a r do n c h i pr o m l a y o u t 额外的存储器映射寄存器扩展程序计数器x p c 六条额外的指令，用于寻址扩展的程序存储空间。 v c 5 4 0 2 有1 6 页存储空间，每页6 4 k 。当片上r a m 配置到程序存储空间后，扩展程序 存储器的所有页被分为两个部分：共享部分和独立部分。共享部分在任何一页都可以访问， 独立部分则仅在特定页中访i a q t 4 1 。当片上r o m 可以访问时，r o m 配置到程序空间的第0 页， 在其他页中不能访问片上r o m 。芯片通过x p c 的值来访问程序存储器的各个页，x p c 作为 存储器映射寄存器被放到数据存储器的0 0 1 e h 处。扩展程序存储器分配详见图1 ，5 。 p 3 妒2 l 1 6 k t e x ，# p 、0 3 1 _ e2 0 口e 40 k l r “a 图1 5 扩展程序存储器 f i g 1 5 e x t e n d e dp r o g r a mm e m o r y f “9 ”+ j r + 甜 f # f 一3 ； 一 一1 廿 j 。”e f 二；k e _ 。fa + 数据存储空间 v c 5 4 0 2 可以寻址6 4 k 的数据存储空问。片上的r o m 、双存取r a m ( d a r a m ) 可以通 过软件配置到数据存储空间中，芯片在访问存储器时会自动访问这些单元，当d a g e n ( 数 据地址产生器) 产生了不在片上存储器的地址时，会自动产生一个外部总线操作。一般，将 片上r o m 配置到数据存储空间，需要修改p m s t 寄存器的d r o m 位，来允许将片上r o m 当作数据存储器访训懿。 v c 5 4 0 2 的数据存储器第0 页的0 0 0 0 h 0 0 7 f h 存放着存储器映射寄存器，内容包括： 无等待状态访问的c p u 寄存器( 共2 6 个) 。 片上外设的控制和数据寄存器，存放在0 0 2 0 h - 0 0 5 f h 的地址中。 用于补充的3 2 个字的d a r a m ，这就不必将较大的r a m 块分成小碎片。 下面重点讨论几个重要的寄存器： 中断寄存器( i m r 、i f r ) ，地址：o h 和i h 。其中，中断屏蔽寄存器( i m r ) 可以个别 的禁止或允许指定的可屏蔽中断。中断标志寄存器( i f r ) 可以指定当前的中断状态。 状态寄存器( s t 0 、s t l ) ，地址：6 h 和7 h 。状态寄存器包含v c 5 4 0 2 的不同的状态和 模式。其中，s t 0 包括了算术运算和位操作使用的状态位( 0 v a 、o v b 、c 和t c ) 及d p 字 段和a r p 字段。s t l 反映了处理器和指令执行所依赖的模式和状态。 辅助寄存器( a r 0 a r 7 ) ，地址：1 0 h 到1 7 h 。共有8 个1 6 位的辅助寄存器可被c p u 和辅助寄存器算术单元( a r a u s ) 修改。主要作用是产生1 6 位的数据存储空间地址，或作 通用目的寄存器或保存变量。 处理器模式状态寄存器( p m s t ) ，地址：1 d h 。用于控制存储器的配置。 扩展程序计数器( x p c ) ，地址：1 e h 。高7 位指定当前程序存储器的页，低位指定当 前程序存储器的地址。 i o 空间 v c 5 4 0 2 提供了6 4 k 的i 0 空间，寻址范围是0 0 0 0 0 h o f f f f h ，作用是与片外设备连接。 p o r t r 和p o r t w 两条指令可以访问这段存储空间。它适用于访问映射到i 0 空间的设备而 不是存储器。 ( 3 ) 中央处理器c p u v c 5 4 0 2 与其它的5 4 x 芯片具有相同的c p u ，包括：4 0 位算术逻辑单元( a l u ) ：两个 4 0 位的累加器；桶形移位器；1 7 x1 7 位的乘法器；4 0 位加法器；比较、选择和存储单元( c s s u ) ： 数据地址产生器( d a g e n ) 和程序地址产生器( p a g e n ) 。另外，还包括了指数译码器等特 殊应用硬件元件。通过这些硬件，极大的提高了v c 5 4 0 2 在做算术运算时的能力【6 i 。 ( 4 ) 数据存储器寻址 v c 5 4 0 2 提供了七种基本的寻址方式： 立即寻址：指令译码时产生一个定点数。 绝对寻址：指令译码时产生一个1 6 位地址。 累加器寻址：使用累加器a 访问程序存储器中的数据。 直接寻址：在指令字中包含地址的低7 位再与数据页指针d p 或堆栈指针s p 组成实际 的地址。 间接寻址：利用辅助寄存器访问存储器。 存储器映射寄存器寻址：在不修改d p 和s p 的情况下，使用寄存器寻址方式访问c p u 和片上外设的寄存器。 堆栈寻址：管理系统堆栈入栈和出栈操作。 ( 5 ) 程序存储器寻址 p c 寄存器一般用于程序存储器寻址，由程序存储器地址产生逻辑( p a g e n ) 加载。大 多数情况下，p a g e n 在取指之后连续增加p c 值，但当遇到非顺序的操作，如：跳转、调用、 返回、条件操作、指令重复、复位和中断时，p c 值产生非连续的变化7 1 。 ( 6 ) 流水线操作 v c 5 4 0 2 的流水线一共有6 级。流水线的每一级都是独立运行的，一个周期可以由六条指 令处于流水线上的不同阶段。当p c 值出现非连续的变化时，如跳转、调用和返回，一条或 多条流水线上的指令会被放弃。 ( 7 ) 片上外设 c 5 4 x 包含有结构相同的c p u ，但是c p u 连接不同的片上外设，v c 5 4 0 2 包括的外设有： 通用目的输出引脚( b i o # 和x f ) ；软件等待状态发生器：可编程存储器切换逻辑；并行口； 硬件定时器；串行口，主要是多通道缓冲串行口【8 l 。 ( 8 ) 外部总线接口 v c 5 4 0 2 能寻址6 4 k 的数据存储器、6 4 k 的程序存储器( 可外部扩展) 和6 4 k 的i o 空 删。任何对外部存储器或i o 设备的访问都要使用外部总线接口。外部总线接口的r e a d y 引脚和片上的软件等待状态发生器保证处理器能够与各种速度不同的外部设备连接。外部总 线接口的h o l d 方式允许其他设备占用v c 5 4 0 2 的外部总线。这样，外部设备就可以访问 v c 5 4 0 2 的程序存储器、数据存储器和i o 空问上的资源。 ( 9 ) ie e e11 4 9 1 标准的逻辑扫描电路 具有符合i e e e1 1 4 9 1 标准的在片j t a g 接口，用于开发应用系统芯片的仿真和测试。 3 t m s 3 2 0 v c 5 4 0 2 的开发工具 d s p 开发工具包括代码生成和代码调试工具两大类。代码生成工具的作用是将用c 或汇 编语言编写的d s p 程序编译、汇编并链接成为可执行的d s p 程序；而代码调试工具的作用 是对d s p 程序及系统进行调试，使其能够达到设计目标， c c s 是t i 公司开发的一个开放的和具有强大集成能力的d s p 系统开发环境，该套开发 环境及代码生成工具和代码调试工具为一体，能完成d s p 系统开发过程的各个环节，它有先 进的开发工具组成直观的系统，可大幅度减少d s p 开发时间。同时，它包括了高级的编码工 具以及可供第三方接入的开放式结构。c c s 由c 编译器、调试软件及相关插件组成1 9 j 。 图1 - 6 ，就是笔者在开发程序时，所接触到的环境界面。我们使用的是c c s 5 0 0 0 。通过 它可以编辑、编译和调试d s p 目标程序。它由几个主要的窗口组成：工程组显示窗口、程序 内容显示窗口、编辑信息提示窗口和主要工具栏。 图卜6c c s 基本编辑界面 f i g 1 6 b a s i ce d i tw i n d o wo f c c s 在使用过程中，我们感觉到c c s 有以下几个特点： ( 1 ) 集成可视化代码编辑界面，可以方便地直接编写c 、汇编、h 文件、c m d 文件等： ( 2 ) 集成代码生成工具，包括汇编器、优化的c 编译器和链接器等： ( 3 ) 具有完整的基本调试工具，可以载入执行文件( o u t ) ，查看寄存器窗口、存储器窗 9 1 3 和变量窗口、反汇编窗口等，支持在c 源代码级进行调试； ( 4 ) 支持多片d s p 联合调试； ( 5 ) 断点工具，支持硬件断点、数据空间读，写断点、条件断点等； ( 6 ) 探针工具，用于进行算法仿真，数据监视等； ( 7 ) 剖析工具，用于评估代码执行的时间； ( 8 ) 数据波形显示工具，可绘制时域频域波形、眼图、星座图等，并可以自动刷新；提 供g e l 工具，用户可以根据需要编写自己的控制面板菜单，从而方便直观地修改变量，配 置参数； ( 9 ) 支持r t d x ( 实时数据交换) 技术，利用它可以在不中断目标系统运行的情况下， 实现d s p 与其他应用程序进行数据交换； ( 1 0 ) 开放式的p l u g - i n s 技术，支持第三方的a c t i v e x 插件，支持各种仿真器；提供 d s p b i o s 工具，利用该工具可以增强对代码的实时分析能力，如分析代码的执行效率，调 度程序执行的优先级，方便管理或使用系统资源，从而减小开发人员对硬件熟悉程度的依 赖性 1 0 l 。 o 二最小系统设计 一个d s p 系统可分为最小系统设计和外围接口设计两部分。d s p 在必要的工作环境下才 能正常工作，本章将主要根据项目配置d s p 的内部资源，构建能支持d s p 正常工作的最小 系统，包括复位、时钟、电源及存储器接口等，d s p 的外围通信接口设计将在下两章中讨论。 ( 一) 外围芯片的选择 单独一个d s p 芯片是无法使用的，它必须和其他相应的外围器件彳能构成一个完整的系 统。一个d s p 基本硬件系统包括电源电路、复位电路、电平匹配电路、信号输入与输出电路 等，本节主要对支持d s p 最小系统工作的外围芯片进行选择。 1 电源芯片 v c 5 4 0 2 芯片采用了双电源供电机制，以获得更好的电源性能：1 8 v 对应内核电源 ( c v d d ) ，主要为该器件的内部逻辑提供电流，包括c p u 、时钟电路和所有片上外围电路； 3 3 v 对应i o 电源( d v d d ) ，为外部接口引脚提供电压，这样可以直接与外部低压器件接口， 而不需要额外的电平转换电路：降低内核电压的主要目的是降低功耗i “】。这里，我们选用了 t i 的d s p 专用电源芯片t p s 7 3 h d 3 1 8 来提供d s p 正常工作所必需的两种电路环境。电源芯 片引脚分布如图2 - 1 所示。 图2 - 1 t p s 7 3 h d 3 18 引脚图 f i g 2 - 1 p i n so f t p s 7 3 h d 3 1 8 图2 - 2t p s 7 3 h d 3 1 8 内部结构 f i g 2 - 2 b l o c kd i a g r a mo f t p s 7 3 h d 318i n t e r n a lh a r d w a r e t p s 7 3 h d 3 1 8 是一种双输出稳压器，在一个芯片上有两个独立的稳压器，可分别为d s p 一删州侧丽涨涨帖 的i o 电源和核心电源供电。其内部结构如图2 2 所示。该芯片输入电压为3 9 7 v 1 0 v ；输 出电压分为两路，一路为y 3 v ，一路为1 8 v 。每路输出电流最大值为7 5 0 m a 。该芯片还提 供两个宽度为2 0 0 m s 的低电平脉冲，其中任何一个都可用于复位d s p 芯片。在设计中，我们 选用了1 r e s e t # 管脚作为复位端。 2 片外扩展存储器芯片 d s p 内仅有4 k 1 6 b i t 的r o m 和1 6 k 1 6 b i td a r a m ，由于本系统要为今后二次开发中 可能拥有的大量数据量和程序做准备，所以需要进行外部存储器扩展。外部存储器一般有两 种，即存储程序和固定数据的e p r o m p r o m 和可读写的快速r a m 。s r a m 既可用作程序 存储器，也可用作数据存储器。当系统用慢速e p r o m 存放程序时，为提高运行速度，系统 运行时，须将程序从e p r o m 搬至快速的s r a m 中运行i l l 】。解决d s p 片内r a m 容量限制， 有下面几种方法： ( 1 ) 选择资源多的芯片，但这会引起成本的上升； ( 2 ) 改进算法，边读取数据边处理； ( 3 ) 用一个锁存器保存高位地址，通过分页机制来扩展寻址空问。 我们选择了第三种方法外接s r a m 对寻址空间扩展，并且采用了一种优化的混合程序和 数据区外接s r a m 的方法，考虑到时序关系，以及v c 5 4 0 2 只能与异步的存储器连接等因素， 选用了c y p r e s s 公司的c y 7 c 1 0 4 1 c v 3 3 静态r a m ，它的工作电压是3 3 v ，能够与d s p 的读 写速度匹配，无需另加接口时序f 1 2 】。 由于我们所研制的系统需要拥有实现脱机运行的功能，用户代码需被固化在外部的 e p r o m 或f l a s h 存储器中，v c 5 4 0 2 提供了上电引导加载( b o o t l o a d e r ) 功能，用来在上电 时将存放在片外的用户代码加载到快速异步s r a m 中运行。目前市场上的e p r o m 工作电压 一般为5 v ，与3 3 vd s p 芯片相接时需要考虑电平转换问题，而且体积都很大。f l a s hm e m o r y 属于非挥发性内存，它具有e e p r o m 电可擦除的特点，还有功耗低、密度高、体积小、可 靠性高等特点，十分适合于低功耗、小尺寸和高性能的便携式系统1 3 1 。3 3 vf l a s h 可直接与 d s p 相接，因此，采用f l a s h 存储器存储程序和固定数据是一种比较好的选择。 本系统中我们采用了a m d 公司推出的2 5 6 k 1 6 b i t 的f l a s h 芯片a m 2 9 l v 4 0 0 b ，电压 可调节( 3 o v a 3 6 v ) ，供电方式直接与3 3 v 的d s p 接口，简化了系统的电源要求；最快的 存取速度高达5 5 n s ，c m o s 工艺，具有1 0 0 0 0 0 次写入擦写寿命；灵活的块结构支持整片擦 除、块擦除。 3 组合逻辑和时序逻辑控制芯片 使用复杂可编程逻辑器件( c p l d ) 可提高系统集成度、降低噪声、增强系统可靠性并降 低成本，同时它不仅具有电擦除特性，而且拥有边缘扫描及在线编程等高级特性，可用于状 态机、同步、译码、解码、计数、总线接口、电平转换、加密等诸多方面，在信号处理领域 的应用也非常活跃。由于c p l d 具有硬件可编程修改的优点，即使电路板设计时有错误，也 不必在板上飞线或重新制板。只要在c p l d 设计中进行修改就可以了。该特性也利于今后系 统的二次开发。本系统中采用e p m 7 1 2 8 s 来完成译码、存储器扩展以及其他的时序逻辑和组 合逻辑控制，可使整个系统体积减小，增强d s p 访问外设的能力，提高系统可扩展性以及资 源利用率l j 4 j 。 e p m 7 1 2 8 s 是a l t e r a 公司基于第二代m a x 结构体系高性能e e p r o m 结构的c p l d 器件， 完全符合i e e e l l 4 9 1j t a g 边界扫描标准，具有5 v 在系统编程( i s p ) 功能，其引脚到引脚 延时快达6 n s ，内部有1 2 8 个宏单元，8 个逻辑阵列块和2 5 0 0 个可用门，可以容纳各种各样 的独立的组合逻辑和时序逻辑，非常适合输入、输出端要求较多的逻辑复杂的控制密集型系 统。e p m 7 1 2 8 s 是5 v 器件，其核电源为5 v ，i o 电源可接成5 v 或3 3 v ；当i 0 电源接5 v 时，其输出信号也是5 v 电平；当i o 电源接3 3 v 时，可以耐受5 v 的输入信号，而输出信 号为3 3 v 电平 1 5 】。这种采用双电压工作的c p l d 器件还可以为d s p 与外设之间的连接提供 电平转换的功能，例如：v c 5 4 0 2 的管脚电平是3 3 v ，通常应做电平转换后再与其他5 v 外设 相连。这里使用e p m 7 1 2 8 s 主要是为电路提供组合逻辑来完生译码，选通相应器件以及存储 器扩展等功能，它有多达1 0 0 个i o 引脚可供编程使用，可以接入v c 5 4 0 2 的m s t r b # 、p s # 、 d s # 、i s # 等引脚，方便系统扩展存储空间和外设。 t m s 3 2 0 v c 5 4 0 2 为核心的最小系统的基本硬件设计 1 复位电路 v c 5 4 0 2 有一个复位引脚r s # 将c p u 至于可知状态， 电源刚加上电时，v c 5 4 0 2 处于复位状态，r s # 为低使芯片 复位。对于上电后的正确系统操作，r s # 至少保持低电平3 个c l k o u t 周期以确保数据、地址和控制总线被正确的设 置，同时也会发生一系列其他的操作，比如各种寄存器初 始值的设置，图2 - 3 是该系统的一个简单的复位电路，d s p r s # 1 3 f i g 2 3 r e s e tc i r c u i to f d s p 连接到v c 5 4 0 2 的r s 群引脚。 本系统中，由于我们选择了d s p 专用的电源管理芯片t p s 7 3 h d 3 1 8 ，该芯片本身可以提 供宽度为2 0 0 m s 的低电平复位脉冲，所以不再需要设计复位电路。 2 时钟电路与1 0 0 l m 1 z 主频设计 给d s p 芯片提供时钟一般有两种方法。一种是利用d s p 芯片内部所提供的晶振电路，另 一种方法是采用封装好的晶体振荡器，将外部时钟源直接输入到x 2 c l k i n 管脚，x 1 悬空。 为了产生稳定的时钟信号，我们采用了后者，设计 时将管脚x 1 和x 2 c l k o u t 之间连接一个1 0 m h z 晶体来启动内部振荡器，如图2 - 4 所示。 为了实现d s p 系统实时处理信号的效果，希 望系统频率越快越好。v c 5 4 0 2 最高可达1 0 0 m h z 工 作频率，如果仍采用传统的2 分频或4 分频的方式， 势必要求夕卜部频率彳艮高，这里删 采用了更加灵活的 f j g 2 图2 - 4 - c 4 l 耋暑竺黧竺萎嚣a 1 可编程p l l ( p r o g r a m m a b l ep h a s e - l o c k e dl o o p ) 方式。 v c 5 4 0 2 内部具有一个可编程锁相环( p l l ) ，