（微电子学与固体电子学专业论文）40nm可制造标准单元库的设计与实现.pdf

4 0n m 可制造标准单元库的设计与实现 摘要 目前，系统设计都采用白顶向下的设计方法，而标准单元库在该设计方法中 起到了重要的作用。当半导体工业进入到纳米时代后，标准单元的物理实现不仅 要考虑传统的速度、功耗和面积等性能指标，还要考虑由于硅片表面光刻畸变引 起的成品率下降问题。在集成电路设计过程中不得不考虑制造中的问题，在这时 候就诞生了一个新的研究领域可制造性设计技术。标准单元库作为设计与工 艺的桥梁，不得不在标准单元库的设计中考虑可制造性。 本文提出了一种应用于4 0n m 可制造标准单元库的设计方法，该方法对标准 单元库的建库流程和设计方案进行了优化，有利于工艺制造阶段对标准单元的光 学邻近效应校正。本文根据晶圆代工厂( f o u n d r y ) 提供的设计规则、数字i c 设计 流程，以及单元库单元的性能指标等要求，开发了一套4 0n m 可制造标准单元库。 版图设计阶段考虑光学邻近效应校正，将4 0n m 工艺设计规则和可制造性设计 ( d f m ) 规则结合起来，共同指导版图的设计，将制造所要考虑的因素整合到设计 阶段，及早地解决后期可能出现的问题，有效地避免了引起热点的版图结构；对 标准单元库单元进行d f m 优化，并且采用光学仿真技术优化单元结构，从而更 有利于o p c 技术的实施，在很大程度上提高单元库的可制造性。对优化后的单元 版图进行了参数提取，建立了完整的单元库模型，包括：符号库、仿真库、综合库、 布局布线库等库模型，实现了对i c 设计流程的支撑。最后，对4 0h i l l 可制造标准 单元库进行了验证。 本文设计实现的4 0n m 可制造标准单元库不仅在功能、时序、面积、功耗方 面都能满足要求，而且通过了晶圆代工厂工艺设计部门的可制造性测试，证明此 标准单元库可制造性强，在o p c 过程中所花费的时间和存储量都有所减少，有利 于4 0n m 工艺生产良率的提升。通过将流片测试结果和综合库以及h s p i c e 仿真结 果进行对比分析，提出了数字电路设计时的建议。 关键词：可制造性，标准单元库，光学邻近校正，光学模拟仿真，验证 硕士学位论文 a bs t r a c t c u r r e n t l y ，t h et o p d o w nm e t h o d o l o g yi sa d o p t e db ym o s ts y s t e md e s i g na n d s t a n d a r dc e l ll i b r a r yh a sp l a y e da ni m p o r t a n tr o l ei nt h ed e s i g nm e t h o d w h e nt h e s e m i c o n d u c t o r i n d u s t r y h a se n t e r e di n t ot h en a n o m e t e re r a ，t h e p h y s i c a l i m p l e m e n t a t i o no ft h es t a n d a r dc e l lm u s tn o to n l yc o n s i d e rt h et i m i n g ，p o w e ra n d a r e a ，b u ta l s oc o n s i d e rt h ey i e l dd e c l i n ed u et ot h es i l i c o ns u r f a c ed i s t o r t i o nc a u s e d b yl i t h o g r a p h y t h ei s s u e so fm a n u f a c t u r i n gh a v et ob ec o n s i d e r e di nt h ed e s i g n p h a s e a tt h i st i m e ，an e wf i e l do fr e s e a r c hn a m e dd e s i g nf o rm a n u f a c t u r a b i l i t y ( d f m ) h a sg e n e r a t e d s t a n d a r dc e l ll i b r a r yi st h eb r i d g eb e t w e e np r o c e s sa n d d e s i g n e r ，s ow em u s tc o n s i d e rt h em a n u f a c t u r ef o rs t a n d a r d c e l ll i b r a r y t h i sp a p e rp r o p o s e sad e s i g nm e t h o df o r4 0n md f ms t a n d a r dc e l ll i b r a r y w h i c ho p t i m i z e st h el i b r a r yd e s i g nf l o wa n dd e s i g np r o je c ta n dc a nm a k et h ep r o c e s s o fo p cm o r ec o n v e n i e n t t oa c h i e v et h i sg o a l ，t h i sp a p e rc o n s t r u c t sa4 0n md f m s t a n d a r dc e l ll i b r a r ya c c o r d i n gt ot h ed e s i g nr u l es u p p l i e db yt h ef o u n d r y ，t h ed e s i g n f l o w ，a n dt h er e q u i r e m e n t so ft h ep e r f o r m a n c e c o m b i n i n gw i t hd r c r u l ea n dd f m r u l et oi n s t r u c td e s i g n i n go fl a y o u ta tt h es t a g eo fd e s i g n i n gl a y o u t t h ef a c t o ro f m a n u f a c t u r et ob ec o n s i d e r e di n t e g r a t e di n t ot h ed e s i g np h a s et os o l v et h ep o s s i b l e p r o b l e m so ft h el a t es t a g ea ss o o na sp o s s i b l ea n da v o i dt h es t r u c t u r eo fl a y o u tw h i c h w i l lc a u s eh o t s p o te f f e c t i v e l y u s i n gr e ta m e n d m e n tt ot h es t a n d a r dc e l l sa n d o p t i c a l s i m u l a t i o nt e c h n o l o g yt o o p t i m i z e t h ec e l ls t r u c t u r ei nf a v o ro ft h e i m p l e m e n t a t i o no ft h eo p ct e c h n o l o g ya n dg r e a t l yi m p r o v et h em a n u f a c t u r a b i l i t yo f t h ec e l ll i b r a r y e x t r a c t i n gt h ep a r a s i t i cf r o mt h eo p t i m i z e dl a y o u ta n de s t a b l i s h i n g t h ec o m p l e t em o d e lo fc e l ll i b r a r ys oa st os u p p o r ti cd e s i g nf l o w ，i n c l u d e ：s y m b o l l i b r a r y ，s i m u l a t i o nl i b r a r y ，s y n t h e s i sl i b r a r ya n dp nl i b r a r ym o d e l f i n a l l y ，v e r i f y i n g t h e4 0n md f ms t a n d a r dc e l ll i b r a r y t h ed f ms t a n d a r dc e l ll i b r a r yn o to n l ym e e tt h er e q u i r e m e n t si nt e r m so f f u n c t i o n a l i t y ，t i m i n g ，a r e aa n dp o w e r ，i tp a s s e st h ef o u n d r yt d sm a n u f a c t u r a b i l i t y t e s tw h i c hp r o v et h es t a n d a r dc e l ll i b r a r yh a ss t r o n gm a n u f a c t u r a b i l i t ya n dm a k e sf o r t h ey i e l do f4 0n mp r o c e s si m p r o v e m e n t t h r o u g ht h ec o m p a r a t i v ea n a l y s i so f t a p e o u tt e s tr e s u l t s ，s y n t h e s i sl i b r a r ya n dh s p i c es i m u l a t i o nr e s u l t s ，t h i sp a p e r p r o p o s e st h er e c o m m e n d a t i o n so ft h ed i g i t a lc i r c u i td e s i g n i i i 4 0n m 可制造标准单元库的设计与实现 k e yw o r d s ：m a n u f a c t u r a b i l i t y ，s t a n d a r d c e l l l i b r a r y ，o p t i c a lp r o x i m i t y c o r r e c t i o n ，o p t i c a ls i m u l a t i o n ，v e r i f i c a t i o n i v 硕士学位论文 插图索引 图1 1 集成电路工艺节点发展趋势图1 图1 2e d a 工具对数字集成电路设计流程的支持2 图1 3 版图图形和晶圆图形比较4 图1 4 应用o p c 技术修改掩模示意图5 图1 5 冗余通孔插入示意图6 图1 6 天线效应导致栅氧损伤示意图7 图2 14 0n m 可制造标准单元库设计流程1 2 图2 2 并联方式实现高驱动能力的例子1 3 图2 3 单位驱动反相器直流特性曲线1 7 图2 4 上升下降延迟时间示意图1 8 图2 5 上升下降沿渡越时间示意图1 8 图2 6 输入与非门电路图1 9 图2 7c 2 m o s 的实现方式实现的m u x 2 2 0 图2 8 传输门方式实现的m u x 2 2 0 图2 9c 2 m o s 结构实现的l a t 2 l 图2 1 0 传输门形式实现的l a t 一2 2 图3 1a a 层设计规则示意图2 4 图3 2p o l y 设计规则示意图2 4 图3 3m e t a l l 层设计规则示意图2 5 图3 4 接触孔的设计规则示意图2 6 图3 5 水平和垂直布线网格示意图2 7 图3 6 标准单元高度受到的限制2 8 图3 7 标准单元高度设计流程2 9 图3 8d f m 优化前后的b u f x l 一3l 图3 9 晶圆和版图图形差异示意图3 1 图3 1 0a o l 3 1 x 1 标准单元m e t a l 层光学仿真结果3 2 图3 11 优化前后e p e 对比折线图3 2 图3 1 2c a l i b r el f d 工具纠错过程截图一3 3 图3 1 34 0 n m 可制造性标准单元库中单元版图一3 4 图3 1 4c a l i b r ed r c 工作流程一3 5 图3 1 5c a l i b r e 对i n v x l 进行d r c 验证的图形化界面3 5 v i i 4 0n m 可制造标准单元库的设计与实现 图3 1 6 单元拼接在一起后的版图( 局部) 3 6 图3 1 7c a l i b r el v s 工作流程图3 6 图3 1 8c a l i b r e 对i n v x l 进行l v s 通过后的界面3 7 图3 1 9l i b 中i n v x l 的时序信息示意4 0 图3 2 0 仿真库中的i n v x l 4 1 图4 1p v b a n d 示意图4 6 图4 2 标准单元库p v i 测试结果4 7 图4 3 时序松时的面积4 8 图4 4 时序松时的功耗4 9 图4 5 时序紧时的功耗4 9 图4 6 时序紧时的面积5 0 图4 7 面积松时的时序5 0 图4 8 面积紧时的时序5 l 图4 9 面积松时的功耗5 1 图4 10 面积紧时的功耗5 2 图4 11d f m o p t 4 0 t e s t 顶层结构图5 2 图4 1 2d f m o p t 4 0 t e s t 设计流程图一5 3 图4 1 3 功能测试模块原理图结构5 4 图4 1 4 逻辑功能验证电路测试平台5 4 图4 1 53 1 级环振电路结构图5 5 v i i i 硕士学位论文 附表索引 表1 1 标准单元库包含的主要库模型文件及对e d a 工具的支持3 表2 14 0n m 可制造标准单元库单元集1 4 表2 2s m i c 4 0n m 工艺下的基本电性能要求一1 6 表2 3 不同电路结构m u x 2 的性能对比2 l 表2 4 不同电路结构l a t 性能比较2 2 表3 1 版图设计规范2 7 表3 2 标准单元版图的d f m 优化规则3 0 表4 1d f m 优化前后o p c 运行时间及数据量4 7 表4 2 部分功能测试结果5 5 表4 3 环振周期测试结果5 6 表4 4 门延迟计算结果5 6 表4 5 门延迟对比结果5 7 i x 硕士学位论文 1 1 建库背景和意义 第1 章绪论 19 5 8 年是电子技术发展史上具有里程碑意义的一年，德州仪器发明了世界 上第一个集成电路，从此，电子技术的发展引来了新的春天。之后的几十年时间 里，集成电路在摩尔定律的指引下经历了更加飞速的发展，从最初的小规模集成 电路，到中规模集成电路，大规模集成电路，直到超大规模集成电路。现在集成 电路已进入了所谓的甚大规模集成电路阶段。随着m o s i 艺的不断进步，集成 电路的集成度得到飞速的提高，集成电路的特征尺寸( c r i t i c a ld i m e n s i o n ，c d ) 也 不断的缩小，从最初的几微米，发展到了今天的6 5n m ，4 0n m 甚至是2 2n m ，集 成电路的发展已经进入了纳米时代，如图1 1 所示。 2 0 1 6 莓贽 图1 1 集成电路工艺节点发展趋势图 然而，近年来，这一发展规律有变缓的趋势，尤其是随着电路系统越来越复 杂，后期的制作出现了很多不可避免的不良因素，导致了制造问题的出现，主要 体现在工艺过程的光刻和化学机械抛光( c h e m i c a lm e c h a n i c a lp l a n a r i z a t i o n ，c m p ) 阶段，因此，人们在进一步关注晶体管尺寸缩小的同时，也逐步意识到了基于硅 的集成电路制造技术的极限，试图探询新的制造工艺，或是新的改进技术以支持 电路的可制造性，开辟集成电路技术的下一个时代。 复杂的系统设计，尤其是数字集成电路设计，已经和e d a i 具融为一体，密 不可分。从图1 2 可以看出，从前端仿真、综合，到后端的布局布线、形式验证、 静态时序分析、物理验证都有相应的e d a i 具来辅助设计【2 j 。 的 弱 耱 匏 约 於 o l i l 纂威彀路夏蓉繁缀fi孑 4 0n m 可制造标准单元库的设计与实现 图1 2e d a 工具对数字集成电路设计流程的支持 标准单元库能够很好的将工艺、设计者和e d a 工具联系起来。标准单元库包 含多种库模型文件，如表1 1 所示。从仿真库到综合库再到版图库，标准单元库 能够很好的和e d a 工具做到无缝衔接，从而有效地支撑着整个自动化设计流程。 当集成电路发展到了纳米时代，由于制作阶段工艺的特殊要求，现有的设计 方法学、标准单元库的设计和e d a 设计流程都遇到了空前的挑战，想要成功的完 成一颗芯片的流片工作，所需要的技术背景支持要求越来越多元化，设计流程也 越来越复杂【3 j 。目前，标准单元库设计技术所面临的最大挑战和研究热点主要集 中在以下四个方面： 硕士学位论文 表1 1 标准单元库包含的主要库模型文件及对e d a 工具的支持 ( 1 ) 时序：系统级芯片的工作频率越来越高，对芯片的速度提出了更高的要 求； ( 2 ) 面积：从成本考虑，芯片的面积需要进一步的优化； ( 3 ) 功耗：芯片集成度越来越高，低功耗设计成为主流； ( 4 ) 良率：在纳米级的工艺节点，芯片成品率成为最关键的问题。 目前，集成电路技术正处于重要的转折点，是否能够成功的应对上述的四点 挑战将直接决定着集成电路的下一步发展，同时设计开发出一套满足纳米级设计 要求的标准单元库变得尤为重要。 1 2 纳米时代面临的可制造性设计问题 随着集成电路特征尺寸的不断缩小，集成电路在制造中的困难越来越多，怎 么提高可制造性以便摩尔定律能够走得更远成为当今i c 界普遍关心的问题。在集 成电路制造过程中，光刻和化学机械抛光是至关重要的两个阶段，这两个阶段做 的好坏与否直接影响集成电路制造的成功与否。把光刻和化学机械抛光这两点综 合起来，将成为硅基集成电路技术持续时间的一个重要决定因素，再加上通孔失 效和集成电路制造中的天线效应便是现在如火如荼的可制造性设计技术【4 】。 1 2 1 纳米时代的光刻 集成电路的特征尺寸在0 18l x m 以下已经小于光刻光源使用的1 9 3n m 的光 源，由于各种邻近效应的存在，造成了版图上的图形与晶圆图形的差异，如图1 3 所示。 之所以要坚持使用1 9 3n m 的光源，有着以下2 方面的原因：一方面是因为要 更新大规模的设备不得不考虑成本问题，即使是台积电这样的大型晶圆加工厂也 需要很长的时间才能收回成本。另一方面是由于下一代光刻技术还不成熟，而现 在采用的各种光刻分辨率增强技术也在不断增加着光刻的成本，如果说这种成本 增加到无法承受的地步，新的芯片制造技术或光刻技术必然出现【5 j 。目前，研究 人员正花费大量的精力去探索更加先进的光刻技术。 4 0n m 町制造标准单元库的设汁与实现 图1 3 版图图形和晶圆图形比较 双曝光技术( d o u b l ee x p o s u r e ) 是另一种能够有效提高光刻图形质量的技术。 但这一技术面临两个主要问题，一是需要一种有效的算法将一幅密集图形有效拆 分成两幅较稀疏的图形；二是两块掩模之间图形的准确对准问题，这一点在纳米 节点下是较难实现的【6 】。由于这两点限制，这项技术现在依然不成熟。 x 光刻( 极紫外光，e u v ) 的概念也已提出多年，是以波长为1 0 1 4 纳米的极紫 外光作为光源，e u v 技术最明显的特点是曝光波长一下子降到13 5a m ，它能够 把光刻技术扩展到3 2n m 以下的特征尺寸，是目前研究的热点【7 j 。 光刻投影系统的性能由最小分辨率r 和焦深d o f 这2 个主要参数决定。而这2 个参数与光刻光源的波长九和数值孔径n a 的关系如下所示： r = k l 击 ( 1 - 1 ) 。叩= 七：畚 ( 1 2 ) k l ，k 2 为特定光刻工艺的特征常数，它们与光刻胶，光学系统以及掩模图形 有着紧密的联系。目前的光刻系统中，k 1 和k 2 的值一般在0 5 到1 0 2 _ 间。根据公 式1 1 可以清楚的看出，提高分辨率有3 种方法。一方面可以从光源入手，采用更 理想的光源以减小波长，但由于对用于集成电路光刻领域的光源还有着其他各种 苛刻的要求，目前光源波长降低的速度很难跟得上摩尔定律的要求；另一方面人 们在光刻仪器上下了很大力气以求增大数值孔径，但是，从式1 2 我们可以清楚 的看到，增大数值孔径的同时必然减小聚焦深度，由于晶圆的不平整性以及光刻 胶的厚度，要求数值孔径具有一定的厚度，所以，我们不可能一味的增大n a 。 在前两种方法都不行的情况下，人们不得不探索别的出路，这就是近年来在研究 领域很活跃的r e t 技术( 分辨率提高技术) ，采用合适的r e t 技术可以进一步减小 k 1 的大小，从而达到减小特征尺寸的目的。现在的光刻分辨率技术比较常用的有 4 种：光学临近效应校正( o p t i c a lp r o x i m i t yc o r r e c t i o n ，o p c ) ，移相掩模 ( p h a s e - s h i f t i n gm a s k ，p s m ) ，离轴光照( o f f - a x i si l l p m i n a t i o n ，o a i ) ，和亚分辨率 硕士学位论文 辅助特征线技术( s u b r e s o l u t i o na s s i s tf e a t u r e s ，s r a f s ) 。本论文只是针对o p c 和 p s m 对版图做了相应的优化。 光学邻近效应产生的原因是当掩模的线条尺寸接近给定的成像系统的理论 分辨极限时，由于衍射造成相面的波前畸变，从而影响了光刻成像的质量。 光学邻近效应校正技术是光刻技术中采用最早的，其理论的提出可以追溯到 2 0 世纪8 0 年代初。我们可以从产生光学邻近效应的原因入手来实现校正，也可以 从光学邻近效应产生的结果入手反过来修改掩模而达到校正的目的。即，一方面 对一定的成像系统我们可以把这种畸变看成是衍射受限的结果，另一方面我们也 可以把它视为像面光强分布的不合理。从前一角度分析，需要综合考虑改善成像 系统，例如采用特殊照明方式和特殊滤波手段，其分析过程十分复杂，难度较大。 而从后一角度，我们只需简单地通过在掩模上添加适当的衬线使像面的光强分布 趋于合理从而减小由于光的干涉，衍射和光刻胶曝光显影刻蚀后带来的图形非线 性失真。因此，对比与前一种方法，这种方法从应用角度来看实现起来较为容易、 而且快速、实用，也是目前f o u n d r y 普遍采用的方法。图形畸变主要可以分为三 类：线条长度变短，宽度变化，拐角圆化。 嚣重薹 a ) o p c 技术分别应用 b ) o p c 技术的综合运用 图1 4 应用o p c 技术修改掩模示意图 一组简单的例子如图1 4 所示，a ) 为了消除拐角圆化，我们在线条拐角处添 加衬线，为了消除线条回缩，我们在线条末尾添加锤子头形状的模块，为了消除 线条宽度变化【8 1 ，我们添加宽度偏移，在掩模图形上综合运用这3 种方法后所得 到的图形如图b 图所示。 移相掩模的概念最初是在1 9 8 2 年由i b m 的m d l e v e v s o n 等人提出的。移 相掩模基本上是在原来的掩模上有选择的淀积一层称作移相器的透明图形层而 制成的。利用透过带有移相器和不带移相器的两个相邻窗孔的光波具有1 8 0 0 的 相位差而产生的相消干涉作用，使窗孔之间的光强减小，从而增大了投影图像的 反差，提高了分辨能力【9 1 。 1 2 2 纳米时代的化学机械抛光 铜工艺在o 18 p m 节点以下成为i c 互连线的主流工艺。电镀后晶圆表面的铜 4 0n m 可制造标准单兀厍的设计与实现 金属层的厚度是参差不齐的。因为产生了这种不平整的形态，化学机械抛光这个 步骤也就无可避免。 c m p 的整个过程分为3 步，即铜的粗磨，铜的精磨，去除阻挡层。由于整个 c m p 过程的非常复杂，在运行完c m p 后会出现碟状( d i s h i n g ) 等类型的缺陷，这是 因为晶圆上的铜没有被磨的一样平。这种不平整性必然导致光刻系统的聚焦不 准，还会导致互连线的寄生电阻电容的不规则变化，严重影响时序分析。同时， 这些缺陷如果严重到一定程度，将会引起电路的开路和短路。更加致命的是，随 着金属层的堆叠，这种不平整性会在上层金属中表现的越来越明显，这也是目前 晶圆加工厂关注的热点【1 0 j 。 1 2 3 纳米时代的其他可制造性问题 导致超纳米级芯片制造良率降低的另一个重要原因是通孔失效，分为完全失 效和部分失效。通孔的部分失效则会增加互连的电阻，增加不必要的时延，时延 超过一定程度就可能引起时序上的违例，而完全失效会造成互连的断路。目前主 要是通过冗余通孔的插入来解决通孔失效，就是在原有通孔旁边并联上冗余通 孔，如图1 5 所示。 图1 5 冗余通孔插入示意图 由概率论的原理可知多个通孔同时发生故障的概率要比单个通孔小得多，同 时也能有效减少通孔电阻，因为多个电阻并联其有效电阻要小于最小的那个电 阻，进而减少互联线的延时。c a d e n c e ，s y n o p s y s ，m e n t o r 等主流e d a 软件供应 商己经在他们最新的布线器中应用了冗余通孔插入技术。例如，s y n o p s y s 的a p r 工具i cc o m p i l e r 可以通过以下t c l 命令插入冗余通孔： i c c s h e l l i n s e r t r e d u n d a n t v i a s 还有一个不容忽视的可制造议题是天线效应规则。天线效应主要涉及工艺过 程中直接连在栅上的金属长度过长，容易积聚游离电荷，而对栅造成损害。天线 效应示意图如图1 6 所示。 硕士学位论文 图1 6 天线效应导致栅氧损1 务不熏图 通常，我们用天线率来衡量一颗芯片能发生天线效应的几率。天线率的定义 是：构成所谓“天线”的导体( 一般是m e t a l ) 的面积与所相连的栅的面积的比率。 如下式所示： q 尺= 孚 ( 1 3 )n、一， o g s m 值的是与栅相连的金属的面积，s g 是指栅的面积。这个比率越大，就越容易发 生天线。这个值的界定与工艺和生产线有关，经验值是3 0 0 ：l 。随着工艺技术的 发展，栅的尺寸越缩越小，布线金属层越来越多，发生天线效应的可能性就越大， 所以，在0 4 “m 以上工艺，我们一般不大会考虑天线效应，而在0 2 5 1 a m 以下工艺， 我们就不得不考虑这个问题了。目前主要是通过跳线法和插入天线二极管的方法 来消除天线效应。 1 3 标准单元库的发展趋势 随着数字集成电路设计的进步。标准单元库的设计也在不断更新发展。纳米 工艺阶段，尤其是4 0n m 制程及以下，集成电路制造阶段遇到了前所未见的很多 可制造性问题，致使工艺已经不能像前几代那样有规律的演进，而在芯片设计的 过程中，同样也会引入一些问题，最终成为提升芯片良率的限制。在这个背景下， 为了更好地支撑集成电路设计流程，从现有的设计流程来说，标准单元的设计技 术也面临重大挑战，对标准单元库进行针对可制造性优化是一个关键的步骤。随 着可制造设计( d e s i g nf o rm a n u f a c t u r i n g ，d f m ) 技术研究的深入，人们已经开始 不再把目光只放在掩模和晶圆上，而是进一步提升到了物理设计层面，希望在：芯 片的物理设计阶段就将一些可能影响良率的问题提前解决掉。基于o p c 的物理设 计方法成为研究重点。 4 0n m 可制造标准单元库的设计和开发主要是从o p c 方面考虑。传统方式下 4 0a m 可制造标准单元库的设计与实现 ! ! ! ! 日! = = = = = = 昌j = = ! ! ! ! ! ! ! ! ! ! ! ! ! 自! = ! ! ! e = = = ! = = = = ! = ! ! i i i i ! = = 自= = = = = = ! ! ! ! ! ! ! = e = 自= = = = = 鲁 的o p c 都是在芯片版图完成以后，在掩模数据准备阶段完成的，所有的工作都在 掩模上进行。使得o p c 需要大量的数据，造成了巨大的存储成本，并耗费漫长的 修f 时间。由此，如果在版图设计阶段就将o p c 考虑进去，将大大的提高设计的 质量和效率。大家都知道，数字芯片o p c 处理过程和所采用的标准单元库也息息 相关，所以，通过标准单元库单元版图物理设计的优化和改进来提高o p c 处理的 时效性和高效性是能够实现的。同时，对于芯片设计者来说，如果能够在版图编 辑的过程中就反映出特定的版图是否存在制造上的潜在问题，对于i c 设计的质量 有很大的帮助。可制造标准单元库意味着整合制造的考虑，及早在设计的环节中 处理生产所发生的问题，并且简化o p c 的处理，争取在设计当中达到更高产品成 品率的目标。可制造性目标的引入，在传统标准单元的设计规则、面积和性能目 标以外增加了新的复杂性。为此在标准单元的设计流程中，需要增加新的设计工 具和设计方法。 1 4 本论文的主要内容及结构安排 1 4 1 主要内容 本文关注纳米工艺时代的可制造性设计，尤其是工艺制造阶段中一种常用的 光刻分辨率提高技术光学邻近效应校正( o p c ) 所面临的问题和挑战，重点 研究纳米工艺标准单元库的可制造性设计。本文提出了一种应用于4 0n l t i 可制造 标准单元库的设计方法。该方法对可制造标准单元库的建库流程和设计方案进行 了优化，有利于提高工艺制造阶段对标准单元的光学邻近效应校正，提高单元库 的可制造性。本文应用该方法，根据f o u n d r y 提供的设计规则，d f m 优化规则， 标准单元库将支持的i c 设计流程，以及单元库单元的性能指标等要求，确定了设 计方案，使用c a d e n c e 、s y n o p s y s 、m e n t o r 公司的软件以及中科院e d a 中心自主 研发的光刻模拟仿真软件开发了一套4 0n m 可制造标准单元库。 本文在传统标准单元库建库流程中引出了4 0n l $ 1 可制造标准单元库建库流 程，详细描述了各个步骤，重点讲述了该单元库的设计方案。在单元选择部分， 除了选取传统单元库中基本的组合逻辑和时序逻辑单元外，为了满足后端设计及 低功耗的需求，本文加入了7 种特殊单元。 4 0 纳米可制造标准单元库采用c m o s 结构，以单位驱动反相器的尺寸为基 准，设计了其他单元的晶体管尺寸。 在版图方面详细阐述了单元库版图设计规则以及各个指标的制定，重点讲述 了单元高度的设计方法。为了充分考虑4 0n m 单元库的可制造性，对单元版图设 计进行优化和改进，在物理设计阶段尽量将o p c 考虑进去，以提前解决工艺阶段 硕士学位论文 可能出现的问题。提出了较为规整的版图结构，有利于版图的拼接，同时简化了 后期o p c 处理的复杂度。再者，版图设计时充分考虑d f m 优化技术，合理的将 d f m 设计规则与d r c 规则结合起来，共同指导单元版图的设计，有效地避免了 容易引起制造问题的版图结构。应用c a l i b r e a 2 具对单元版图进行d r c 、l v s 验证 过程。 通过物理验证之后，对标准单元库单元进行了r e t 修正，采用光学模拟仿真 技术对库单元进行进一步优化，以保障工艺阶段o p c 技术得以有效地实施。对优 化后的结果进行了验证，对比结果表明：本文设计开发的4 0n m 可制造标准单元 库单元的边沿放置误差值与未经过光学模拟仿真技术优化的单元的边沿放置误 差值相比，得到了很好的改善，同时很好的改善了多处虚接的端点，极大地提高 了单元的可制造性。 为了实现标准单元库对i c 设计流程的支撑，对优化后的单元版图进行了参数 提取，建立了完整的单元库模型，包括：符号库、仿真库、综合库以及布局布线 库。 最后对设计实现的4 0r i m 可制造标准单元库进行验证和测试，验证测试工作 包括：对可制造标准单元库的仿真库模型，时序信息的正确与否进行验证，对可 制造性进行验证，对可制造标准单元库和传统的单元库的性能做对比验证，最后 提出了一种流片验证电路的设计方法以及对流片结果进行了分析。 验证结果表明，本文设计实现的4 0n m 可制造标准单元库在时序、面积、功 耗方面都能满足要求。通过将流片测试结果和综合库以及h s p i c e 仿真结果进行 对比分析，提出了数字电路设计时的建议。同时，4 0n m 可制造标准单元库通过 了f o u n d r yt d 部门的内部测试，测试结果如下：与传统标准单元库相比，本文设 计开发的4 0n m 可制造性标准单元库的工艺偏差权重函数( p v i ： p r o c e s s v a r i a b i l i t y i n d e x ) 缩小了将近1 0 ，设计偏差权重函数( d v i ： d e s i g n v a r i a b i l i t y i n d e x ) 等于0 ，o p c 运行时间减少了1 5 0 3 及o p c 运行完后的 版图数据量减少了1 0 ，具有很好的可制造性，能够很好地支持纳米工艺阶段数 字集成电路的设计。 1 4 2 本论文结构安排 本论文共分为五章：第一章绪论部分介绍了标准单元库研发的背景和意义， 纳米工艺时代关注的可制造性设计问题，尤其是工艺制造阶段光刻所面临的问题 和挑战以及分辨率增强技术。具体涉及, 至u 4 0n m 工艺节点，标准单元库的可制造 性设计，由此，引出本论文要解决的问题和提出的方法，简要介绍了本论文主要 内容及创新点。 第二章在传统标准单元库建库流程中引出了4 0n m 可制造标准单元库建库流 4 0n m 可制造标准单元库的设计与实现 程，详细描述了各个步骤，重点讲述了该单元库的设计方案。在单元选择部分， 除了选取传统单元库中基本的组合逻辑和时序逻辑单元外，为了满足后端设计及 低功耗的需求，本文加入了7 种特殊单元。通过h s p i c e 仿真制定了单位驱动反相 器的晶体管尺寸以作为其他单元晶体管尺寸的参考依据。 第三章设计实现了一套4 0n m 可制造标准单元库。在版图方面，详细阐述了 单元库版图设计规则以及各个指标的制定，重点讲述了单元高度的设计方法。提 出了较为规整的版图结构，有利于版图的拼接，同时简化了后期o p c 处理的复杂 度。再者，版图设计时充分考虑d f m 优化技术，合理的将d f m 设计规则与d r c 规则结合起来，共同指导单元版图的设计，有效地避免了容易引起制造问题的版 图结构。并且描述了应用c a l i b r e 2 1 2 具对单元版图进行d r c 、l v s 验证过程。通过 物理验证之后，本章还对标准单元库单元进行了r e t 修正，采用光学模拟仿真技 术对库单元进行进一步优化，以保障工艺阶段o p c 技术得以有效地实施。为了实 现标准单元库对i c 设计流程的支撑，对优化后的单元版图进行了参数提取，建立 了完整的单元库模型，包括：符号库、仿真库、综合库以及布局布线库。 第四章对设计实现的4 0n m 可制造标准单元库进行验证和测试，验证测试工 作包括i 对可制造性进行验证，对可制造标准单元库和传统的单元库的性能做对 比验证，最后提出了一种流片验证电路的设计方法以及对流片结果进行了分析。 最后对本文4 0n m 可制造标准单元库设计技术进行了总结，并对后续工作进 行了展望。设计实现的单元库具有较好的性能，可供一般版图综合时重复使用， 提出的标准单元库设计方法具有一定的参考价值，对降低后期工艺制造的复杂 度、缩短设计周期具有一定得意义。 硕士学位论文 第2 章建库流程及设计方案 在建立4 0n m 可制造标准单元库之前我们必须首先确立建库流程以及设计 方案。本文在这一章将会在传统单元库的建库流程基础上提出4 0n m 可制造标准 单元库的建库流程以及设计方案。 2 14 0n m 可制造标准单元库建库流程 目前，大多数的数字集成电路系统设计都采用自顶向下的设计方法，而标 准单元库在该方法中起到了重要的作用。因此，建立一套满足性能要求的标准单 元库对于数字集成电路设计来说显得至关重要。传统的建库流程中并没有把 d f m 方面考虑进去，只是尽可能的去满足时序、面积、功耗方面的要求【1 1 | 。4 0n m 可制造标准单元库在实现传统标准单元库的基础上，充分考虑光学邻近效应校 正，移向掩模分析等d f m 设计优化，使得所研发的标准单元库具有高准确性和 高可制造性等特点。在传统标准单元库建库的基础上，确定了一套完善的4 0n m 可制造标准单元库设计流程。设计流程图如图2 1 所示。 ( 1 ) 设计方案的制定：在设计实现4 0n m 标准单元库之前，我们首先要制定 设计方案。主要包括单元的选择和单元中晶体管尺寸的制定。 ( 2 ) 库单元电路设计：合理设计所需要的全部库单元的电路结构及器件尺 寸，并用h s p i c e 等仿真工具对设计电路的结构进行测试，检验电路在逻辑、时 序上是否满足要求。 ( 3 ) 库单元版图设计：与传统建库流程不同，在4 0n m 工艺节点，我们根据 d r c 和d f m 优化规则，综合考虑版图面积优化的串并联比例和性能之间的冲突， 设计完成各个标准单元的版图，并用光学模拟仿真技术对版图进行验证以便进行 进一步的优化，此时生成完整的通过d r c 与l v s 验证的单元版图库i l 2 。 ( 4 ) 其他库模型建立：为了使标准单元库和e d a 工具做到无缝连接，一套完 整的标准单元库仅包含版图库是不够的，必须包含各种符合国际标准能被不同 e d a 工具识别的库模型文件，像综合库、符号库、仿真库、布局布线库等。目前， 像c a d e n c e 和s y n o p s y s 等e d a 软件供应商都提供生成上述库文件的工具并且提供 验证方法，可以很方便的生成各种库模型文件【l3 1 。同时还需要为整套标准单元 库各部分建立相应库文档，以指导用户有效地使用库资源。 4 0n l n 可制造标准单元库的设计与实现 圈2 14 0n m 可制造标准单元库设计流程 ( 5 ) 库验证：本文4 0n m 可制造标准单元库必须通过晶圆代工厂的可制造性 验证。不仅如此，单元库在发布前往往要进行大量的验证，以保证库模型的正确 性以及应用库模型设计出来的电路在制造出来后时序、功耗、面积性能都能满足 要求。 ( 6 ) 撰写相关文档：开发并验证完标准单元库后，还应该撰写单元库设计报 告、使用手册、数据手册、测试报告等相关文档，以方便f o u n d r y 和设计者使用， 更好的指导设计者设计电路，并将相关资料整理打包。 2 24 0n m 可制造标准单元库单元的选定 要设计实现这