（微电子学与固体电子学专业论文）cmos电荷泵锁相环中的数字电路设计.pdf

摘要 摘要 本课题设计的电荷泵锁相环为数模混合电路，作为频率合成器产生片内时钟。 它由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器组成。 本文设计了满足锁相环环路整体性能的鉴频鉴相器，要求鉴相精度高、速度 快、功耗低。采用了修改的真单相对钟逻辑结构触发器，提高了电路工作速度。 鉴频鉴相器要求鉴相精度高，在保证其良好的鉴相范围和捕获速度的前提下，增 加复位延迟电路的延迟时间，消除鉴相“死区”。设计了可实现从4 - 1 5 可变整数分 频比输出的分频器。为达到低功耗设计，采用了多模块设计。为了提高工作速度， 采用了改进的真单相时钟逻辑结构触发器，并详细讨论了动态电路的竞争问题和 信号完整性问题，提出了修改意见，同时对设计高速电路提出了初步方案。除此 之外设计了压控振荡器的启动电路，固定2 分频器以及为了便于可编程分频器测 试的电路。 对满足性能要求的数字电路进行了后端版图设计。首先对工艺进行了介绍； 其次介绍了电路版图设计的布局、布线和考虑的因素；再次介绍了各模块的版图 设计，确定封装形式，定义管脚；最后给出了后仿真的结果。 本课题的电荷泵锁相环电路设计参加上海集成电路设计中心提供的多项目晶 圆项目，采用中芯国际0 1 8 t t mc m o si p 6 m1 8 v 混合信号工艺。所有电路设计采 用全定制设计流程，采用p q f p 封装，共有6 4 个管脚，已经将版图数据向f o u n d r y 提交，即将流片。 关键词：电荷泵锁相环鉴频鉴相器可编程分频器设计仿真 a b s t r a c t t h ec h a r g e - p u m pp h a s e - l o c k e dl o o p ( p l l ) p r e s e n t e d i nt h i s p a p e ri s a m i x e d - s i g n a lc i r c u i t i tf u n c t i o n sa saf r e q u e n c ys y n t h e s i z e rf o rp r o v i d i n go n - c h i pc l o c k s i g n a l s t h ec i r c u i ti sc o m p o s e do f ap h a s e f r e q u e n c yd e t e c t o r ( p f d ) ，ac h a r g e - p u m p ， al o o pf i l t e r , av o l t a g e - c o n t r o l l e do s e i l l a t e r ( v c o ) a n dah i g h - s p e e df r e q u e n c y d i v i d e r ( p r e s c a l e o a h i g h - s p e e dp f d t h a tm e e t st h er e q u i r e m e n ts p e c i f i e db yo v e r a l lp e r f o r m a n c eo f t h ep l li sd e s i g n e d t h ep f dh a saf i n ep h a s e - d e t e c t i o na b i l i t yw h i l ec o n s u m i n gv e r y l o wp o w e r i t so p e r a t i o ns p e e di si m p m v e db ym a k i n gu s eo ft r u es i n g l ep h a s ec l o c k ( t s p c ) - b a s e df l i p - f l o p ah i g hp h a s e - d e t e c t i o nr e s o l u t i o ni sd e s i r a b l ef o ra p f d t h e d e a d - z o n e o fp h a s e - d e t e c t i o ni se l i m i n a t e db ye l o n g a t i n gd e l a yo ft h e “嬲c i r c u i t w h i l em a i n t a i n i n ga l la c c e p t a b l ep h a s e - d e t e c t i o nr a n g ea n dc a p t u r es p e e d ap r e s c a l e r w i t had i v i d i n gr a t i or a n g i n gf r o m4t o15i sa l s od e s i g n e di n t h i sp a p e r a ne n h a n c e d t s p cf l i p - f l o ps t r u c t u r ei se m p l o y e di nt h i sp r e s c a l e rd e s i g nt oi m p r o v ei t ss p e e d t h e 托i c ep r o b l e mi nd y n a m i cc i r c u i ta sw e l la ss i g n a li n t e g r i t yi sd i s c u s s e di nd e t a i l ，a n d s o m em o d i f i c a t i o ni ss u g g e s t e d ad e s i g ng u i d e l i n ef o ri m p l e m e n t i n g ac i r c u i to f h i g h e r s p e e di s a l s op r o p o s e di nt h i sp a p e r i na d d i t i o n , as t a r t - u pc i r c u i tf o rv c o ，a d i v i d e - b y - 2m o d u l ea n da c i r c u i tf o rt e s t i n gt h ep r o g r a m m a b l ep r e s c a l e ra r ed e s i g n e d a l la b o v ec i r c i i i t sa 心l a i do u t as i m p l ei n t r o d u c t i o nt ot h em a n u f a c t u r i n gp r o c e s s i sp e r f o r m e d , t h e nf a c t o r sb e i n gt a k e ni n t oc o n s i d e r a t i o ni nf l o o rp l a n n i n ga n dm u t i n g t h ec i r c u i ta r ed i s c u s s e d t h el a y - o u to fe a c hm o d u l e t h ep a c k a g ef o r mo ft h ec h i pa s w e l la sb a c k - e n ds i m u l a t i o nr e s u l t sa l ea l s oo v e n t h ec h a r g e - p u m pp h a s e - l o c k e dl o o pd e s i g n e di nt h i sp a p e ri sf u l l y - c u s t o m i z e d , a n di ti st ob et a p e do u tw i ms t a n d a r dm i x e ds i g n a lo 1 8 1 m ap r o v i d e db ys m i c i t s p a c k a g ef o r mi sp q f p 6 4 k e y w o r d ：c h a r g e - p u m pp h a s e - l o c k e dl o o pp h a s e - f r e q u e n c yd e t e c t o r p r o g r a m m a b l ep r e s c a l e rd e s i g n s i m u l a t i o n 创新性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中 不包含其他入已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学 或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所 做的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 劭建构 日飙至! 璺：三f 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电予科技大学。本人保证毕 业离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。 学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全 部或部分内容，可以允许采用影印、缩印、或其它复制手段保存论文。( 保密论 文在解密后遵守此规定) 本学位论文属于保密，在年解密后适用本授权书。 本人签名： 导师签名： 日期：加0 7 ，口 日瓤：劲田l 列 第一章绪论 第一章绪论 1 1 锁相环发展简史及国内外发展现状 锁相环p l l ( p h a s e - l o c k e d l o o p ) 是一个闭环的相位自动控制系统。它的输出信 号能够自动跟踪输入信号的相位变化，也可以将之称为相位差自动跟踪系统，它 能够自动跟踪两个信号的相位差，并且靠反馈控制来达到自动调节输出信号相位 的目的。 锁相( p h a s e 1 0 c k i n g ) 的概念是在上个世纪3 0 年代提出来的，1 9 3 2 年法国工程 师b e l l e s i z e 实现了世界上第一个锁相环路【”。此后，锁相技术在通信、导航、广 播与电视通信、仪器仪表测量、数字信号处理及国防技术中得到广泛应用，其应 用发展大致经历了如下几个阶段： 二十世纪3 0 年代接收设备锁相同步控制 二十世纪4 0 年代电视接收同步扫描 二十世纪5 0 年代锁相接收机实现卫星通信技术 二十世纪6 0 年代各部件制作费用昂贵，发展受限制 二十世纪7 0 年代一成为现代通信、电子技术领域中不可缺少的重要控 制技术 二十世纪8 0 年代以后数字锁相、集成锁相出现，大大推动数字通信、 卫星通信的发展 从时问上看，锁相环路的大发展出现在2 0 世纪6 0 年代以后，而这个时期正 是集成电路技术开始迅速发展的时期。可以说，是在集成锁相环路出现以后，锁 相环的工业应用前景才日益的广阔起来。总的来说，它朝着集成化、多用化，数 字化的方向发展。 在锁相环p l l ( p h a s e - l o c k e dl o o p ) 发展之初，都是由分立元器件组成的，电路 复杂，调整困难。到2 0 世纪7 0 年代，随着半导体集成技术的日趋成熟，锁相环 电路成为了集成电路芯片后才开始得到了广阔的商用。第一块p l l 集成电路芯片 出现在1 9 6 5 年左右 2 1 。这时的p l l 全都是用模拟技术实现的。p l l 成为了当时模 拟电路设计中的又一大模块。之后的几年内就出现了数模混合的锁相环电路，以 及后来的全数字锁相环电路。这三种锁相环电路各有千秋，相互弥补，分别存在 于各类电子产品中。 电荷泵锁相环c p p l l ( c h a r g e - p u m pp h a s e l o c k e dl o o p ) 是数模混合p l l 中的 典型代表。其不可替代的优势在于；在理论上，可以证明c p p l l 静态相位误差为 2 c m o s 电荷泵锁相环中的数字电路设计 零，而且实践也证明c p p l l 具有高速、低功耗、低抖动的特性，是设计实现锁相 环的一个简单、高效的方法。通过环路带宽、阻尼因子、锁定范围等变量的折中， 可以对c p p l l 进行灵活的设计。c p p l l 一般用数字电路实现环路中的鉴频鉴相器， 环路滤波器也是低通滤波器，压控振荡器还是模拟电路，紧接着鉴频鉴相器的电 荷泵是数模电路的交点。它主要用于频率合成，时钟处理等领域，是目前应用最 为广泛的一种p l l 。 由于半导体工艺的进步，深亚微米技术的成熟，也从另一个角度推动了这三 大类p l l 结构的发展，使得p l l 的性能进一步提高。在b i p o l a r 、g a a s 、i n p 、c m o s 、 b i c m o s 以及s i g e 等多种工艺的共存下，基于上述各种工艺而成的p l l 都陆续面 世。相比而言，早期的a p l l 多用b i p o l a r 工艺实现，性能较低。由于g a a s i n ph b t 的晶体管具有极高的截止频率，利用这些工艺制成的p u ，可以达到很高的工作频 率，但是它们昂贵的造价、于c m o s 工艺的不兼容、无法实现系统集成以及工艺 线的复杂度，使得这些p l l 多数局限于军工领域。 s i g c 工艺实现的p l l 是其中最新出现的。s i g e 晶体管也具有较高的截止频率， 而成本虽比c m o s 商，但比起g a a s , q n p 等要低很多。此外，它与c m o s 1 3 i c m o s 工艺具有很好的兼容性，可以实现高度集成的芯片，符合p l l “两高三低”( 高速、 高集成度、低压、低功耗、低噪声) 的发展趋势。但是由于时间尚短，还处于发展 阶段，没有得到很好的商用。s i g e 工艺和c m o s 、b i c m o s 比较的部分重要参数 如表1 1 。 ， 一， 表不同制造工艺的部分重要参数纠 参数s i g e b i c m o sc m o sb i c m o s说明 线宽( | i m ) o 3 50 1 8o 3 5减小管芯面积 供应电压i v ) 3 31 8 3 33 3 降低功率 截止频率( g h z ) 7 0 儿o 3 0 - 6 0 2 5 5 0 高速 金属 4 6 4 高集成度 可用产能 0 o llo 0 5晶圆代工厂产能为参考基准 目前p l l 主要还是用c m o s 工艺实现的，低廉的成本，使得它获得了很好的 商用。虽然c m o s 工艺本身的晶体管的截止频率不高，但是由于研究的深入以及 新结构的提出，深亚微米工艺特征尺寸的不断减小，使得c m o sp l l 的总体性能 在成熟的基础上继续得以提高，工作频率也达到g h z 数量级。文献【4 l 采用了o 3 5 t t m c m o s 工艺，实现了一个集成的分数频率合成器，工作频率2 4 g h z ，调频范围为 2 2 3 2 4 5 g h z 。文献 5 1 利用0 2 5 t u n 晶圆代工厂的数字c m o s 工艺实现l ，5 v 供电、 5 5 g h z 频率的集成p l l 芯片。文献1 6 j 使用0 1 8 1 x r nc m o st 艺，p l l 可以工作在 第一章绪论 9 7 1 0 4 g h z 之问。用0 1 2 t t m 标准c m o s 工艺实现了整数频率合成器，频率达到 4 3 g h z t 7 1 。文献【s j 展现了利用9 0 n m 工艺制作的p l l ，在薄厚两种栅氧层厚度下， p l l 的工作频率分别为1 3 9 g h z 和7 5 g h z ( i 5 v 供电) 。在2 1 v 供电时，工作频率 分别为1 7 2 g h z 和1 0 4 g h z 。 对于集成p l l 芯片，现在市场上的高性能产品主要集中在些国际跨国公司 手中，国内没有任何一家企业掌握高性能p l l 技术。其中多数公司是美国的，如 n a t i o n a ls e m i c o n d u c t o r 、t i 、q u a l c a ) m m 、a n a l o gd e v i c e 等，其他的有日本公司 f u j i t s u 、韩国的s a m s u n g 等等。 n a t i o n a ls e m i c o n d u c t o r 于2 0 0 3 年6 月宣布推出的u 2 4 3 x 系列p l l a t i n u m 锁相环芯片，其工作频率高达3 g h z 以上，适用于无线局域网、5 8 g h z 室内无绳 电话、移动电话以及基站等应用方案。低功耗、超低的相位噪声( 正常化相位噪声 可达到2 1 9 d b c h z ) 使其突显优势。 q u a l c o m m 的r f t 6 1 2 2 芯片是一块专用单频段蜂窝发射机芯片，可以完成模 拟基带到射频的转换。其中集成了发射锁相环、v c o 和接收锁相环，是首次应用 射频c m o s 制造工艺生产的c d m ai x 芯片组。 f u j i t s u 的p l l 系列芯片主要应用在无线通信系统中，设计频率合成器，用来 产生本地振荡。该系列产品覆盖了很宽的频率带宽，从1 0 0 m h z 到6 g i - i z 。f u j i t s u 用的是自己的b i c m o sr f 工艺。同时它也具有相关的其他产品，如v c o ， r e s o n a t o r s 等。该公司的p l l 共有三类产品可以选择：s i n g l ei n t e g e rp l e ，d u a l i n t e g e rp l l - l o wp o w e r 以及d u a lp l l ( s c c t ) f a s tl o c k u p 。 相比之下，我国国内少有企业掌握高性能p l l 技术，产品更是少见。但令人 可喜的是，东南大学射频与光电集成电路研究所的研究人员通过参与美国m o s i s 计划，设计出了拥有自主知识产权、具有世界先进水平的集成电路芯片。它们分 别属于光纤传输系统中的复接器、激光驱动器、放大器、时钟恢复、数据判决和 分接器的核心芯片，形成了完整的系列。这批通过鉴定的1 1 种芯片也通过了美国 m o s i s 工程的全流程验证，速率达到了世界范围内0 2 5 1 _ i mc m o s - i - 艺的最高速 率。这1 1 种芯片均采用c m o st 艺，比以往采用高速b i p o l a r 或c m a s - r 艺来实 现的芯片，具有工艺成熟、易获得、流片成本低、电路功耗小、集成度高等优势， 因此具有广阔的产业化前景。 c m o s 电荷泵锁相环中的数字电路设计 1 2 课题的目的和意义 虽然p u 技术已经发展了半个多世纪，但是由于其应用领域的扩展，而且高 新科技的发展对它的性能又不断提出新的要求，所以一直以来p l l 的设计与分析 都是集成电路设计者的热点。设计者们也不断的提出新的结构和新的分析方法， 以满足不同应用的需要。 上个世纪4 0 年代，p l l 技术最初应用在改善电视图像清晰度方面，现在广泛 的存在于网络、通讯产品中，p l l 技术始终改善着我们的生活质量，给我们带来 了无限精彩的生活品质。在高科技主宰世界的今天，无线互联慢慢成为主流，手 机通话、传输数据图片以及实现在手机上接收流媒体视频，o p s 的日益精确，实 现w l a n 和w m a n 等等，都对p l l 的设计和性能提出了非常高的要求，也为p l l 的未来展现了更为广阔的应用舞台。 尽管应用p l l 技术的产品各式各样，但从它实现的功能上来分析，主要可以 归结为以下几大方面： 1 ) 模拟或数字信号的相干调制、解调； 2 ) 数字通信中的位同步提取； 3 1 自动频率调谐跟踪； 4 ) 抑制信号的抖动及噪声； 5 1 抑制数字系统中的偏斜； 6 ) 时钟和数据恢复c d r ( c l o c ka n dd a t ar e w o v e r y ) ； 7 ) 系统的频率合成与变换( 倍频和分频) ； 8 ) 锁相技术稳频； 9 ) 用作微波锁相频率源，以及锁相功率放大器。 当前高性能p l l 的核心技术主要掌握在国外大公司手中，而且p l l 一直是他 们设计研究的热点。对于不同的应用，出现了各种各样的结构，同时对环路进行 分析的模型理论也在不断改进。由于p l l 是独立模块组合构成的完整系统，而各 个模块的参数对整体性能都有很大的影响。在不同的应用场合，有经验的设计者 会选用不同的结构参数模块。相对国外对p l l 技术的深厚积累，国内的差距就显 得很大了。虽然有许多集成电路设计工程师都对锁相环电路有一定的了解，但基 于不同的应用和系统稳定性的考虑，能进行集成锁相环电路的设计工程师并不多， 而且国内相关集成锁相环电路的书籍、资料也相对缺乏，很多理论资料没有考虑 到实际应用条件或没有和实际工艺相结合，缺少实际应用的积累。 目前国内的企业或产品用到的p l l 多是购买国外知名企业或生产线上现成的 p l l 核。当然对于企业来讲有成本方面的因素，但是对于一个国家来说，不能掌 第一章绪论 握核心技术就不能抢占信息技术的制高点。 随着集成技术的进步，在一些高端的芯片上出现了基于锁相环技术的芯片时 钟发生电路。目前市场上可见的商用f p g a 芯片一般都自带p l l 电路，一些高端 芯片甚至带有多个彼此独立工作的p l l 电路。为f p g a 系统产生时钟和分配时钟， 主要是根据f p g a 系统对全局时钟和局部时钟的要求，选择一种合适的基于p l l 的时钟发生电路，在时钟的抖动、歪斜等方面满足f p g a 电路工作的要求。控制 p l l 电路的相位噪声，考虑f p g a 系统核心对制造工艺、工作电压、工作频率的 要求。本课题所设计的电荷泵锁相环用于频率合成器，作为片内时钟源被广泛应 用。 1 3 论文的主要内容 本课题所设计的锁相环为电荷泵锁相环( c h a r g e p u m pp l l ) ，属于数模混合锁 相环，在这种锁相环中，鉴频鉴相器的输入输出都是数字信号，而电荷泵和压控 振荡器的输出都是模拟信号，其中压控振荡器的输出经过分频器后可看作是数字 信号。而论文的主要内容是设计电荷泵锁相环中的数字电路部分。即鉴频鉴相器 和分频器。其中满足p l l 环路整体性能的鉴频鉴相器要求鉴相精度高、速度快、 功耗低。而分频器要求工作频率高、功耗低。按照要求本课题的分频器是可编程 的，即分频比是可变的。 ， 本文第二章为电荷泵锁相环系统概述，首先介绍了电荷泵锁相环的结 构和基本原理，其次介绍了c p p l l 的数学模型，最后分析了其噪声机制。 第三章设计了满足锁相环环路整体性能的鉴频鉴相器，要求鉴相精度高、速度快， 功耗低。采用了修改的真单相时钟逻辑结构触发器，提高了电路工作速度。鉴频 鉴相器的要求鉴相精度高，在保证其良好的鉴相范围和捕获速度的前提下，增加 复位延迟电路的延迟时间，消除鉴相“死区”。还设计了可实现从4 - 1 5 整数分频比 可变输出的分频器。要达到低功耗设计，采用了多模块设计；同样为了提高工作 速度，采用了改进的真单相时钟逻辑结构触发器。并详细讨论了动态电路的竞争 问题和信号完整性问题，并提出了修改意见。同时对设计更高速电路提出了初步 方案。除此之外设计了压控振荡器的启动电路，固定2 分频器以及为了便于可编 程分频器测试而设计的电路。第四章对满足性能要求的数字电路进行了后端版图 设计。首先对工艺进行了介绍：其次介绍了电路版图设计的布局、布线和考虑的 因素；再次介绍了各模块的版图设计，确定封装形式，定义管脚；最后给出了后 仿真的结果。第五章为课题结论。 第二章电荷泵锁相环系统概述 第二章电荷泵锁相环系统概述 7 本节介绍了电荷泵锁相环的结构和基本原理，建立了电荷泵锁相环的 数学模型，并分析了其噪声机制。 2 1 电荷泵锁相环结构和基本原理 2 1 1 电荷泵锁相环结构 一般意义上的p l l 系统的框图可以如图2 1 所示。 图2 1p l l 系统框图 当前，在工程上使用最多的是电荷泵锁相环( c h a r g ep u m pp l l ) ，它具有高速、 低功耗、低抖动的特点。锁相环由鉴频鉴相器r ( p h a s ef r e q u e n c yd e t e c t o r ) ，电荷泵 ( c h a r g ep u m p ) ，环路滤波器( l o o pf i l t e r ) ，压控振荡器( v o l t a g ec o n t r o l l e do s c i u a t o o 和分频器( f r e q u e n c yd i v i d e r ) 五个部分构成一个反馈环路。 在图2 1 中，将鉴频鉴相器和电荷泵表示为一个模块k q 。“1 r ”模块表示将 从晶体振荡器x t a l 输入的参考信号进行r 分频。但在本课题中不包含“1 r ”模 块。 8 c m o s 电荷泵锁相环中的数字电路设计 2 。1 2 电荷泵锁相环工作的基本原理 锁相环是输出相位和输入相位相比较的反馈系统。在锁相环输入端无信号输 入时，压控振荡器按照固有频率运行，当环路输入端有信号输入时，鉴频鉴相器 对输入信号的相位频率和从分频器输出信号( 反馈信号) 的相位，频率比较，然后输 入一个代表两信号相位差的误差信号。由于鉴频鉴相器是全数字电路，所以这种 误差信号的脉冲宽度将反映相位频率差。鉴频鉴相器输出信号将控制电荷泵电路 对环路滤波器充放电以形成对压控振荡器的控制电压，该控制电压与鉴相误差成 正比，从而使压控振荡器的频率相位朝减小鉴相误差的方向改变，最终当锁相环 鉴相输出误差为零时，表示锁相环路进入锁定状态 9 1 。 锁相环路检测的是两信号的频率，相位误差，对频率相位误差而言，锁相环路 通常是一个非线性系统，加之锁相环在工作时不可避免的总是存在噪声和干扰， 这就使锁相环路的分析变得相当复杂。一般当相位误差不是很大或者输出信号频 率远大于环路滤波器带宽，使在一个周期内环路滤波器上的电压改变有限时可以 把锁相环近似为线性系统处理。 v 2 2 电荷泵锁相环的数学模型 9 - 1 0 】 图2 2 简单的电荷泵锁相环电路 第二章电荷泵锁相环系统概述 9 在这里，给p f d 、电荷泵和低通滤波器组成的整体建立一个线性模型，从而 得到其传输函数。在建立模型的过程中忽略了分频器模型。图2 2 为简单的电荷泵 锁相环电路。p f d c p 系统的增益是无穷大，即只要v i 。和v 之间的相位差不为 零，就会导致不断有电荷在c d 上积累。因此在c p p l l 锁定时，输入信号v i n 和输 出信号v 。不仅频率相等，而且相位也相同，输出与输入信号达到完全同步。 p f d 既可以检测信号的相位差又可以检测信号的频率差。这样加速了两个信 号比较的过程，使得c p p l l 锁定更快，捕捉性能更高。 c p p l l 的电荷泵电路由两个受开关控制的电流源构成。理想的c h a r g ep m n p 模型如图2 3 所示，信号u p 和d o w n 控制着i 。和i d i - 两个电流源，使其工作在三 种状态，见表2 1 。通过信号u p 和d o w n 的控制，电流源对电容进行充放电，从 而输出一个直流电平v 。 = g n d 图2 3c h a l g ep u m p 的理想模型叫 表2 1c h a r g ep u m p 的三种工作状态 状态 开关s m l 开关s m z电压v c u p o no 圩上升，充电 h o l do f f o 岔 保持不变，锁定 d o w no 仃o n 下降，放电 p f d c p 可以近似为一个线性系统，如图2 4 ( a ) 所示，我们把相位误差币变为 原来的2 倍，发现v c 平坦部分的值变为原来的2 倍，但是斜坡部分的值是以相同 斜率增长，这是因为对v 。充放电的电流时恒定的。严格的讲，系统不是线性的， 但是我们可以用一个斜坡来近似v c 输出波形，如图2 4 ( b ) 所示，使v c 和卸之间 l o c m o s 电荷泵锁相环中的数字电路设计 成线性关系。 a 阳厂 厂 厂 b r r r 厂 _ h p 毋 、 i ? r ，厂 a 同f r 厂 嘻n 唧 2 卸广 ：厂厂 t ( a ) ：，广 乡 、：严 t ( b ) 图2 4 p f d c p 的线性 在这个以连续时间模型来近似离散时间系统的基础上，可以推导c p p l l 的系 统传输函数。如图2 5 所示，假设l 旷i 出l i p ，输入信号a 周期为t k 。开始的相位 差为零，在仁0 时，b 的相位阶跃了q o ，也就是a q ) = q 似t ) 。结果，u p 或d o w n 信号连续产生宽度为母o t m ( 2 兀) 秒的脉冲，每个周期使输出电压增加 ( i p c p ) ( p o t j ( 2 n ) 。用斜坡近似，则v c 表现出的斜率为( i p c p ) 9 0 ( 2 x ) ，并可表示为 形( r ) 2 嘉纸”( r ) ( 2 1 ) 式中i p 为电荷泵对c p 的充放电电流。 因此冲激响应应为 撕) 2 萧封( f ) ( 2 - 2 ) 产生的传输函数为 每m 亳j 1 2 7 r ( 2 _ 3 ) 币、 f 、s 、 。 第二章电荷泵锁相环系统概述 t i 。 a 厂 厂 r 厂 厂 厂 b r 厂 j 日r 厂 厂 ， ： u p f nf 1 几一 厶a o b ) = 五2 z ( 2 - 4 ) 、， 铷= 舡+ 剖 ， 等吨哪，= 孙，+ 剖争 q 秭 学快，c ，川) 肌卜蔫幕 p 7 ) 1 2 c m o s 电荷泵锁相环中的数字电路设计 其中， 缈。2 c ：堕 7 2 咿蛳 v 图2 6 二阶c p p l l 电路线性模型 ( 2 - 8 ) ( 2 - 9 ) 图2 7 简单二阶c p p l l 电路结构 图2 7 所示的电路结构，由于电荷泵驱动的是k 和c p 的串联组合，所以每次 向环路滤波器注入电流时，控制电压都会经历一个大的跳动。即使是在锁定条件 下，i i 和1 2 之间的以及s i 和s 2 的电荷注入和时钟馈通，都会在v 。上引起电压跳 动，所导致的波纹严重干扰了v c o ，从而损坏了输出相位。为缓解这个问题，通 墅掣慝障 第二章电荷泵锁相环系统概述 常引入第二个电容，它与k 和c p 并联，如图2 8 所示，以抑制控制电压的跳动。 现在环路滤波器就是二阶的了，使得c p p l l 变成三阶的。 此时的开环传输函数为 其中， v g g ) ：_ i p z 万 1 m 2 丽： k 脚 s co + c 2 m 2 丽 o = 研r p c p ： 图2 8 三阶c p p l l 电路结构 ( 2 - i o ) 、 v 0 ( 2 - 1 1 ) ( 2 1 2 ) 佗一1 3 ) 蒋 ， c 1 4 c m o s 电荷泵锁相环中的数字电路设计 2 3 电荷泵锁相环中的噪声 电荷泵锁相环最重要的性能指标就是其噪声性能。虽然鉴频鉴相器和可编程 分频器作为数字电路是很大的噪声源，但是在电荷泵锁相环系统中，压控振荡器 的噪声是最主要的噪声源，在这里只是介绍一些噪声的基本概念，以及如何从系 统角度通过选择合适的环路带宽来抑制噪声。 2 3 1 基本噪声机制 噪声在电荷泵锁相环中主要有两种机制，一种称为控制路径上的噪声，一种 称为信号路径上的噪声，如图2 9 所示。由于压控振荡器直接产生输出时钟信号， 其对电荷泵锁相环的输出噪声最大，同时对压控振荡器的噪声分析也最困难【1 2 1 。 v 。 n t ( a ) 控制路径上的噪声 ( b ) 信号路径上的噪声 图2 9 基本噪声机制 一、控制路径上的噪声 假定压控振荡器的输出信号频率为( 0 0 ，其输入噪声为正弦扰动，频率为。， 则压控振荡器的输出为 v 。( f ) = 彳。c o s b 。l + k w - o 似。c 0 8 缈。t a t ) z 么。c o s 国。，+ 丛j ；鬟b s b 。+ 国。，一c o s b 。一彩。 】 ( 2 “) 从式( 2 - 1 4 ) 可以看出，输入噪声在频率彩。缈。处引入了边带，如图2 1 0 所示 s f 一t 0 。 图2 1 0v c o 控制路径上的噪声谱 第二章电荷泵锁相环系统概述 信号路径上的噪声 将压控振荡器看作一个闭环反馈系统，其开环传输函数为h 0 0 ) ，如图2 1 l 所 示。噪声到输出的闭环传输函数为 ；= 端 ( 2 1 5 ) 图2 i iv c o 信号路径上的噪声 假设压控振荡器的振荡频率为t o o ，则当频率接近o 时，例如鳓o + a 时， 则开环传输函数可近似为 日咖) = ( ，缈。) 山等 跏创= 罴毳d w 由于日( ，国。) = 一1 ，并且一般d 如l l f b 时，p f d 就产生正脉冲u p 信号，而d o w n 信号保持低电平，如图3 3 所示。相反， 如果f f a 时理想波形图 第三章电荷泵锁相环的数字电路设计 图3 4 信号a 滞后信号b 的波形 3 1 2 鉴频鉴相器性能指标例 1 6 】 2 1 一、鉴相特性曲线 鉴相特性曲线就是鉴频鉴相器的输出电压随输入信号相位差变化的曲线，要 求特性曲线为线性且线性范围要大 二、鉴相范围 鉴相范围是指鉴频鉴相器的输出电压随相位差单调变化的范围。理想p f d 的 鉴相范围是【孤+ 2 羽，如图3 5 所示。 v o u t j - 2 x 卅刀 2 x 7 0 图3 5 p f d 理想特性曲线 然而，由于复位电路的延迟效应，使得p f d 的鉴相范围小于锄，如图3 6 所 2 2 c m o s 电荷泵锁相环中的数字电路设计 不o v o u l j 2 兀 刁卅一 爿 匕 i f 2 9 y 7 0 _ k 图3 6 鉴相范围小于轨的p f d 非理想特性曲线 三、鉴相精度 鉴相精度是指所能鉴别出的最小相位差。当参考时钟信号a 和从v c o 反馈回 的信号b 之间的相位差很小时，p f d 电路在u p 或d o w n 上产生非常窄的脉冲。但 由于在这些结点存在电容，因此会有一定的上升时间和下降时间，使得这个脉冲 可能没有足够的时间到达高电平，从而无法打开电荷泵开关。换句话说，如果输 入相位差m 小于某个定值o o ，p f d c p l p f 总体输出电压就不再是o 的函数。 因为对于i 叫t 卸o ，电荷泵并没有注入电流，所以环路增益为零，输出相位没有锁 定。称p f d 电路在o = o 附近有一个大小等于。的“死区” v o u t j 知翟 功刀一 匕 2 x o 图3 7 带有“死区”的p f d 非理想特性曲线 第三章电荷泵锁相环的数字电路设计 “死区”是不希望出现的，因为它使v c o 相对输入必须将随机相位差累积到 哦时环路才得到正确的反馈，从而造成v c o 信号在这些过零点会产生相当大的随 机变化，出现抖动( j i t t e r ) 现象，以至导致整个锁相环的相位抖动，使p l l 变得不 稳定。图3 5 为p f d 理想特性曲线，图3 7 为带有“死区”的非理想曲线。 3 2 鉴频鉴相器的电路设计【9 j 【1 7 2 2 j 三态数字电荷泵式鉴频鉴相器的框图如图3 8 所示。 d i v o u t 图3 8 三态数字鉴频鉴相器框图 电路主要由5 部分模块组成，分别是： a ：复位延迟单元 b ：输入缓冲器 c ：修改的真单相时钟逻辑( t s p c ) i f 边沿d 触发器 d ：互补传输门 e ：输出缓冲器 本设计采用对称结构设计。当两路输入信号通过输入缓冲器进入d 触发器。 如果u p 和d o w n 的起始值都为0 且r e f ( 即a ) 由低变高，则u p 输出高电平。接着 若d i v o u t ( t i pb ) 也从低到高，于是d o w n 也输出高电平，则或非门使两个触发器复 位。 在这里只介绍复位延迟单元、修改的t s p c 正边沿d 触发器和互补传输门。 3 2 1 复位延迟单元 延迟单元包括两输入或非门和由6 级反相器组成的延迟缓冲器，其中两输入 或非门用来产生复位信号。为了减小死区，提高鉴相精度，应该将复位电路设计 2 4 c m o s 电荷泵锁相环中的数字电路设计 的延迟很大，但是当延迟增大，鉴相范围就会减小，捕获速度相应减慢。所以在 保证良好鉴相范围和捕获速度的前提下，改进鉴相精度。本设计的重点是消除“死 区”，提高鉴相精度。 在理想情况下，三态p f d 的输出u p 和d o w n 信号不应该同时为高电平。但 是本设计即使在输入相位差为零的情况下，也会在u p 和d o w n 两端产生窄的、重 合的脉冲。实际上，可以利用u p 和d o w n 的重合脉冲来消除“死区”，提高p f d 鉴相精度。因为对于a o = 0 ，如果u p 和d o w n 脉冲足够宽，则这些脉冲总会开启电 荷泵。所以如果延迟时间足够长，u p 和d o w n 都可以达到有效的逻辑高电平，使 电荷泵开关导通，这样，“死区”就不存在了。因此在设计中增大复位电路的延迟， 以增大u p 和d o w n 脉冲的宽度来消除“死区”，提高鉴相精度。 3 2 2 修改的t s p c 正边沿d 触发器 图3 9 为修改的t s p c 结构正边沿d 触发器的电路。它满足用于p f d 电路中 的d 触发器的功能。此电路的功能比较简单。当输入时钟信号e l k 和复位信号d 为低电平时，节点a 通过m 1 和m 5 被充电到v d d 。在时钟信号的上升沿，输出 节点q n 通过m 4 和m 6 被下拉到地。一旦节点a 被充至v d d ，输出节点就不受输 入时钟信号e l k 的影响。因为节点a 的电荷使m 3 关断，这就阻止了输出节点被上 拉。 ， 如果产生复位信号，即d 为高电平，节点a 通过m 2 进行放电。只要节点a 被放电，则输出节点会通过m 3 被上拉至v d d 。当复位信号产生时，p 管m 1 用 来防止直流通路产生。因为当复位信号为高电平而时钟信号为低电平时，如果没 有m 1 ，从v d d 到地会产生电流路径，这会增加功耗。而且节点a 通过m 2 放电 到地也增加了复位电路的延迟。 仿真结果表明器件尺寸对功能并没有大的影响，当然作为动态电路，节点a 也有电荷泄漏现象，q n 也会产生电荷分享和时钟馈通现象，但是影响十分小。 第三章电荷泵锁相环的数字电路设计 d 3 2 3 互补传输门 =g n d 图3 9 修改的t s p c 正边沿d 触发器 由于电荷泵为差分结构，开启电荷泵的信号为差分信号。因此需要产生u p 、 u _ 非、d o w n 和d o w n 非4 路信号，因此插入互补传输门使得每对差分信号延迟 相同。 3 3 可编程分频器结构 本设计为数字型可编程分频器，即可编程前置分频器，可实现4 至1 5 整数可 变分频比输出，分频比范围可以应需要扩大，具有良好的扩展性。采用多模块设 计，有效降低了电路的功耗。 。 3 3 1 可编程前置分频器结构 基本的可编程前置分频器( p r e s c a l e r ) 如图3 1 0 所示。 c m o s 电荷泵锁相环中的数字电路设计 p o纠m p t - t 圈3 1 0 可编程前置分频器 可编程前置分频器的结构由一串2 3 分频器构成。因为只有相邻的单元具有反 馈回路，所以整个环路不具有长延迟特性。此电路的一个优点是：前置分频器拓 扑结构中的每个单元都是相同的，除了具有降低功耗的作用，还减少了版图工作 量。 可编程前置分频器的基本工作原理如下：一旦进入分频周期，整个链中的最 后一级单元产生信号m o c k l ，此信号沿着链传输，并被每一级单元触发。当每一级 单元的可编程输入信号p 为高电平，且m o d 信号同样为高时，这个单元就产生分 频比为3 的输出信号。因此，整个链的输出信号的周期为 t 。= 2 + 2 - 1 p q + 2 - 2 p 。+ 八+ 2 p t + p t 。( 3 - 2 ) 其中，t i 。输入信号f i n 的周期，p 0 ，p l ，p n - i 是每个单元的二进制可编程 输入信号。这个公式说明前置分频器的整数分频比范围从2 “到2 1 。 3 - 3 2 扩展的可编程前置分频器结构 上小节所提到的可编程前置分频器的分频比范围有限，为了扩展分频比，可 以选择置位一复位电路和前置分频器相连接。所得到的电路图如图3 1 l 所示。 i m h , a t - 一一一一 图3 i i 扩展的可编程前置分频器 图中n 为链的有效长度，它的值对分频周期有很大的影响。只要某个2 3 分频 器m o d m 一直为高电平，它会对相邻它右侧的分频器产生影响，使其失去作用，就 好像整条链被缩短一样。而有效长度n 就决定了分频比的最小范围。而图中或门 的作用是保证整个可编程前置分频器可以实现扩展前的功能。 添加相应逻辑后，分频比的范围为： 第三章电荷泵锁相环的数字电路设计 最小分