（通信与信息系统专业论文）基于pci总线的数据采集系统的研究(1).pdf

堕玺鎏三些查兰三兰2 圭竺竺鎏三 。 - _ _ j _ 口= i _ _ _ l _ _ _ _ _ - _ _ _ - - _ i _ _ l _ _ _ _ _ - 。= _ _ 。一 摘要 数据采集系统是信号与信息处理系统中不可缺少的重要组成部分。如 今，数字信号处理对实时性的要求越来越高，这便需要高速的数据采集系统 来提取信息，从而对数据采集系统的数据传输速率提出了更高的要求。 传统的数据采集系统是基于i s a 总线设计的，但由于i s a 总线带宽的 限制，无法满足高速数据传输的要求；而p c i 总线则由于它所具有的优异 性能解决了数据传输的瓶颈问题。基于p c i 总线的高速数据采集系统成为 近年来数据采集、传输技术的一个发展方向。 本次课题的任务就是设计一基于p c i 总线的数据采集系统。该系统中 经a d 转换芯片转换得到的数字信号通过d m a 方式经p c i 总线传输至计 算机内存。本论文首先对p c i 总线的基本结构和规范协议进行了详细描 述，同时分析并比较了实现其接口的两种有效方案：采用可编程逻辑器件 c p l d 或f p g a 和采用专用p c i 接口芯片。通过对这两种方案的分析与比 较，本次设计最终采用了第二套方案来实现p c i 总线接口，在比较了各种 p c i 专用接口芯片的基础上采用了p l x 公司的p c i 接口芯片p c i9 0 5 4 。 文中对p c i9 0 5 4 的特性及其内部结构进行了较为详尽的描述，并详细 介绍了利用p c i9 0 5 4 实现p c i 接口的原理和实现方法，设计了利用p c i 9 0 5 4 实现的p c i 总线接口的硬件电路。在此基础上，介绍了包括a d 转换 芯片、双口s r a m 、c p l d 和p c i 9 0 5 4 四大模块的整个数据采集系统硬件电 路的具体实现，并制作了硬件电路板。在软件方面，利用w i n d r i v e r 编制了 硬件设备驱动程序及其用户应用程序，利用v h d l 语言编写了c p l d 内部 实现的整个系统的时序逻辑控制程序，并利用m a x p l u s i i 进行了仿真。通 过对该数据采集卡在软硬件两方面的反复调试，最终实现了数据的采集与传 输。 关键词数据采集；实时性；d m a ：p c i 接口；驱动程序 堕玺釜三些查兰三兰鎏圭兰鳘鎏兰 。 a b s t r a c t d a t aa c q u i s i t i o ns y s t e mi si n d i s p e n s a b l ea sav e r yi m p o r t a n tu n i ti ns i g n a l a n di n f o r m a t i o n p r o c e s s i n gs y s t e m n o w a d a y s ，t h e r e a l t i m ep r o c e s s i n go f d i g i t a l s i g n a li se x i g e n t w jn e e dh i g h - s p e e dd a t aa c q u i s i t i o ns y s t e m t og e ti n f o r m a t i o n t h e nt h e s p e e d o fd a t at r a n s m i s s i o ni nd a t a a c q u i s i t i o ns y s t e m s h o u l d b e i m p r o v e d c o l l v e n t i o n a ld m aa c q u i s i t i o ns y ，s t e mi sb a s e do ni s ab u s 研bl i m i t so f b a n d w i d t h ，i ti sd i f f i c u l tt op e r f o r mh i g h - s p e e dd a t at r a n s m i s s i o n t h ep c ib u s ， w i m o u t s t a n d i n gc h a r a c t e r i s t i c h a sb r o k e nt h eb o r l e n e c ko f d a t at r a n s m i s s i o n s od a t aa c q u i s i t i o nb a s e do np c ib u sh a sb e c o m et h em a i nd i r e c t i o no fd a t a a c q u i s i t i o na n d t r a n s m i s s i o n t h ew o r ko f 也i st a s ki st h ed e s i g no fad a t aa c q u i s i t i o ns y s t e mb a s e do np c i b u s i nt h i ss y s t e md a t ag o tf r o ma dc o n v e r t e ri st r a n s m i t t e dt ot h em e m o r yo f c o m p u t e rt h r o u g hp c i b u sb yt h ew a yo fd m at r a n s m i s s i o nm o d e f i r s t l y , t h e a r c h i t e c t u r ea n dp r o t o c o lo fp c ib u sa r ed i s c u s s e di nd e t a i li nt h i sp a p e r t h e n c o n t r a s th a sb e e nm a d eb e t w e e nt h et w oe f f c c t i v es c h c r e e st or e a l i z et h ei n t e r f a c e o fp c ib u s ：o n ei st oa d o p tc p l do rf p g aa n dt h eo t h e ri st ou s es p e c i a l i n t e r f a c ec h i p u p o nt h ec o n t r a s tw ea d o p tt h es e c o n ds c h e m ea n du s ep c i 9 0 5 4 t od e s i g nt h ei n t e r f a c ec i r c u i to fp c ib u s u p o n 也ed e s c r i p t i o no ft h ec h a r a c t e r i s t i ca n da r c h i t e c t u r eo f p c i 9 0 5 4 t h i s p a p e rp r e s e n t st h ed e t a i l e dp r i n c i p l ea n dr e a l i z a t i o no fp c ii n t e r f a c e t h e n ，w e p r e s e n th a r d w a r ed e s i g na n dt h er e a l i z a t i o no ft h ep c ii n t e r f a c eb o a r du s i n g p c i 9 0 5 4 b a s e do nt h ed e s i g no fp c ii n t e r f a c ec i r c u i t ，w ei n t r o d u c et h ew h o l e d a t aa c q u i s i t i o ns y s t e mc o m p o s e do fa dc o n v e r t e r , d u a lp o r ts r a m ，c p l da n d p c i 9 0 5 4 i nt h ea s p e c to fs o f t w a r e ，w ed e p i c tt h ep r o c e s so fd e v e l o p i n gt h e d e v i c ed r i v e rp r o g r a mb yu s i n gd e v i c ed r i v e rd e v e l o p m e n tt o o l k i tw i n d r i v e ra n d t h ea p p l i c a t i o np r o g r a mi nw i n d o w so p e r m i n gs y s t e m t h et i m i n ga n dl o g i c a l c o n t r o li si m p l e m e n t e d b yu s i n gt h ev h d lp r o g r a m m i n gt e c h n i q u ei nt h ec p l d a n dt h es i m u l a t i o nr e s e tu s i n gm a x p l u si ii s p r e s e n t e d a f t e rr e p e a t e d t e s t i n ga n dd e b u g g i n gi nt h ea s p e c t so f h a r d w a r ea n ds o f t w a r e ，w er e a l i z et h e i i 兰奎鎏三些銮兰三兰鎏圭兰竺鲨銮 a c q u i s i t i o na n d t r a n s m i s s i o no fd a t a k e y w o r d s d a t a a c q u i s i t i o n ：r e a l t i m e ；d m a ；p c i i n t e r f a c e ；d r i v e r p r o g r a m - 1 1 1 1 1 课题背景及意义 第1 章绪论 数据采集是数字信号处理的基础，它随着计算机、电子等技术一起飞速发 展，与雷达、通信、遥测遥感等领域紧密结合，已经成为人们获取外界信息的 重要手段。 通过数据采集系统采集得到的数字信号利用计算机或专用数字信号处理器 来进 亍_ 处理。而随着现在计算机c p u 及高速数字信号处理芯片速度的不断提 高，数字信号处理的速度得到很大程度的提高，在一定程度上解决了高速实时 数字信号处理的要求。但同时，仅提高芯片的速度还不能完全解决高速实时数 字信号处理对速度的要求，因为采集得到的数字信号首先必须快速传送到计算 机内存或数字信号处理器内，才能进行后面的处理，因此总线与接口技术越来 越成为其发展的瓶颈。 在微机系统中，总线是计算机各模块进行信息传输的公共通道，是提高微 机系统性能的一个至关重要的因素。而过去微机总线主要以i s a 总线为主，它 是第一个得到广泛应用的总线。i s a 总线的数据宽度为1 6 b i t ，工作频率仅为 8 m h z ，这是基于8 0 8 6 和8 0 2 8 6 低处理能力c p u 的种性能比较低的总线标 准。随着i n t e l8 0 3 8 6c p u 的面世，计算机机系统内部总线结构发生了质的飞 跃，数据总线由1 6 位增加到3 2 位，此时i s a 总线标准已成为强大的c p u 处 理能力与低性能的系统总线间的瓶颈。为了打破这一瓶颈，先后又出现了 m c a ( m i c m c h a n n e l a r c l l i t e c t u r e ) 、e i s a ( e x t e n d e di s a ) 和v l ( v e s al o c a i ) 等总 线规范。它们虽然在一定程度上提高了系统总线的性能，但是并没有摆脱陈旧 的体系架构，传输速度也始终无法与计算机的速度相匹配【l 2 】。 为适应c p u 和计算机性能的不断发展，i n t e l 公司推出了一种称为“外围 器件互连( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) ”的总线，即p c i 总线。p c i 总线 独立于处理器的独特设计和其高性能、低成本、开放性等方面的优势使得其一 经推出就备受计算机界的青睐，经过短短几年的发展，已经代替了i s a 、m c a 等总线标准成为了主流的总线标准【3 】。p c i 总线的高传输速率和高性能解决了 c p u 和总线接口之间的传输瓶颈所带来的问题。也就是说，p c i 总线为高速实 时数据传输提供了非常有效的传送通道。 目前用于p c 机的数据采集处理卡大部分是基于i s a 总线的，这种结构的 最大特点是传输速率太低，不能实现数据的高速实时传输i 州。开发以p c i 总 线为基础的数据采集处理卡成为技术发展的必然要求，基于p c i 总线的数据采 集卡充分利用了p c i 总线的优点，实现了对高速信号的实时采集、传输和存 储，为信号的实时处理提供了方便俐。 本次课题的目的就是设计实现基于p c i 总线的数据采集系统，通过p c i 总线将采集得到的数据快速传送到计算机内。 1 , 2 系统方案的设计 本次课题的主要任务是设计实现一基于p c i 总线的数据采集卡，通过计算 机向外部设备发出控制命令，启动a d 转换器，经过高速a d 转换芯片转换 得到的数字信号，通过p c i 总线传输到计算机内存中。然后再将数据保存至磁 盘内的数据文件，以便对采集到的数据进行后期的分析与处理。 本课题设计的重点是p c i 接口的实现，由于p c i 总线规范十分复杂，其接 口实现比i s a 、e i s a 困难得多。常用的实现p c i 总线接口的有效方案主要有 采用可编程逻辑器件和采用专用的p c i 接口芯片两种 7 7 。由于专用的p c i 接口 芯片可以完整的实现p c i 主控模块和目标模块接口功能，用户只需设计转换后 的本地端总线接口即可，而不必过多考虑p c i 总线规范中规定的功能的具体实 现，这样可以极大的节省开发时间。 目前，常用的p c i 接口芯片主要有p l x 公司的p c i 9 0 x x 系列和a m c c 公 司的s 5 9 x x 系列等。这里p c i 9 0 x x 系列芯片价格比较便宜，功能也比较齐全， 唯一的缺点在于本地端r a m 的控制比较复杂。本次设计中采用的就是p l x 公 司的p c i 专用接口芯片p c i 9 0 5 4 来实现p c i 接口逻辑。 在采用了p c i 专用接口芯片p c i9 0 5 4 实现p c i 总线接口的情况下，本文 便可把主要精力放在p c i 9 0 5 4 的本地端的设计上。p c i 总线侧的控制则由 p c i 9 0 5 4 来完成，不需要设计者再去考虑。p c i 9 0 5 4 本地端的控制主要包括本 地端总线的仲裁、传输逻辑的控制和地址的产生等，这些控制是通过可编程逻 辑器件来实现的。 模拟信号经a d 转换芯片转换为数字信号后是通过一缓冲存储器之后再传 送至p c i 9 0 5 4 的。通常可以使用双口s r a m 或f i f o 芯片来实现双机共享存储 器，从而实现高速大容量数据的传输。双口s r a m 为静态存储器，需要地址 译码才能将数据写入，控制逻辑比较复杂，但是其存储容量比较大，而且价格 相对比较便宜【8 】。本次设计中采用了双口s r m a 芯片i d t 7 0 v 2 4 来实现数据的 缓存。 本次设计所采用的整体方案就是经a d 转换器得到的数字信号首先传送至 双口s r a m 芯片进行缓存，然后通过p c i 专用接口芯片p c i 9 0 5 4 传送至计算 机内存，采集结束后再把数据存入磁盘内的数据文件进行保存1 9 】。这样便完 成了数据的采集与传输的整个过程。之后还可以利用m a t ia b 等软件对采集 得到的数据进行分析处理。 1 3 系统概述 1 3 1 系统硬件部分构成 谚薅统的硬件电路构成主要包括以下四大模块：刖d 转换模块，数据缓存 模块，可编程逻辑器件实现的时序逻辑控制模块和p c i 总线接口模块。 整个系统的硬件结构框图如图l - i 所示。 圈l - l 系统结构框图 其中a d 转换模块将经缓冲放大器输入的模拟信号进行a d 转换，转换 得到的数字信号便传送至数据缓存模块。数据缓存模块主要由一双口s r a m 组成，经a d 转换器转换得到的数字信号经双口s r a m 缓存后再通过p c i 总 线接口模块传送至计算机内存，从而完成了数据的采集与传输。在数据采集与 传输的整个过程中，所有的时序逻辑控制均由可编程逻辑器件c p l d 来实现。 其中的时序逻辑控制主要包括a d 转换时钟信号的产生，双口s r a m 的读写 地址信号及读写控制信号的产生，p c i 总线接口芯片p c i9 0 5 4 的本地端总线伸 裁、传输逻辑控制等。 所采用的芯片主要有： a d 转换芯片：a d 9 2 4 0 ： p c i 总线专用接口芯片：p c i9 0 5 4 ； 双口s r a m ：m t 7 0 v 2 4 ； 可编程逻辑器件：e p m 7 1 2 8 ； e e p r o m ：9 3 l c 5 6 b ； 电压转换芯片：l t l 5 8 7 。 1 3 2 系统软件部分构成 本次设计中，系统的软件部分设计主要包括p c i 设备驱动程序的开发、用 户应用程序的设计和c p l d 中利用v h d l 语言实现的整个系统时序逻辑的控 制。 ( 1 ) p c i 设备驱动程序 由于w i n d o w s 系统的保护机制，使得用户程序对于硬件设备的直接访问 很难实现，这时就需要通过设备驱动程序来对硬件设备进行操作。驱动程序使 操作系统能够识别并管理硬件。p c i 设备驱动程序的开发有d d k ( d e v i c e d r i v e r k i t ) 和w i n d r i v e r 等多种开发工具，但为了降低开发难度，节省开发时间，本 次设计采用了w i n d r i v e r 来开发该p c i 数据采集卡的驱动程序。 ( 2 ) w i n d o w s 下的用户应用程序 用户应用程序主要是实现对该数据采集卡的数据采集与传输的控制管理以 及对数据的后续处理等功能。数据采集卡的数据采集与传输等功能是利用 w i n d r i v c r 中针对p c i9 0 5 4 而提供的a p i 函数来实现的。 ( 3 ) v h d l 语言实现的时序逻辑控制 可编程逻辑器件c p l d 内的时序逻辑控制是利用硬件描述语言v h d l 编 程来实现的。它主要包括对a d 转换器转换时钟的产生控制，双口s r a m 的 两个端口数据读写地址和读写控制信号的产生，p c i9 0 5 4 本地端总线的仲裁、 传输控制逻辑信号的产生等。 1 4 论文结构安排 为了便于了解本论文的整体框架和主要内容，下面介绍一下论文的结构安 排。 哈尔演工业大学工学硕七学位论文 第1 章介绍了本论文的研究背景，对系统方案进行了分析，并对整个系统 的软硬件设计的主要内容进行了概述。 第2 章从p c i 总线的系统结构、总线特点、总线信号组、总线操作和电气 特性等方面对p c i 总线进行了较为详细的介绍。同时对实现p c i 总线接口的两 种方案进行了介绍，并给出了本次设计所采用的实现方案。 第3 章对整个系统的各个模块的主要芯片进行了介绍，并给出了它们在本 次设计中硬件电路的设计实现情况。对可编程逻辑器件实现的逻辑控制通过 m a x p l u s i i 进行了仿真，并给出了仿真结果。 第4 章对p c i 设备驱动程序开发软件w i n d r i v e r 进行了介绍，并给出了在 v c + + 6 0 环境下，利用w i n d r i v e r 在w i n d o w s2 0 0 0 操作系统下开发该数据采 集卡的设备驱动程序的具体方法与步骤，并在此基础上对用户应用程序进行了 开发。 第5 章对a d 转换电路的动态参数进行了测试。 第6 章给出了该数据采集卡的使用说明。 堕玺鎏三些奎兰三兰璺圭兰竺芝兰一。一 第2 章p c i 总线及其接口的实现 2 1p c i 总线简介 计算机总线是计算机各部件之间进行信息传输的公共通道。计算机系统总 是通过各种总线来实现相互间信息或数据的交换，这些定向的信息流和数据流 在总线中流动，就形成计算机系统的各种操作，它能实现各种部件和设备之间 的互连【1 0 1 。 p c i 总线是目前微型计算机的主流总线标准，该总线原来是专门为提高系 统数据传输性能而设计的，现在也作为一种高性能的外设接口。p c i 总线非常 适用于网络适配器、硬盘驱动器、动态视频卡、图形卡以及其他各类高速外设 的接d 3 1 。 2 1 1p c i 总线的特点 p c i 总线是一种具有多路地址线和数据线的高性能的3 2 6 4 位总线，它在 高度集成的外围控制器件、外围插件板和处理器存储器之间作为互连机构应 用。p c i 总线主要具有下特点： 1 独立于处理器 p c i 总线与处理器是否相对独立，这很大程度上影响了处理器是否能升 级，从而影响到整个系统升级的问题。 p c - i 总线可以与处理器相对独立，并且可以适用子多处理器结构，同时 p c i 总线允许处理器不断升级，由于p c i 总线不太依赖于处理器，因此，它可 以使p c i 总线根据i o 功能的需求不断优化，这样i o 口不仅可以提供图形接 口，还可以提供给高速设备f d f i ，s c s i ，动态视频，硬盘驱动器等。 2 突出的数据传输性能 p c i 总线宽度为3 2 位( 可扩展至6 4 位) ，在全部读写传送中可实现突发 ( b u r s t ) 传输工作方式。p c i 总线速度2 0 版规范支持达到3 3 m h z ，2 1 以上版本 增加了对6 6 m h z 总线操作的支持。3 2 位3 3 m h z 的p c i 总线在读写操作中峰 值传送速率达到1 3 2 m b s ，对于6 4 位p c i 传送支持2 6 4 m b s 的峰值传送速 率。 哈尔演工业大学工学硕士学位论文 3 即插即用性能 每个p c i 设备上都有配置空间能实现自动配置，使得系统b i o s 和操作系 统的系统层软件能自动检测和配置p c i 总线部件和插件。 4 隐式总线仲裁 p c i 局部总线仲裁能够在另一个总线主设备正在p c i 总线上执行传送时发 生，从而提高了系统的传输性能。 5 总线主设备支持 p c i 总线全面支持p c i 总线主设备，允许同级p c i 局部总线访问和通过 p c i p c i 与扩展总线桥访问主存储器和扩展总线设备。另外p c i 主设备能够访 问驻留于总线级别较低的另一个p c i 局部总线上的目标设备。 2 1 2 p c i 总线操作简介 p c i 总线的数据传输支持突发传输方式。突发传输是一种包含一个地址 段，后面跟着两个或两个以上数据段的数据传送方式。一次突发传输，总线主 设备对总线拥有者作一次仲裁。在地址段，总线的所有设备锁定地址和交易类 型，并将之译码以确定目标设备。目标设备将起始地址锁存到地址计数器并按 照一个个的数据段递增该地址。 阻2 - 2 和图2 - 3 分别为p c i 总线读、写操作时序图。其中两个互相指向尾 部的箭头表示周转周期。所有可能被多个设备驱动的信号都需要周转周期，以 避免当信号驱动由一个设备切换到另一个设备时发生竞争。 在图2 - 2 所示的读时序中，f r a m e # 有效指示读周期的开始。f r a m e # 有 效的第一个时钟为地址周期，c a e # 3 ：o 上为操作命令。随后为数据周期，如 果总线主控设备准备好接受数据时，将置i r d y # 有效，此时c b 瑚【3 ：0 1 上为字 节使能；如果总线目标设备准备好传输数据时，将置t r d y # 有效。数据传输 发生在i r d y # 和t r d y # 均有效的时钟上升沿处，i r d y # 和t r d y # 两个中任何 一个无效都将使总线自动插入一个等待周期。如果f r a m e # 无效而i r d y # 有 效则表示最后一个数据传输周期。 图2 - 3 所示的写b 寸= 序中，由于a d 3 1 ：0 - - 直由总线主控设备驱动，所以不 需要周转周期。写操作期间的数据传输方式类似于读操作。 在数据传输的过程中，总线的主控设备和目标设备都可以终止当前的总线 操作。通常情况下，总线主控设备可以通过设置f r a m e # 无效、i r d y # 有效来 指示最后一个数据周期；目标设备则通过设置s t o p # 有效来请求终止，然后由 暗尔滨工业大学工学硕士学位论文 主控设备来中止操作。 b i k 八八n 八八nn 八厂 123t56 7e9 r 潮日= i = = ：= ii；iii = = = 巴：蔓j 柚= 暑笾辜k 曹二 ( 2 i 总线接口方案的分析，本次设计最终选择了第二 套方案，采用专用接口芯片来实现p c i 总线接口。 2 2 3 常用的p c i 接口芯片简介 ( 1 ) 目标设备芯片 p c i 9 0 3 0 p c i 9 0 3 0 是美国p l x 公司推出的符合p c i 规范v 2 2 的p c i 目标设备。其 3 2 位、3 3 m h z 的目标接口支持突发传输，最高传输速率为1 3 2 m b s ；p c i 突 发长度可编程；支持5 个局部地址空间到p c i 总线地址空间的映射；传输等待 周期、总线宽度可编程：提供4 个片选信号( 没有译码逻辑，局部部件减少) 、9 个可编程通用i o 、2 个可编程f i f o 等。 p c i 9 0 5 2 p c i 9 0 5 2 是p l x 公司继p c d 0 5 0 后推出的用于低成本适配器的总线目标 设备接口芯片，提供用于适配卡的小型而高性能的p c i 总线目标接口，使i s a 适配器可以迅速、低成本地转到p c i 总线上。p c i9 0 5 2 使适配卡上的i o 数据 传送从i s a 总线速度的g m h z 加速到p c i 的3 3 m h z ，并支持1 3 2 m b s 的突发 数据传输能力【嘲。 $ 5 9 2 0 s 5 9 2 0 是美国a m c c 公司推出的符合p c i 规范v 2 2 的p c i 目标设备。它 是一种3 2 位、3 3 m h z 的目标接口；4 个3 2 位读写f i f o 的直通通道；可编程 的预取长度和等待周期；支持即插即用。从功能上看，$ 5 9 2 0 可以视为$ 5 9 3 3 的子集。它提供了3 个物理总线接口，即p c i 总线接口、外加总线接口( a d d o n 接口) 和外部非易失性存储器接口】。$ 5 9 2 0 提供了邮箱( m a i l b o x ) 和直通通 道( p a s s - t h r o u g h ) 两种传输方式，并可以自定义总线宽度为8 1 6 3 2 位。 ( 2 ) 主控设备芯片 p c i 9 0 5 4 p c i 9 0 5 4 是一种功能强大、使用灵活并且符合p c iv 2 2 规范的3 2 位 3 3 m h z 的总线接口控制器。它采用了先进的p l x 数据管道结构技术，本地总 线支持复用用# 复用的3 2 位地址数据线；针对不同的局部处理器提供了m 、 c 、j 三种本地总线工作模式，尽量减少中间逻辑；具有可选的串行e e p r o m 接口，本地时钟可与p c i 时钟异步；p c i 9 0 5 4 内部有6 种可编程的f i f o ，以 实现零等待突发传输及本地总线和p c i 总线之间的异步操作；可作为p c i 目标 设备，实现基本的传送要求，也可以作为p c i 总线主控设备，访问其他p c i 总 线设备；其峰值传输速率为1 3 2 m b s ，功能超过p c l 9 0 8 0 、p c i 9 0 5 0 等，是性 价比较高的一款芯片，目前该芯片已被广泛使用f 2 l 】。 p c i 9 0 5 6 与p c i 9 0 5 4 相比，p c i 9 0 5 6 在功能上超出很多，例如：3 2 位、6 6 m h z 目 标接日支持高达2 6 4 m b s 的传输速率；支持7 个外部主控设备，对于设计 c o m p a c tp c i 尤为合适；增强的m 模式功能，提供了p o w e r q a i c c 超出原有1 6 字节长度限制的突发传输。 c y 7 0 0 9 4 4 9 p v c y 7 c 0 9 4 4 9 p v - a c 是c y p r e s s 公司推出的符合p c i 规范v 2 2 的双端口 r a m 接口型芯片。其中一个端口是p c i 接口，另一个是本地接口，两个接口 均可独立读写s r a m 。其具有的其他主要特点主要有；1 2 8 k b i t 双向静态 r a m ：支持p c i 突发和d m a 传输；局部时钟可达5 0 m h z ；具有智能输入，输 出功能，包含4 组3 2 位f i f o 、终端寄存器及用于一般存储目的的部分 s r a m i s 。 s 5 9 3 3 在$ 5 9 2 0 所有功能的基础上，还可以作为总线主设备发起传输，并 具有b i g l i t t l ee n d i a n 转换功能但是它仅支持p c i 规范v 2 1 。 堕釜鎏三些查兰三兰罂圭兰竺鎏兰 2 2 4p c i 接口芯片的选择 从上面对各种p c i 接口芯片的介绍和系统的实际需要出发，本次设计选择 了p c i 9 0 5 4 。它功能强大、使用灵活，符合p c i 规范v 2 2 ，并且受到驱动开发 厂商的大力支持，可以作为目标设备，实现基本的传输要求，也可作为总线主 控设备，以d m a 等方式高速访问其他p c i 总线设备，是一款性价比较高的 p c i 专用接口芯片。 2 3 本章小结 本章首先从p c i 总线的系统结构、总线信号组、总线操作、p c i 配置空间 和总线电气特性等方面对p c i 总线进行了较详细的介绍。接着，介绍了实现 p c i 总线接口的两种有效方案，通过对两套方案的分析，最终选择了采用专用 接口芯片来实现p c i 总线接口，并在比较了各种常见p c i 接口芯片性能特点的 基础上最终采用了p l x 公司的p c i 9 0 5 4 。 氅玺鎏三些查兰三兰堡圭兰竺鲨兰 一 第3 章系统电路设计 3 1a d 转换芯片a d 9 2 4 0 a d 9 2 4 0 是a d 公司推出的一种i o m h z 单电源工作的1 4 位模数转换器。它采 用低成本、高速度的c h o s 处理技术和新颖的结构以便兼顾高分辨率与高速度 的性能，同时并不增加芯片的功耗与生产成本。它是一个完整的单片a d c 电 路，片内有高性能、低噪声的取样保持放大器和一个可编程的基准电压源。 3 i i 3 3 3 9 2 4 0 的工作原理 a d 9 2 4 0 采用低成本的c m o s 处理技术，由四级宽带输入取样保持电路( s h a ) 的流水线结构组成。每个流水线结构单元至少包括一个低分辨率的快闪a d 转 换器，一个与a d 转换器相连的开关控制的d a c 和一个级间剩余电压放大器 ( m d a c ) 剩余电压放大器放大重构的d a c 输出与快闪输入端之间的电压差。最 后一个流水线仅由快闪a d 电路组成。a d 9 2 4 0 的功能框图见图3 _ l 。 v v 一日 c l c n o p b 啦f 蚋撕e 翻手捌m0 v 1 1o r m 啪 盯 棚嘲时 眦1 1 4 i l l 哪 图3 - ia d 9 2 4 0 功能框图 流水线结构在流水延迟扩大的基础上允许更大的通过速率。这意味着在每 个时钟周期都允许捕捉到新的输入取样，实际上它需要三个时钟周期完成转换 的整个处理过程，并且将数据输出。这种延迟在大多数应用中可以不予考虑。 输出驱动可以接成+ 5 v 或+ 3 3 v 逻辑系列结构【2 3 1 。 哈尔滨工业大学工学硕士学位论文 a d 9 2 4 0 在内部定时电路中利用了它的时钟的两个边沿。m d 转换器取样模 拟输入信号是在时钟的上升沿。在时钟的低电平期间，输入s h a 处于取样状 态，在时钟的高电平期间，它处于保持状态。系统中出现在上升沿前的干扰和 有效时钟的漂移都会引起输入s h a 采集的信号出现误差，因此应尽可能减小 它。 3 1 2 a d 9 2 4 0 的工作时序 a d 9 2 4 0 芯片的时序控制与传统的低速a d 有所不同，它完全依靠时钟来控制 其采样、转换和数据输出。在第一个时钟的上升沿开始采样转换，当第三个时 钟上升沿到来时，数据将出现在b i t l 4 一b i t i 端口上，图3 2 所示为其数据转 换的时序图。由于a d 9 2 4 0 是分级型模数转换，所以，其数据输出时刻比相应 的采样开始时刻要晚三个时钟周期。这一点在设计电路时应当注意。 a d 9 2 4 0 的转换过程是完全在采样时钟c l k 信号控制下进行的，无需其他信 号进行控制。对c l k 信号的质量有较高的要求，它的占空比要求在4 5 至5 5 之间。a d 9 2 4 0 在每一个时钟的上升沿采样一次。 图3 - 2a d 9 2 4 0 数据转换时序口 3 1 3 a d 9 2 4 0 的模拟信号输入方式 a d 9 2 4 0 的前端模拟电路输入非常灵活， 接成差动输入方式，既可以采用直流耦合， 入信号的驱动电路也有多种形式。 既可以接成单端输入方式，也可以 也可以采用交流耦合。因而模拟输 本次设计中采用的为直流耦合单端输入模式。图3 - 3 给出了一种简单的直 流耦合单端输入方式的驱动电路。差动负输入端v i n b 与参考电压端v r e f 相 连，v i n a 端的输入电压范围在0 至2 v r e f 之间。v r e f 可采用内部参考电压或 外部参考电压。采用内部参考电压时，若将s e n s e 管脚与v r e f 管脚短路则 耋墓 薹馨 薹垂 堕釜鎏三些查兰三兰鳘圭兰竺鎏兰 一 v i n a 端的输入范围为o 2 v ，若将s e n s e 与r e f c o m 管脚短路，则v i n a 端的输 入范围为o 5 v ，通过外接编程电阻的方法可以实现输入范围为o 2 v r e f 。本 次设计中采用的电路中将s e n s e 与v r e f 短路，从而得到o 2 v 的电压输入范 围。 ： 图3 - 3 直流耦合单端输入方式电路图 3 2 高速双端口静态r a m 在计算机应用系统中，普遍存在着计算机与中、慢速外设之间速度不匹配 的矛盾，使得主机的效率大打折扣。因此在微机接口设计中一般采用f i f o 存 储器或双口r a m 来作为数据缓存，从而有效的提高系统的效率。 f i f o 存储器是一个有两个端口( 输入口和输出口) ，并按先进先出的顺序来 暂时存放数据的存储器。输入口和输出口的工作彼此是独立的。f i f o 存储器 的最大优点在于时序简单，无复杂的辅助电路，缺点则是降格昂贵，存储容量 不大1 2 4 1 。 双端口r a m 是一种特殊的数据存储芯片，具有两套完全独立的数据线、 地址线、读写控制线，允许两个c p u 对双端口r a m 的同一单元进行存取；具 有两套完全独立的中断逻辑，实现两个c p u 问的握手控制信号；具有两套完 全独立的“忙”逻辑，保证两个c p u 同时对一个单元进行读写操作的正确 性。采用双端口r a m 可以实现超高速a d 转换器与微机的接口【2 5 j 。 双端口r a m 的主要优点在于存储容量可以做的很大，而且价格相对比较 便宜，但其时序比较复杂【2 6 】。 本数据采集系统采用了双端口s r a m 作为数据缓存，先将采集的信号存 储在其中，然后再成组地通过p c i 9 0 5 4 向计算机传送，从而有效地发挥了主、 从资源的效率。 哈尔滨工业大学工学硕士学位论文 3 2 1 双口r a m 的工作原理 双口r a m 是允许左右两个端口同对读写数据的存储器，每个端口具有各 自独立的控制信号线、地址线和数据线，允许数据高速存取，可以与大多数的 高速处理器配合使用，无需插入等待时钟。双口r a m 的组成框图见图3 - 4 ， 其核心部分是存储器阵列，用于数据存储，为左右两个端口共用。这样，位于 两个端口的左右处理器就可以共享一个存储器口5 l 。 当两个端口对双口r a m 存取时，有时会发生同时访问同一存储单元的情 况，分为两种：第一种是一个端口在读，另一个在写，此时会读出一个错误的 数据：第二种情况是两个端口同时写，此时写入数据为两端口写入数据之合 成。双口r a m 的忙( b u s y ) 信号则专门用来解决此问题。忙信号逻辑又称仲裁 逻辑，它由一对地址相等的比较器、一对延时缓冲器和一个交叉耦合仲裁锁存 器组成。当左右两端口同时写入或一读一写同一地址单元时，先稳定地址的端 口通过仲裁逻辑电路优先进行读写操作，同时内部电路使能另一方端口的 b u s y 信号使之有效，并在内部禁止对方访问，直至本端口操作完成。 图3 4 双口r a i li i ) t t o v 2 4 功能框图p 7 i 噼 黩 = 一= 兰奎鎏三兰盔竺三兰罂圭兰竺鲨兰 3 2 2 高速双端口静态r a mi d t 7 0 v 2 4 接口电路的实现 i d t 7 0 v 2 4 是美国i d t 公司开发研制的4 k 1 6 b 的异步双端口静态 r a m ，可高速存取数据，最快存取时间为1 5 n s ，能与大多数高速处理器配合 使用f i g 。i d t 7 0 v 2 4 两个端1 2 1 都有独立的地址线a l l - a 0 ，数据线 i 0 1 5 m 0 0 ，控制信号线，包括输出使能信号o e 、标志控制信号s e m 、忙信 号b u s y 、中断信号m 1 、高位字节选择信号u b 、低位字节选择信号l b 。对 于任一个端口来说，都可以进行独立的操作，可以对同一存储器的任意单元独 立地进行读写。 设计时，将i d t 7 0 v 2 4 均分为两个独立的容量为2 k 的存储区域，左端口 用于p c i 9 0 5 4 从中读取采样数据，右端口用于接收模拟信号经a d 转换后得 到的数据。当数据采集开始时，右端口首先开始写入数据，当写入的数据量达 到2 k 后，由c p l d 产生一中断信号l i n t # ，进而通过p c i9 0 5 4 产生p c i 中 断，通知计算机通过左端口将数据取走，同时右端口继续向另一2 k 的存储区 域写入转换数据，相应的读写地址信号转换也由c p l d 的控制逻辑产生。这 样，计算机不需要在取一个数据后等待a d 转换完成送下一个数据，而是成批 地读取，从而提高了整个数据采集系统的运行速度和性能，同时也避免了对同 一个存储单元进行读写误操作产生操作冲突的情况。具体的电路连接情况如图 3 5 所示。其中s e m 用于存储器块配置时的地址仲裁问题，由于本次设计中并 未涉及，因而不予讨论。存储器分区由可编程逻辑器件e p m 7 1 2 8 产生的高位 地址信号线d p r a ma d d r l l 和a da d d r i i 决定，d p r a ma d d r l l 为 a d _ a d d r l l 经一反相器之后得到的。当这两个信号交互为0 与l 时，存储器 读写地址发生转换。这样，避免两端1 2 同时对同一地址单元进行操作时可能产 生的冲突。右端口写入a d 转换数据时的地址信号由可编程逻辑器件中的加法 计数器实现，左端口读取数据时的地址则由p c i 9 0 5 4 本地端的地址信号线经可 编程逻辑器件转换后得到。 氅釜苎三些盔耋三兰璺圭兰鳘篓兰 一 图3 - 5i d t 7 0 v 2 4 接口电路图 3 3 可编程逻辑器件设计 7 0 年代发展起来的可编程逻辑器件( p l d ) ，发展至今已经有s p l d ( 简单可 编程逻辑器件) 、c i l d ( 复杂可编程逻辑器件) 和f p g a ( 现场可编程逻辑门阵歹) 等各种器件。它们共同的特点是器件内的硬件逻辑可以借助计算机辅助设计的 方法现场编程，从而提高了硬件设计的灵活性，并且大大缩短了产品开发的时 间渊。目前，该领域处于领先地位的公司有a l t e r a 、x i l i n x 和l a t t i c e 等公司。 3 3 1 可编程逻辑器件的选择 从广义上说，大规模p l d 器件大致上可包含两种类型的器件。种类型 的器件其内部结构以基本门单元为基础，构成门单元阵列，可编程的联线分布 在门单元与门单元之间的布线区，这种结构一般称为f p g a ( 现场可编程门阵列1 器件。另一种类型的器件，其结构以可编程的宏逻辑单元为基础，可编程的联 线集中在一个全局布线区。这种结构一般称为c p l d ( 复杂的可编程逻辑器 件) 。f p o a 一般基于s r a m 技术，触发器较多，逻辑通过查找表实现，然后 通过层次化的金属线互联。配置可以无限次地进行( 但需要外置e e p r o m 之 类