（通信与信息系统专业论文）宽频带小步进频率综合器的研究.pdf

硕士论文 宽频带小步进频率综合器的研究 摘要 删i ii ii ii iii i ii i i ii ii y 2 0 6 16 3 1 在微波技术高速发展的今天，频率综合器作为微波系统的核心部件，要求也越来 越高，无论在雷达通信还是卫星通信中都必须有高稳定度，低相位噪声的频率综合器 作为系统本振。基于项目应用，本论文研究并设计了k a 上变频系统中一次和二次本 振的微波频综。 论文方案根据项目指标论证后对一本振和二本振进行了优化设计，一本振采用 p l l + d d s + 混频方式实现1 0 9 0 m h z - 1 l l o m h z 信号输出，实现系统的小步进要求，步 进1 0 h z 。二本振采用c 波段频率综合器组通过射频开关实现5 1 6 g h z - 8 1 6 g h z 信号 输出，步进2 0 m h z ，实现系统的宽频带要求。 论文首先介绍了频率合成技术，分析了各种频率合成技术的应用和性能，以及锁 相环频率合成和直接数字频率合成的配合使用。论文最后重点介绍了系统本振的设计 和实现，对每个电路进行了详细的论证和仿真，考虑恶化的情况下，给出了本振的最 终设计版图及实物测试。 关键字：频率合成器，锁相环，d d s a b s t r a c t 硕士论文 a b s t r a c t n o w a d a y s ，w i t ht h er a p i dd e v e l o p m e n to fm i c r o w a v et e c h n o l o g y , t h er e q u i r e m e n t so f f r e q u e n c ys y n t h e s i z e r s ，w h i c ha l et h ec o r ec o m p o n e n t so fm i c r o w a v es y s t e m s ，a r eg e t t i n g h i g h e ra n dh i g h e r f r e q u e n c ys y n t h e s i z e r s ，w i t hh i g hs t a n d a r do fs t a b i l i t ya n dl o wp h a s e n o i s e ，a l ew i d e l yu s e di nb o t hr a d a ra n ds a t e l l i t ec o m m u n i c a t i o ns y s t e m sa s i o c a l o s c i l l a t o r s t h i sp a p e rm a i n l yd i s c u s s e sa n dt h e nd e s i g n sas y n t h e s i z e rf o rk a - c o n v e r s i o n s y s t e ma st h ef i r s ta n ds e c o n dl o c a lo s c i l l a t o r i nt h i sp a p e r , t h ed e s i g no ff n s ta n ds e c o n do s c i l l a t o ri s o p t i m i z e da c c o r d i n gt ot h e p r o g r a mi n d i c a t o r s t h ef i r s to s c i l l a t o ra c h i e v e st h eo u t p u to f10 9 0 m h z 1ll0 m h zw i t l l s t e po f10 h zb yu s i l l gp l l + d d s + m i x e r t h es e c o n do s c i l l a t o ra d o p t sc b a n df r e q u e n c y s y n t h e s i z e ra n dr fs w i t c ht oa c h i e v et h eo u t p u ts i g n a lo f5 1 5 g h z - 8 1 6 g h zw i t hs t e po f 2 0 m h z t h ep a p e ri n t r o d u c e st h ea p p l i c a t i o n sa n dp r o p e r t i e so fv a r i o u sf r e q u e n c ys y n t h e s i s t e c h n o l o g i e s ，鹤w e l la st h ec o o p e r a t i o no fp l lf r e q u e n c ys y n t h e s i sa n dd d s t h ep a p e r f o c u s e so nt h ed e s i g na n di m p l e m e n t a t i o no ft h es y s t e ml o c a lo s c i l l a t o r , t h e ng i v e sd e t a i l e d d e m o n s t r a t i o na n ds i m u l a t i o no fe a c hc i r c u i t ，a n du l t i m a t e l yo b t a i n st h ef i n a ld e s i g nl a y o u t a n dp h y s i c a lt e s t so ft h el o c a l o s c i l l a t o r , c o n s i d e r i n gt h ec a s eo fd e t e r i o r a t i o n k e y w o r d ：f r e q u e n c ys y n t h e s i z e r , p l l ，d d s 硕士论文宽频带小步进频率综合器的研究 1 绪论 1 1 频率合成综述 频率合成( f r e q u e n c ys y n t h e s i s ) 技术是利用高稳定度的晶体振荡器产生一系列等 高稳定度频率的一项技术。频率合成器的朝着数字化、集成小型化、高性能的方向发 展。 频率合成的理论于上世纪3 0 年代形成，经过8 0 多年发展诞生了三代频率合成技 术。 1 ) 直接式频率合成( d s ) 直接式频率合成技术是第一代频率合成技术。它利用高稳定的晶体振荡器作为参 考信号源，经过倍频、分频、混频等途径直接产生许多离散频率的输出信号。直接式 频率合成的信号优点是频率稳定度高，频率切换速度快。缺点也很明显：电路设计和 调试难度较大，杂散抑制难度较大。目前，一些雷达信号的产生仍用此方法。 直接频率合成主要由以下几个优点：频率间隔可以设计在很小的值。当然缺点也 很明显：电路中需要很多各种混频器和滤波器来实现，影响小型化设计、成本高，混 频过程中谐波交调频率分量较多，形成各种交调杂散，影响系统杂散指标的实现。 优化交调频率分量间的干扰，减少混频，滤波元器件数量实现频率综合器体积的 减小，还可以采用频率漂移补偿等方法。 2 ) 锁相( 间接) 频率合成( p l l ) 锁相频率合成技术是第二代频率合成技术。高稳定度晶体振荡器作为锁相环频率 综合器参考源，锁相环把v c o 的输出频率频率锁定在设计的频率上，由v c o 间接 产生设计频率的输出。锁相环频率综合器的优点是频率稳定和杂散较小，调试简便； 缺点是频率间切换速度比第一代频率综合器慢。目前，在工业生产和通信设备中，锁 相环频率合成已得到最为广泛的应用。 3 ) 直接数字式频率合成( d d s ) 直接数字式频率合成技术是第三代频率合成技术。它从相位的概念论证了频率合 成的可实现性，采用了数字采样存储技术，具有精确的相位、频率分辨力，快速的转 换时间等突出优点，是频率合成技术发展的新一代技术。 直接数字频率合成器的主要优点是：适合高集成度，体积小、功耗较小，频率切 换快，价格低。目前，d d s 可以实现的输出频率主要有数模转换速度的影响。 d d s 作为新一代频率合成器技术，对比d s 和p l l 显示出了更多特定的优越性， 在航空领域和通信领域得到了广泛的引用，例如在雷达、通信、电子对抗、仪器和仪 l 绪论 硕士论文 表( 各种合成信号源) 、任意波形发生器、产品测试、冲击和振动、医学等方面的应用 1 2 1 1 5 1 1 7 1 2 i o 1 2 频率合成器的主要技术指标 1 ) 频率范围 频率范围是指频率综合器输出最小频率五血和最大频率o 懈的差值，即： 七：盘( 1 2 1 ) o 衄 当k 2 - - - 3 时，v c o 是一般达不到这样的输出频率范围，实际设计中可以通过几 个相对窄的频段实现宽频带输出。 一般说来，频率综合器不仅需要在输出范围内各个频率点上都能正常工作，而且 电性能指标要满足预先设计的要求。 2 ) 输出频率间隔 频率综合器的输出信号频谱是离散的。所谓输出频率间隔，指频率合成器输出的 最小间隔频率之差，又称为频率步进，用a f o 表示。由频率范围和频率步进可以计算 出工作的频率点数。频率综合器输出的各个频率在某一刻只能输出某一个频率信号。 3 ) 频率准确度 频率准确度是指频率合成器的实际输出频率偏离标称频率值的程度。假设频率综 合器输出频率为厂，设计频率为兀，那么频率准确度为： 么r ：华：竿 ( 1 2 22 ) ) qj 4 式中，矽= 厂一 为频率偏移。 晶体振荡器处于长期工作时，其输出频率也会发生偏移，频率准确度也会随着时 间变化。 4 ) 频率稳定度 频率稳定度是指在一定时间间隔内，频率综合器输出频率的变化值，它表征频率 综合器工作于设计频率上的能力，是频率综合器最重要的技术指标之一。 长期稳定度是指年或月时间范围内频率准确度的变化。年或者月的频率漂移主要 由晶体振荡器中无源晶体的老化引起。 短期稳定度是指日或小时时间范围内频率准确度的变化。短期稳定度中，日稳定 度主要由无源晶体的老化特性造成的；小时或分级的短期稳定度则主要取决于晶振电 路内部分立元器件参数的变化、外部直流稳压电源的纹波、环境温度和湿度变化等。 瞬时稳定度是指秒或毫秒时间范围内的随机频率变化，即频率的瞬间无规则变 2 硕士论文宽频带小步进频率综合器的研究 化。这种随机的变化与晶体长期的频率漂移关系不大，干扰和噪声是主要原因。瞬时 稳定度决定了频率综合器的相位噪声性能。 5 ) 跳频时间 跳频时间( f ) 又称为频率转换时间，是指频率合成器输出频率在输出范围内变 换频率并稳定工作所需要的时间。 对于直接频率合成( d s ) ，频率转换时间主要由信号通过滤波器所需的建立时间f 。 决定，可以做到毫秒( m s ) 级以下，甚至可以达到微秒( i t s ) ；锁相频率合成，频率转换 时间则主要由环路锁定的捕获时间决定。 在通信系统中，一般要求频率合成器的t 。小于几十毫秒。目前大部分应用了直接 数字合成技术和组合频率合成、法【8 1 【9 1 【1 1 1 。 1 3 本文研究的主要内容 1 3 1 课题研究背景 课题的研究来自于双通道k a 波段上变频通道设计，k a 频段上变频通道完成 1 4 0 m h z 中频信号变频至k a 波段的功能，要求变频过程实现无失真的频谱搬移，整 个系统具有宽频带、小频率步进及幅度衰减步进、低相位噪声、低输出杂散等主要功 能及特点。 k a 频段上变频通道完成从中频1 4 0 m h z 变频到k a 频段，同时k a 频段具有3 g h z 的输出带宽、1 0 h z 的输出信号步进。整个系统对于相位噪声、频率步进以及杂散都 具有较高的要求。综合各指标特性，采用三次变频的方案来实现系统设计，k a 频段 上变频单通道通道的组成框图如图1 3 1 1 所示： 图1 3 1 1k a 频段上变频通道的组成框图 本论文完成一本振以及二本振的设计和加工调试。 、 1 3 2 本文课题指标 3 i 绪论硕士论文 表1 3 2 1 课题指标 一本振 二本振 系统指标 参考频率( 外部)1 0 0 m h zl o o z1 0 0 z 1 0 9 0 1 l1 05 1 6 0 8 1 6 03 0 0 0 0 3 3 0 输出频率 【h zm h z0 0 0 h 忸z 杂散输出_ - 6 0 d b e_ - 6 0 d b e_ - 6 0 d b e 谐波_ - 3 0 d b e_ - 3 0 d b e9 3 0 d b c 1 1 3 l h z _ - 8 4 d b e_ - 7 0 d b e_ - 6 0 d b e 1 0 0 h z_ - 9 4 d b e 7 8 d b c_ - 6 6 d b c 相位 l k h z 1 0 3 d b c_ - 8 4 d b e_ - 8 0 d b e 噪声 1 0 k h z 1 0 6 d b e9 l d b e_ m ，可见三个环的基准频率均为厶或大于厶，其中c 环的基准频率 屈厶，而输出分辨率筑则提高了m 倍，从而实现了不降低基准频率的高输出分辨 率的设计方案。 2 3 4 锁相环夕i 4 1 - 插入混频器+ d d s 频率合成器电路 d d s 具有极高的频率分辨率和极短的转换时间，但工作带宽和输出最高频率有 限；而锁相环频率综合器具可以工作在较高频段，并且工作带宽相对较宽，但频率转 1 2 硕士论文 宽频带小步进频率综合器的研究 换时间较长且频率分辨率较低。由此可见，将d d s 、p l l 组合起来，取长补短，可 以设计出更高性能的频率合成器。环外插入混频器得到d d s + p l l 频率合成器电路结 构方框图如图2 3 4 1 所示，它的信号是由d d s 输出信号与p l l 输出信号进行相混频 后再滤波输出的网。当环路锁定时，频率合成器的输出信号为 正= m 厶= m 厶等 ( 2 3 4 1 ) 图2 3 4 1 环外插入混频器的d d s + p l l 频率合成器电路方框图 这个电路设计方案其出发点是利用d d s 的高频率分辨率，用p l l 的工作频率和 带宽，即由p l l 提供以厶为单位的较大频率步进，d d s 提供精确的频率步进，以填 补大步进之间的间隙。 由上述可知，当频率合成器在同一b d 。内进行频率转换时，频率转换时间由 d d s 决定，可以极短。当合成器频率转换已超过同一b 珊的范围，则必须改变p l l 的分频比m ，那么频率转换时间由p l l 决定，由于在这种组合方案中p l l 的鉴相频 率可以取得较高，因而此时频率转换时间也可以做得较短。 2 3 5 锁相环内混频器的d d s 的频率合成器电路 环内插入混频器的d d s + p l l 频率合成器电路方框图如图2 3 5 1 所示。整个频率 合成器的频率分辨率由d d s 的频率分辨率决定。可以充分发挥d d s 极高分辨率的优 点。频率合成器稳定时，其输出频率为 f f f o = m 厶= m f r 寻 ( 2 3 5 1 ) 2 频率合成器电路基础硕士论文 图2 3 5 1 环内插入混频器的d d s + p l l 频率合成器电路方框图 电路设计方案中，由于加入了混频环节，因此相位噪声性能主要由p l l 及d d s 的输出信号相位噪声决定。由于d d s 的输出信号不经过锁相环路倍频，因此d d s 输 出信号的相位噪声和杂散性能不会进一步恶化，所以该方案具有较低的相位噪声和杂 散。电路设计中，要求低通滤波器具有较陡的过渡带。 在此基础上提出的改进方案如图2 3 5 2 所示。先将厶珊与本振无混频，将d d s 的输出信号频率搬到相对高的频率上，再与输出信号频率混频，这种电路的输出信号 频率为 f o = m f r + 无+ ( 2 3 5 2 ) 在改进方案中如果要保持频率连续覆盖，那么要求 ( b 嬲+ 兀) 厶 ( 2 3 5 3 ) 因而这种方案中厶可取很高，这样环路分频比m 可以较低，从而相位噪声性能较前 面方案有所改善，且高的基准频率允许锁相环路的带宽做得较宽，从而便可减小锁定 时间，使频率转换时间缩短。但该方案增加了一个混频环节【5 1 。 图2 3 5 2 环内插入混频器的d d s + p l l 频率合成器电路改进方案 2 3 6d d s 为参考激励p l l 的频率合成器电路 采用d d s 激励p l l 产生宽带、超宽带雷达信号的频率合成器电路如图2 3 6 1 所 1 4 硕士论文 宽频带小步进频率综合器的研究 示。这是d d s + p l l 最常见的频率合成器方案。在这种组合方案中，d d s 作为p l l 的参考源，p l l 作为跟踪倍频锁相环，当锁相环锁定时，频率合成器的输出频率及频 率分辨率分别为： 五：m ：等正：ko ( 2 圳6 ) ：筹正 ( 2 3 6 2 ) 式中：五为d d s 的时钟频率；k 为d d s 的频率控制字；n 为d d s 相位累加器 字长；正2 是d d s 的频率分辨率；掣孟是合成器输出信号的频率分辨率。 由式( 2 3 6 2 ) 可见，该频率合成器输出信号频率分辨率是d d s 的m 倍，然而由于 以d d s 为参考源，当相位累加器的字长n 做得较大时，频率合成器仍可得到较高的 频率分辨率。图2 3 6 1 加了硬限幅电路，以改善输出信号的杂散电平。 图2 3 6 1d d s 撖励p l l 的频翠合成器电路方框图 d d s 输出信号经过带通滤波器滤波后作为p l l 的参考频率输入。d d s 激励的p l l 输出频率以输入参考频率的分辨率为准。例如，如果p l l 输出为1 2 0 0 , , 1 6 5 0 m h z ， 而加到p l l 的基准频率为1 0 m h z ，则p l l 可以输出1 2 0 0 ，1 2 1 0 ，1 2 2 0 ，1 2 3 0 ， 1 6 4 0 ，1 6 5 0 m h z 。采用d d s 作为环路参考频率可以实现小步进频率改变。因此，选 择合适的d d s 输出带宽可以使频率合成器以d d s 频率分辨率的m 倍连续覆盖整个 频段【5 1 。 为了能够实现连续覆盖，d d s 的带宽应该是 ：b = 警 ( 2 3 6 3 ) 式中，m l 血是p l l 的最小分频比。 3 一次本振设计硕士论文 3 一次本振设计 3 1 总体方案和论证 3 1 1 设计指标 参考频率： 输出频率： 杂散输出： 谐波： 相位噪声： 步进： 输出功率： 1 0 0 m h z ( 外部) 1 0 9 0 m h z 1 l1 0 m h z _ - 6 0 d b c _ - 3 0 d b c 1 0 h z ： _ - 8 4 d b c 1 0 0 h z ：_ - 9 4 d b c 1 乜： 1 0 3 d b c 1 0 也： 1 0 6 d b e 1 0 0 z ：11 5 d b e 1 0 h z 3 o d b m 由项目指标，一本振设计过程中主要涉及到两个难点：第一：何种方式实现1 0 h z 步进；第二：最大化控制杂散分量。 3 1 2 方案论证 变频通道设计需要实现1 0 h z 小步进的要求，根据指标论证结果，决定在一本振 的设计中实现1 0 h z 的步进。如此小频率步进的频率合成器通常是采用d d s 或小数 分频锁相环频率合成器来实现。但考虑到小数分频在杂散控制方面与输出的频点有 关，一般锁相环系统的环路带宽量级几十k h z ，不大可能太窄，因为它受到系统的 频率切换速度、系统电性能的稳定性等指标的限制，连续频点的输出控制杂散有一定 的难度，因此在本方案中采用d d s 的方法来实现1 0 h z 的频率步进，2 0 m h z 的输出 信号频率范围，根据前期对现有d d s 集成芯片产品的调研发现目前d d s 输出频率还 无法实现l1 0 0 m h z 的频率输出，因此在设计时分析了以下三种d d s + p l l 电路结构 来实现一次本振的设计。 1 ) d d s 电路内插锁相环电路。 d d s 在这个方案中的作用有点类似小数分频电路，通过控制射频反馈信号的频 率来实现高的频率分辨率和相对较低的相位噪声。因为d d s 电路可以改变n 分频前 的工作频率，而d d s 电路的输出信号频可以通过串行口编程控制改变率，d d s 芯片 1 6 硕士论文宽频带小步进频率综合器的研究 产生的杂散主要为谐波分量杂散，集成芯片对这种杂散控制的水平已经达到7 0 d b e 至8 0 d b e 。并且d d s 后面的带通滤波器也进一步起到了滤除杂散的作用。这种频率 合成方案电路简单，可以实现较好的杂散控制，相位噪声和频率分辨率等指标电路， 实现框图如下图3 1 2 1 所示。 l 0 1 = 1 0 9 0 - 1l 1 0 m l - l z 图3 1 2 1 一本电路实现框图 实用该方案的优点还有：电路结构清晰简单，调试也比较简单。因为d d s 输出 的频率改变输出频率时，射频通道反馈回鉴相器的频率的变化幅度比较小，所以对锁 相环的环路滤波器的调试工作相对简单。如果v c o 的线性度较好，输出频率带宽适 中，则该频率合成器的变频也可以比较快。但是该电路有个致命的缺点：d d s 出来 的杂散经过锁相环之后有2 0 l g n 的恶化，这个无法预测的杂散会给电路设计带来很 大的麻烦。 2 ) d d s 电路内插锁相环参考激励电路 该方案通过改变p l l 的参考信号的步进实现一本振锁相环小步进指标，锁相环 电路通过整数分频的方式输出，d d s 可以有效地控制参考信号的杂散水平，实现框 图如图3 1 2 2 所示： l 一一j 图3 1 2 2d d s 内插锁相环参考激励框图 1 0 m h z 该方案的优点主要有：d d s 电路不在锁相环环内，进一步简化了电路，也便于 电路设计时的电磁兼容设计，调试也更加简单，同时由于步进小，对锁相环环路滤波 器的设计也不会造成难度。缺点同上个方案一样：当d d s 的杂散经过环路之后都有 1 7 3 一次本振设计 硕士论文 2 0 l g n 的恶化，但参考信号的杂散水平要远低于v c o 的杂散，预期性能要好于第一 种方案。 3 ) d d s + p l l + 混频混合实现电路 该方案的提出主要是控制杂散水平为目的，锁相环出来的信号通过d d s 后杂散 不会恶化，混频过程信号的杂散与d d s 和p l l 本身的水平有关，同时兼容了隔离信 号串扰，将d d s ，锁相环，以及混频电路分开处理，电路整体结构复杂了，但可以 更好地保证性能的实现。实现框图如图3 1 2 - 3 所示： 中频放大 图3 i 2 3d d s + p l l + 混频混合实现框图 主要有以下几个优点： 1 锁相环电路更加纯净，标准的锁相环结构也更方便电路设计，电路稳定性好； 2 电路的合理设计可以更好地进行结构设计，将各个部分进行合理的布局： 3 杂散不会由于电路的原因恶化。 3 2d d s 通过对上述三种方案的比较，综合了考虑几个主要的指标( 相位噪声、杂散、步 进、功率) ，以及电路设计的简便我们选择了d d s + p l l + 混频的方式来实现一本振的 设计。 方案中的d d s 采用a n a l o gd e v i c e 的d d s 芯片a d 9 9 1 2 ，内部集成了1 4 位数模 转换器( d a c ) ，支持1 g s p s 的采样率。采用先进的c m o si 艺，显著的降低功耗 并改善了输出频谱质量，可以通过串行口控制信号的频率，相位和幅度。它的主要性 能指标：高达1 g h z 在参考时钟输入，最大直接输出频率可以达到4 0 0 m h z 。 a d 9 9 1 2 内部集成了高达4 8 位的频率控制字，使得频率分辨率小于4 1 l h z ，可以 使得输出频率绝对精确。同时a d 9 9 1 2 拥有两个可编程的谐波杂散抵消寄存器，通过 1 8 硕士论文宽频带小步进频率综合器的研究 产生与谐波信号幅度相同，相位相反的信号可以有效地抵消d d s 固有的杂散信号， 无杂散动态范围相对较宽。1 g h z 的参考时钟输入，0 5 m h z 带宽范围内，无杂散动 态范围( s f d r ) 高达8 6 d b e ；拥有串行读写口，控制比较简单；功耗比较小，同时 a d 9 9 9 1 2 提供了两种输出模式：1 ) h s t l 电平差分输出；2 ) c m o s 电平输出。内部 实现框图如图3 2 1 所示： 图3 2 1a d 9 9 1 2 内部结构框图 d d s 电路为模拟电路和数字电路混合电路，在电路设计中为了达到较好的设计 指标，在进行电路设计的时候就应该充分考虑到以下几个方面： 1 、整个电路的电磁兼容设计( e m c ) ，电磁兼容设计是在任何微波电路中必须 注意的。如果电磁兼容没有设计好，电路中会出现很多不确定的杂散等。电磁兼容设 计的失误会给d d s 电路的调试带来很多麻烦，甚至设计失败。 2 、电源电路的滤波，外界的直流电源一般都是由2 2 0 w 5 0 h z 的三相交流电源通 过电源模块得到的。如果直流电源模块的性能不好5 0 h z 的谐波就会比较大，并且由 供电线路引入到射频电路，形成无法去除的杂散信号。 3 整个电路的良好接地，将模拟地和数字地分开进行处理。 4 d d s 输出信号的滤波处理，在d d s 设计中，谐波杂散位主要杂散，因此在后 端的设计中我们加入了低通滤波器和声表面波滤波器来抑制谐波分量。低通滤波器指 标为：截止频率9 0 11 0 m h z ，谐波抑制大于5 0 d b 。低通滤波器a d s 软件仿真图3 2 2 1 9 3 一次本振设计硕士论文 和拓扑结构图3 2 3 如下所示： 雩 劈 商 1 0 l m lli m 2l i f r e q = 110 0 m h z ll f r e q = l8 0 0 m h zl i d b ( s ( 2 , 1 ) ) = - 3 0 0 0 jl 垡璺( 墨i 至：! 2 三二曼皇：圣曼垒i m 1 世j 一 1 0 02 0 03 0 04 0 05 0 0 f r e q 。m h z 图3 2 2 低通滤波器s 2 i 参数 3 3p l l 图3 2 3 低通滤波器分立元件拓扑结构 根据方案的设计指标，锁相环频率综合器输出频率为i g h z ，锁相环的输出信号 的相位噪声决定了一本振信号的输出信号的相位噪声，经过严格的仿真和方案论证， 做出设计方案。 3 3 1 主要器件选择 1 ) 锁相环芯片 锁相环芯片选用a d 公司的集成锁相芯片a d f 4 1 0 6 ，这款锁相环频率合成器有 着较好的本底噪声基底性能，该芯片集成了鉴相器、参考分频器、射频分频器。最大 硕士论文宽频带小步进频率综合器的研究 射频工作频率为6 g h z ，整数分频相噪基底为2 1 9 d b c h z ，最高允许1 0 4 m h z 的鉴相 频率输入。芯片原理图及主要性能图如3 3 1 1 所示。 图3 3 1 1a d f 4 1 0 6 原理框图 表3 3 1 1a d f 4 1 0 6 技术参数 芯片型号 a d f 4 1 0 6 射频输入频率( g h z ) 0 5 6 o 射频输入功率( d b m ) 1 0 一0 参考信号频率( m h z ) 2 0 3 0 0 前置分频器允许的 3 0 0m h z p = 8 最大输出频率 3 2 5m n z p = 1 6 鉴相频率( m i - i z ) 1 0 4 m a x 噪声基底( d b c h z ) 2 1 9 2 ) v c o 芯片 v c o 选用m i i l ic i r c u i t s 公司的r o s 1 0 4 8 2 1 9 + ，供电位+ 5 v ，调谐电压范围o t 2 v ，调谐线性度也比较好。由于鉴相器最大输出电压为5 v ，而v c o 的最大调谐电 压为1 2 v ，所以需要采用有源环路滤波，v c o 具体指标参数如表所示： 2 1 3 一次本振设计 硕士论文 r o s 10 4 8 2 1 9 + p l m s en o l s e 、 。 、 、 。 、 、 1- 1 、 、 1 - 1 01 0 0 f m q u e n c j ，o 瞻镦( k h z ) 图3 3 i 2v c o 相位噪声曲线 表3 3 1 2r o s 1 0 4 8 2 1 9 + 技术参数 r o s 1 0 4 8 2 1 9 + 工作频率( m h z ) f o - - - 9 8 8 - 10 4 8 输出功率( d b m ) 0 9 加电( v c c i c c ) ( v m a ) 5 2 5 相位噪声( d b c h z ) - 1 1 2 1 0 k h z ( s v 供电时的典型值) - 1 3 3 1 0 0 k h z 3 3 2 仿真设计 根据a d 公司给出的相噪基底计算公式： 总相噪基底= 锁相芯片相噪基底+ 1 0 1 9 ( 鉴相频率伊2 0 1 9 ( 总分频比m = - 219 + 101 9 2 5 0 0 0 0 0 0 + 2 01 9 4 0 = - i1 3 d b c h z 选用a d 公司的a d i s i m p l lv 34 00 6 进行锁相环电路性能的仿真设计，电路 仿真条件如下表所示： 竹 4 以 4 o 4 一 曲 宵z耄一霭|oz器至乱 硕士论文宽频带小步进频率综合器的研究 v 表3 3 2 1p l l 仿真条件 仿真芯片a d f 4l0 6 b r u z 设计频率1 g h z 参考输入1 0 0 m h z 鉴相频率2 5 z 环路带宽3 0 k h z 锁定输出数字锁定 相位裕度4 5 v c 0 输入相噪( 1 0 0 z )- 1 3 3d b c h z 晶振输入相噪( 1 也) - 1 5 0d b c h z 仿真设计中选用有源二阶环路滤波器，仿真框图和仿真结果如下所示： n 嘶* a d 融1 ： 1 v i a i s t h e a 砌e r 忡1 0 0 w 9 1 1 l 哪事哆 2 v d # v 删 3 睚舢s t b e h 刨b 唧 4 t s , s o p 0 d u t 88 h o w n 5 c 瞄嚏t m n t a c t u r 甘 sd 豳 s h e 瞳f o r f u d 亭b b 图3 3 2 1p l l 仿真电路结构框图 3 一次本振设计硕士论文 p h a s en o i s ea t1 g h z 。- 。 c - _ ：_ - ，j 一 、。 一- _? 飞 二眵= = ：= - 电：j 裂 f ， 泌多= = = = 飞、 ，7 。、? ， f 、 、 卜 | | ，。 1 1 k1 0 k1 0 0 k f r e q 1 0 o 1 0 0 1 0 0 k 1 0 0 k l o o k 1 0 0 m t o t a l 8 7 9 0 1 0 1 2 1 1 0 7 - 1 1 3 6 1 2 5 2 - 1 3 2 9 图3 3 2 2 相位噪声计算曲线 表3 3 2 2p h a s e n o i s et a b l e v c o 1 8 4 4 1 6 4 4 1 4 4 4 1 2 4 8 1 2 8 6 1 3 2 9 r e f - 9 0 0 4 1 1 0 o 1 3 0 0 1 4 5 4 1 6 3 6 - 2 0 3 3 一t o 删 一l j 咖 q 肇 一时 v 1 m1 0 m f r e q u e n c yi 嘲 c h i p 9 1 9 9 1 0 1 9 1 1 0 8 1 1 4 1 1 3 0 4 - 1 7 0 2 f i l t e r 1 4 3 0 1 4 2 9 1 4 1 7 1 2 7 7 1 3 1 6 1 5 1 9 通过仿真结果我们可以得出结论，相噪指标达到了设计要求，锁相环频率综合器 的相位噪声由芯片，参考输入，v c o ，环路滤波器带宽决定。近端l o h z ，1 0 0 h z 主要 由输入的高温定度晶振信号决定，1 k h z 和1 0 k h z 则是由芯片基底噪声和晶振决定， 1 0 0 k h z 处的相位噪声主要由v c o 和环路带宽决定。在实际电路的设计调试中，根 据具体的电路工程实现的经验，还将引入3 - 5 d b 的额外的相位噪声恶化，预计可实现 的相位噪声指标为： 表3 3 2 3 相位噪声设计指标 o 伍；e t ( k h z )o 0 l0 1l1 0l o o 相位噪声( d b c h z ) 8 5- 9 41 0 41 0 61 1 5 3 4 电路设计 - - - - - z苫_。m弓一。苎oz譬霉五 硕士论文宽频带小步进频率综合器的研究 3 4 1 总体结构设计 经过严格的方案论证和仿真，确定了一本振设计中所需要的器件和基本电路，在 结构设计中主要考虑一下几个因素： 1 ) 电源设计，d d s 和p l l 频率合成器对电源要求极高，良好的电源走线和纹波 控制能有效地提高一本振的性能，同时将d d s 电源地和模拟地、模拟电和数字电进 行有效地隔离。在设计中，外部电源供给的电平位+ 5 v 和+ 1 2 v ，内部的低于5 v 的供 电电平，均由+ 5 v 通过l d o 转压提供，+ 5 v 电由+ 1 2 v 通过l d o 转压提供，有效地 隔离外接直流电源对射频通道的影响。 2 ) 串扰隔离，电磁兼容性设计通过综合利用屏蔽、接地、滤波、搭接、元器件 的合理选用、空间、时间、频率分隔、合理布线、材料与工艺的正确选用等技术措施， 使射频通道能有效地抵抗来自自然环境和周围设备的电磁干扰，并应使设备自身产生 的电磁干扰抑制到允许的程度，保证设备在预定的电磁环境中能正常兼容工作，最低 限度的电磁兼容极限值。 在一本振结构设计中我们充分考虑了电磁兼容和串扰隔离。采取了以下两个措 施： a 采用各模块密封设计，p l l 和d d s 分别位于一个腔体两侧，减少两个模块之 间以及与外界之间的电磁相互影响，同时d d s 一侧也采用异型腔处理。 b 为了提高d d s 的信号频谱纯度，将电源的处理与p l l 放在背面进行处理，尽 量减少电源杂散带来的信号串扰。 使用s o l i d w o r k s 2 0 0 7 对d d s 外形进行设计，一本振外接口示意图和内部模型图 如下所示： 3 一次本振设计硕士论文 图3 4 1 1 一本振外部结构及接口示意图 图3 4 1 2d d s 侧腔体结构图 硕士论文宽频带小步进频率综合器的研究 图3 4 1 3p l l 侧腔体结构图 3 4 2 原理图及版图设计 根据各芯片的指标参数，以及仿真设计的电路，完成电路的原理图以及版图的设 计绘制，本项目使用p r o t c l 9 9 s e 进行了原理图和版图的绘制。 图3 4 2 1p l l 及电源原理图 3 一次本振设计 硕士论文 图3 4 2 2d d s 原理图 3 5 实物及测试 图3 4 2 3 一本振版图设计 3 5 1 实物加工 本项目共完成了2 套一本振电路射频电路采用的射频微波基板是r f 4 ，该基板 介电常数是4 4 ，基板厚度o 8 m m 。电路采用四层板设计，射频电路和供电电源电路 均在项层，部分电源在第三层走线，第二层和底层接地。 腔体采用铝材，表面做光洁度处理，高度1 5 c m 。实物图如图3 5 1 1 所示 硕士论文 宽频带小步进频率综合器的研究 图3 5 1 1 一本振实物图 3 5 2 测试及测试数据 1 测试仪器 测试所需仪器：1 直流电源 2 频谱分析仪 3p c 及单片机 4 恒温晶振 2 测试框图 3 一次本振设计 硕士论文 3 测试结果 实测结果显示： 3 0 图3 5 2 1 一本振测试框图 表3 5 2 1 实测结果 频点( m h z ) 功率( d b m ) 1 0 9 0- 3 1 1 1 0 0- o 5 1 1 1 0- 1 6 硕士论文宽频带小步进频率综合器的研究 图3 5 2 2d d s 边界频率点输出频谱及功率 相位噪声测试结果： 表3 5 2 2 相位噪声测试结果 o f f s e t ( m )相位噪声( d b c h z ) 11 0 3 1 1 01 1 2 o 1 0 01 1 9 2 图3 5 3i k i - i z 和1 0 0 k t - i z 相位噪声测试结果 4 ) 测试结果中涉及到的问题 由于实验室仪器设备的限制，无法测出单边带相位噪声曲线图，只能通过频谱仪 观察几个偏置点的相位噪声。 d d s 在单片机控制中，a d 9 9 1 2 有三种寄存器类型，只读，缓存，自动清除三种， 其中缓存模式的寄存器每次写入数据后需要加一个u p d a t e 脉冲完成数据写入。 ， 频谱仪测试相位噪声1 0 0 i - i z 时受到电源5 0 i - i z 频率的影响，无法给出实测结果。 d d s 集成4 8 位频率控制字，完全可以满足1 0 i - - i z ，由于一本振有2 0 m h z 带宽， 频点过多，本测试只完成了三个点的测试。功率满足设计要求。 混频环节的滤波出现了杂散，滤波部分需要改进，混频器本振功率与设计指标有 3 d b 的差距。 4 二次本振设计硕士论文 4 二次本振设计 4 1 总体方案和论证 4 1 1 设计指标 参考频率： 输出频率： 杂散输出： 谐波： 相位噪声： 输出步进： 输出功率： 4 1 2 方案论证 1 0 0 m h z ( 外部) 516 0 m i - i z - 816 0 m h z _ - 6 0 d b c 3 0 d b c 1 0 h z ： _ - 7 0 d b c 1 0 0 h z ： _ - 7 8 d b c l 舭：_ - 8 4 d b e 10 h z ： - 9 2 d b c 1 0 0 k h z ：1 0 0 d b c 2 0 m h z 3 0 d b m 二次本振源主要用来给无源混频器提供本振，由系统混频器的性能要求可知，本 振需要输出1 5 d b m 的功率。二本振的指标的提出给我们带来了两个互相矛盾的指标： 1 宽频带；2 低相噪。这两者在设计中是相互牵制的参数，如何实现两者共同达到设 计目标，需要做出一个合理的方案选择。 在前期的调研中，对市场上各大公司的p l l 和v c o 产品进行了详细的调研，总 结出一下几个结论： 1 宽频带v c o 可以覆盖这个频率的产品在相位噪声这个指标上远不能实现设计 指标，同时部分产品禁运。 2 宽频带v c o 调谐范围较宽，需要有源环路滤波器提供较高的调谐电压，而这 个系统中无法给出。 3 窄频带的v c o 产品可以相位噪声指标较好，均能满足设计需求。选择面也比 较广。 4h i t t i t e 公司的p l l 芯片具有更好的相噪基底，而输出信号的相噪基底公式： 3 2 硕士论文 宽频带小步进频率综合器的研究 总相噪基底= 锁相芯片相噪基底+ 1 0 1 9 ( 鉴相频率f ) + 2 0 1 9 ( 总分频比m ，可以看出， 较好的相噪基底能更有利于设计指标的实现。 从以上的结论，基本可以确定二本振的实施方案，放弃c 波段宽频带v c o ，通 过多个窄带v c o 组成二本振频综组来实现二本振宽频带低相噪输出，同时选用更低 相噪基底的p l l 芯片作为所有频综的主要芯片。设计框图如图4 1 2 1 所示： i 0 2 = 5 】6 0 8 】6 0 g h z 1 0 0 m h z 参考 本振开关 图4 1 2 1p l l 设计框图 设计中我们需要四个锁相环频综通过开关切换完成设计，同时为了给混频器提供 纯净的信号输出频谱，在每路信号输出处加上微带带通滤波器，滤除谐波杂散信号。 4 2 主要器件选择 1 ) 锁相环芯片 二本振信号有着较高的相位噪声要求，因此选择了h i t t i t e 公司鉴相器和分频 器集成锁相芯片h m c 7 0 4 l p 4 e 。h m c 7 0 4 l p 4 e 有着较低的相位噪声基底和非常低的 杂散水平，采用了s i g eb i c m o s 工艺设计，集成了低噪声数字鉴相器，v c o 分频器， 参考分频器和可控的电荷泵。超低的相位噪底和杂散允许更宽的环路滤波器带宽，实 现更快的跳频设计。芯片具有可供读写的串1 3 功能，兼容多种协议。芯片主要参数和 芯片结构如表4 2 1 所示： 。 4 二次本振设计硕士论文 表4 2 1f l m c