（通信与信息系统专业论文）1ghz数字射频存储器的设计.pdf

摘要 数字射频存储器是现代电子对抗系统中有源雷达干扰机的主要组成部分，用 于将接收到的雷达信号的精确的复制信号返回该雷达系统，以此来混淆该系统。 在另一些情况下，需要将不同于接收到的雷达信号的特征的信号返回雷达系统， 用来进一步使雷达系统混淆工作。随着世界军事科技的飞速发展，采用数字射频 存储器的有源雷达干扰机日益成为全球研究的重点。 本课题为射频仿真系统的一个组成部分，设计指标要求有3 0 0 m h z 的瞬时带 宽，本系统采用采样速率为1 g h z 的超高速模数转换器( a d c ) ，实际使用两个 采样速率为5 0 0 m h z 的a d c 交替采样以达到1 g h z 。并且在系统中采用了可编 程逻辑器件作为控制器和数据缓存器，从而大大降低了系统的功耗设计中大量 的使用了e c l 逻辑的芯片，诸如锁存器，移位寄存器等等。在带柬了超高速的 优势的同时，巨大的功耗也是设计中所考虑的一大事项。本系统采用锁相型频率 合成器作为超高速模数转换器的时钟源。 本系统已经完成了电路图的设计以及系统的仿真。卜7 ， 。 关键字： 数字射频存储器，1 蔷：，超高遗，模数转换器，可编程逻辑器件 锁相型频率合成器 g l i z 投j ：j4 6 1 f 仳器晌啦汁 a b s t r a c t t h ed i g i t a lr fm e m o r yo rd r f mi sa na d a p t a t i o no f t o d a y ss i g n a lp r o c e s s i n g t e c h n i q u e s t oh i s t o r i c a l s i g n a lr e c o r d i n gp r i n c i p l e s i ne s s e n c e ，i tp e r m i t s t h e i n d e f i n i t ea n dn o n d e g r a d e ds t o r a g eo fr a d i of r e q u e n c ys i g n a l si nd i g i t a lf o r m o n c e s t o r e d t h es i g n a l sc a nb et r a n s c r i b e db a c ki n t oa ne x a c tr e p l i c a t i o no ft h eo r i g i n a l s i g n a lw h e n e v e r d e s i r e d u l t r ah i g hs p e e dd a t aa c q u i s i t i o ni st h em a i nt e c h n i q u ei n d r f m t h em o s tc o m m o nu s eo ft h ed r f mi sf o rr e p l i c a t i o no fc o m p l e x c o h e r e n t s i g n a l su s u a l l yr e p r e s e n t i n gr a d a rr e t u ms i g n a l s t h ed r f mp e r m i t sg e n e r a t i o no f a p p r o p r i a t er a d a rr e t u r n st oc h i r p e d ，f r e q u e n c yc o d e d ，p h a s ec o d e d ，p u l s ec o d e d ，o r o t h e rs i m i l a rt y p ec o h e r e n tr a d a r sw i t hp u l s et op u l s eo rc wm o d u l a t i o n s t h ed r f m c a ns t o r eat r a n s m i t t e ds i g n a lo ft h er a d a ra n dr e p l i c a t ei to nc o m m a n d p r o p e r l y i m p l e m e n t e d ，i n a d d i t i o nt or a d a rs i g n a l s ，t h ed r f mc a n g e n e r a t en o i s ej a m m i n g a n d o t h e re l e c t r o m a g n e t i cs i g n a l st y p i c a l l ye x p e r i e n c e di nt h ee we n v i r o n m e n t o t h e r d i f f i c u l tt og e n e r a t ed e c e p t i o ns p e c t r u m sc a nb ee a s i l yi m p l e m e n t e db ya n a l y s i so ft h e d e s i r e ds p e c t r u m o n e ed i g i t i z e da t b a s e b a n d t h e yc a nb es t o r e d i nm e m o r ya n d r e c a l l e dt og e n e r a t et h ed e s i r e dw a v e f o r l t l 3 0 0m h zi n s t a n t a n e o u sb a n d w i d t hi sr e q u i r e d s ot h es a m p l er a t ew es e l e c tf o r t h i ss y s t e mi s1g h z i nf a c t w ei n t e r l e a v et w oa d cf 5 0 0m h z ) t or e a c hlg s p st h e p r o g r a m m a b l el o g i cd e v i c e ( p l d ) i sa p p l i e di nt h i ss y s t e mf o rc o n t r o l l e ra sw e l la s d a t a s t o r a g e t h ef r e q u e n c ys y n t h e s i z e r i sa l s oa p p l i e da sc l o c ks o u r c ef o ra d c k e y w o r d d r f m ，u l t r ah i g hs p e e dd a t aa c q u i s i t i o n ，1g h z ，a d c ，p l d f r e q u e n c ys y n t h e s i z e r 绪论 现代战争中，常规的硬杀伤武器在战争中已不再是唯一主角，电子战能力的大小 已成为决定胜负的关键之一。海湾战争中，绝对控制着电磁频谱的多臀部队在伊拉克 百万大军尚未找到攻击目标时就将其击溃。美军的e 一3 预警机、f 一4 g “野鼬鼠”干扰 机、隐形轰炸机和反辐射导弹都给人留下了深刻的印象。在北约对科索沃战争中，电 子战的应用进入了一个新的高潮，其作战能力较之海湾战争的电子战有较大的增强， 许多新研制的电子战系统在空袭作战中首次亮相。电子战越来越重要已勿容置疑。 电子战可分为电子侦察，电子干扰，电子战摧毁和隐身等几大类。其中，电子干 扰是阻止或破坏敌方电磁( 含光电) 信息的获取、传输和利用的重要措施，是进攻型 电子战的“软杀伤”手段。电子干扰是有意识地发射、转发或反射特定功能地电磁波， 以干扰、欺骗和压制敌方军事电子信息系统和武器制导控制系统，使其不能j 下常工作。 雷达对抗是电子干扰的主要组成部分，根据雷达的工作原理，应用雷达侦察接收 机获取敌方雷达电磁辐射信号，测量、分析雷达信号的特性参数、工作特性和状态等， 并利用所获取的雷达数据产生与雷达特征参数相同或相近的各种干扰信号，这些干扰 信号被雷达接收机接收后，在雷达荧光屏上出现，以扰乱或掩盖真实目标信息的提取。 在雷达对抗中，采用数字射频存储器的有源雷达干扰机日益成为全球研究的重 点。有源雷达干扰机用于电子对抗领域，混淆即对抗敌方雷达系统。在某些情况下， 需要将到达的雷达信号的精确复制信号返回该雷达系统；在另一些情况下，需要将不 同于接收到的雷达信号的特征的信号返回雷达系统，用来进一步使雷达系统混淆工 作。在以上的任何一种情况下，对抗系统都有必要存储接收到的雷达信号并随后将其 复制出现。 先前，一直使用各种类型的延迟线来有效的短期存储接收到的雷达信号，并使存 储的雷达信号随后可加以利用。然而，这些典型的延迟线有不足之处，首先，延迟不 能很容易地进行电控，其次是难以在没有严重信号失真地情况下获得合理地长延迟周 期，使用数字射频存储器后，性能大大超过了延迟线技术，d r f m 通过把射频信号与 本机振荡器信号相混频来使相对较高的射频信号转换为较低地中频信号，以便于存入 数字射频存储器装置中，该数字存储器可以按照类似于计算机的存储器的控制方式加 以控制。被存储的表征雷达信号的值可以在需要的任何时延上在调用和复制。此外， 操纵数字值使复制信号的参数发生改变也可以用数字处理方法方便的完成。 数字射频存储器具有储频速度快，在其工作频带内不需调谐地特点。另外，在 进行全脉冲存储地情况下，它还可以保存信号地全部信息，包括频谱特性、相位特性 和幅度特性，在对特殊体制雷达进行干扰中特别有用。d r f m 除了可用作干扰源之外， 在侦察中也十分有用。侦察中利用数字射频存储器可保存被采样信号的全部信息，把 侦察到的信号先保存下来，然后再进行分析处理，可以获取信号的特征和特征参数。 这就是通常所蜕地信号细微特征提取，或n q _ f - g 号指纹提取。对识另q 特殊雷达信号特别 有用。 d r f m 的基本原理为：将接收到的射频信号转换为中频信号，该中频信号由一个 模数转化器( a d c ) 以给定的数字取样率数字化，这个取样率由a d c 设备的能力决定。 被数字化的信号被存储与数字存储器中；随后数字信号可以从存储器中再被调用并由 模数转换器( d a c ) 转换为模拟中频信号，浚中频信号与本机振荡器信号相混频以复 制，即将中频信号转换为高一些的射频信号，该射频信号就是输入雷达信号的复制品 ( 见图1 ) 。 数字系统通过以一个选定的取样速率对入射信号进行取样判决。入射信号的频 率越高，以数字形式完整的描述信号所需的取样速率就应越快。d r f m 最大的有用瞬 时带宽( i b w ) 是取样设备的取样速率的二分之一。 数字射频存储器主要性能指标有瞬时带宽和最大存储时间还有存储精度( 位数) ， 这取决于采用的a d c 和存储器。 下面简略介绍一下国外得研究情况。 目前，美、英等国都在积极从事d r f m 的研究工作，许多第一代d r f m 产品正 在由塔斯克、雷神e s d 和设计工程实验室等公司生产。这些产品的大多数还局限于 单比特数字化方式。例如已经研究成功并投入批量生产，准备用在美国b 1 b 型战略 轰炸机a l q 一1 6 1 电子战系统中，借以提高干扰最先进雷达能力的第一代d r f m 产品 为5 0 0 m h z 采样率、1 位分辨力。但单比特数字化方式限制了d r f m 的性能，因此 包括t r w 公司在内的几个小组正在研制高性能的多比特系统，一些产品己在近期投 产。 d r f m 的未来发展是获得更高采样率、更高分辨力、更大存储容量、更高可靠性 以及低功耗和成本，国外的许多公司在此已经有了很大的进展，如t r w 公司将开发 以3 g h z 时钟工作的数据选择及数据分配器和4 位a d 存储器以及具有i n s 存取时间 的4 kr a m ，这些将是提供给未来第二代d r f m 系统技术基础的典型器件。 国外著名的设计公司有英国的e w s t 公司，他们的c h a m e l e o n 2r a d a r t a r g e ta n d e c ms i m u l a t o r 据说其瞬时带宽达到了4 0 0 m h z ，最大存储时间为5 0 0 u s 。美国k o r 电子公司也有多种4 0 0 m h z d r f m 产品问世。还有诸如s a g e m i c r o w a v e 公司，a n a r e n 公司等等。总的来说，国外在此类产品的研制已经有相当长的时间，性能非常好的 d r f m 相继问世。 国内可以看到有瞬时带宽为1 0 0 m h z 的产品问世，但与国外相比，还有相当大的 差距，为了在未来战争中，特别是电子对抗中占据有利地位，我国必须研制出性能达 到或者超过北约国家的电子战系统，d r f m 作为很重要的环，已成为国防现代化的 重点攻关项目。 下面简略介绍本课题的研究内容。 本课题为射频仿真系统的一个重要组成部分，要求达到瞬时带宽为3 0 0 m h z ，存 一一堕生堕：! 些墨叁兰竺1 兰些堡苎 储精度为8 位的要求。这样，采样速率要达到6 0 0 m h z 以上，本系统采用采样速率为 1 g h z 的超高速a d c 。 图1d r f m 原理框图 射叛酬 d r f m 的基本功能是对输入的射频信号进行采样，然后根据来自控制器的指令再 把它们转换为离散的模拟值，经过适当的滤波便可以获得原始的基带信号，然后通过 完全一样的参考信号，把几代信号转化为与原始输入信号相参的射频信号。其原理如 图】所示。 一! ! ! ! ! 墼上塑：塑堡些竖塑! ! 生 第一章 超高速数据采集的理论基础 1 1 超高速模数转换理论 1 1 1 模数转换 模数转换器( a n a l o gd i g i tc o n v e r t e r ) 用来把连续变化的模拟信号转换位一定 格式的数字量，如果说d a 转换器是一个译码器的话，a d 转换器就是个编码器。 它对输入模拟量v 一进行二进制编码，输出与v 的大小成一定比例关系的数字量d ( n 位) 。如图l 所示，v 。是供编码用的基准电压。 v 图1 1 a d c 基本原理图 i a d 转换器的一般过程 ( 1 ) 采样和保持 以一定的时间间隔周期的“读取”输入电压的数值并把读到的电压变换成与它的 大小对应的数字量成为采样，实质上就是把连续变化的模拟信号变换成串时间上断 续的模拟量。 根据奈奎斯特采样定理，一个频域有限的模拟信号，其采样频率f s 必须大于或 等于模拟信号中最高有效频率分量蜘。的两倍，这样采样信号才能不失真地重现模 拟信号。 由于采样脉冲的宽度往往很小，而实现转换是需要一定的时问，为使后续的电路 能很好的对这个采样结果进行处理，通常要把样值保存超来，直到下次采样再更新， 实现这个保存功能的电路叫做保持电路。通常把采样和保持电路合并称为采样一保持 电路( s a m p l i n g h o l d i n g ) 。 t i j l 叭i 航人人# 坝h 二位论文 ( 2 ) 量化和编码 采样保持电路的输出信号仍是一个模拟量。量化就是把采样一保持电路输出的样 值电平归化到与之接近的离散电平上过去的过程。 量化后的信号，虽然是一个离散量，但为了使数字系统能够对其进行传输和处理， 还必须用一组( 若干位) 二进制代码来表示，这一过程就是编码( c o d i n 9 1 。 2 常用的a d 转换器 ( 1 ) 并行a d 转换器( 直接转换式) 这种a d c 将是本课题的重点，留在以后介绍。 ( 2 ) 逐次逼近式d 转换器 这种转换技术基于逐次逼近寄存器( s a r ) ，或成为位权衡转换，采用一个比较器 对输入电压和一个n 位数模转换器( d a c ) 的输出进行比较( 权衡) 。将d a c 输出用作 参考电压，经过总共n 次比较就可以得到最终转换结果，其中每次比较完成一位的 转换。s a r 转换器包括一个比较器、一个d a c 、一个s a r 和一个逻辑控制单元。采 样速率可达1 m s p s ，功耗低，并且具有最低的制造成本，但其模拟设计要求较高并耗 费时间。 ( 3 ) 积分型a d c 又称双斜率或多斜率数据转换器，是应用最为广泛的转换器类型。经典的双斜 率转换器包括两个主要部分：一部分电路采样并量化输入电压，产生一个时域间隔或 脉冲序列：再由一个计数器将其转换为数字量输出。 积分型a d c 的速度和带宽都非常低，但有良好的抑制高频噪声和固定的低频干 扰如5 0 h z 或6 0 h z 的能力，使其对于糟杂的工业环境以及不要求高转换率的应用非 常有用。 n h m d 1 0 月 _ _ - - - - _ - _ _ _ _ _ _ _ _ _ - _ - i mr m w c 嗍m 月! 图1 2 一a d c 的主要组成部分 ( 4 ) 一aa d c 这种转换器具有相对简单的结构，又成为过采样转换器。这种转换器出一调 ! ! ! ! ! ! 墼型塑鱼些堂! ! 坠生 制器及连接与其后的数字滤波器构成。调制器的结构非常近似于双斜率a d c ，包括一 个积分器和一个比较器，以及含有一个l 位d a c 的反馈环，这个内胃的d a c 仅仅是一个 丌关，它将积分器输入切换到一个正或负的参考电压。a d c 还包括一个时钟单元，位 调制器和数字滤波器提供适当的定时。 这种技术模数转换器市场上仍占据了很重要的位置。它的优势有3 个。一是低价 格，高性能：二是集成化的数字滤波；三是与d s p 技术的兼容性便于实现系统集成。 另外，还有比较新式的流水线式a d c ，因为不是本课题的重点，这里就不一一赘 述了。 1 1 2 并行( 直接转换式) a d c ( f l a s ha d c ) 正如微处理器在2 0 余年的发展中以运算速度与字长为性能的主要指标一样，模 数与数模转换器件也是以速度和精度作为其主攻方向。在速度方面，近期已经可以看 到采样速率达1 5 g s p s 的模数转换器。这种超高速a d c ，采用并行转换结构，采用以 空间换时间的策略。要使速度更高，还要采用几个并行结构交叉工作方式。 这种闪烁式转换器又称并行比较式模数转换器，它主要由分压电阻串、比较器 阵列、锁存器阵列、编码器和输出寄存器组成。一个具有8 位分辨率的a d c 转换器， 要求有2 5 5 个比较器。输入信号进来后，转换是同时进行的。 陵疆 蹦c f s s t 。8 u 0 n 融 睢l i t 翻0 f l c u t p u t 图1 3 直接转换式a d c 如图1 3 所示，一个n 位分辨率的转换器需要2 n 一1 个并联的比较器，参考电压 6 山一个电阻网路设定，彼此相差l l s b 。输入电压的改变通常会使多个比较器的输出 状态发生变化。所有输出经一个解码逻辑单元组合后产生转换器的并行n 位输出。 尽管闪电式转换器具有最快的速度，但其分辨率受限于管芯尺寸、过大的输入电容以 及数量巨大的比较器所产生的功率消耗。结构重复的并行比较器之间还要求精密的匹 配，因为任何失配都会造成静态误差，例如使输入失调电压( 或电流) 增大。 并行比较式( 闪电式) a d c 还易于产生立三的、不确定的输出，即所谓的“火 花码”。火花码主要有两个来源：一是2 n _ 1 个比较器的亚稳态：二是温度计编码气泡。 关于i 列电式a d c 的另外一个考虑是管芯尺寸，一个8 位l 刈电式转换器比同等位 数的流水线a d c 要大将近7 倍。如果与流水线结构做进一步的比较，闪电式转换器 的输入电容和功率消耗分别要高6 倍和2 倍。 尽管有以上的缺点，速度快的优势使得这种转换器在超高速数据采集领域有着广 泛的应用，有着无法替代的地位。 1 2 超高速e c l 电路以及传输线理论 1 2 1e c l 电路及其特点 e c l 电路是一种高速双极型集成电路，它是种非饱和型数字逻辑电路。由于 e c l 电路具有速度快、逻辑功能强、扇出能力高、噪声低、引线串扰小和自带基准 源等优点，因此它是目前唯一能提供亚纳秒开关时间的实用电路，所以广泛应用于高 性能数字电路和系统中。e c l 电路是射极耦合逻辑( e m i t t e rc o u p l el o g i c ) 集成电路 的简称与t t l 电路不同，e c l 电路的最大特点是其基本门电路工作在非饱和状态所 以，e c l 电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫 微秒甚至亚毫微秒数量级这使得e c l 集成电路在高速和超高速数字系统中充当无 以匹敌的角色。 a v e e 图1 4e c l 电路结构 电路结构及工作原理与其它数字集成电路一样，e c l 集成电路的逻辑功能也可 以归结为基本门电路的工作过程。e c l 集成电路的基本门为一差分管对。如图1 4 所示。 e c l 电路的特点有： ( 1 ) 在正常工作状态下，e c l 电路中的晶体管是工作于线性区或截止区的。因 此，e c l 集成电路被称为非饱和型逻辑电路。 ( 2 ) e c l 电路的逻辑摆幅较小( 仅约o 8 v ，而t t l 的逻辑摆幅约为20 v ) ， 当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是 e c l 电路具有高丌关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。 ( 3 ) 从电路的逻辑功能来看，e c l 集成电路具有互补的输出，这意味着同时可以 获得两种逻辑电平输出，这将大大简化逻辑系统的设计。 ( 4 ) 由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所 以单元电路的功耗较大。 e c l 集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出， 故这种电路具有很高的输入阻抗和低的输出阻抗。射极跟随器输出同时还具有对逻 辑信号的缓冲作用。 主要封装形式有双列直插和扁平封装。 1 2 2 传输线理论 在般的电路分析中，所涉及的网络都是集总参数的，即所谓的集总参数系统。 电路的所有参数，如阻抗、容抗、感抗都集中于空间的各个点上，即各个元件上。各 点之间的信号是瞬间传递的。集总参数系统是种理想化的模型。 集总参数系统是- - e e 理想化的模型。它的基本特征可归纳为： ( 1 ) 电参数都集中在电路元件上。 ( 2 ) 元件之间连线的长短对信号本身的特性没有影响，即信号在传输过程中无畸 变，信号传输不需要时间。 ( 3 ) 系统中各点的电压或电流均是时间且只是时间的函数。 任何一个电子学系统中，都不可避免地要使用大量连接线，有的连接线很短，只 有几厘米，有的连接线很长，有几米、几十米甚至上百米。在这样长的连接线上，信 号从始端( 信号源所在处) 传到终端( 负载所在处) 需要一定的时间，实验和电动力学的 理论都证明了以空气为绝缘介质的均匀导体，电信号的传输速度可以接近光速3 1 0 8 米秒，也就是0 3 米n s 。假设有5 米长的导线，信号从始端传到终端需要1 7 n s 时间， 换句话说，终端信号相对于始端有1 7 n s 的延迟。这段时间相对于微秒或更低速度的 向束眦。；、航凡人学坝i 任沦艾 系统足无关大局的，但对于毫微秒( n s ) 量级的高速电路就不能等闲视之了。高速门电 路( 如7 4 f t t l 系列数字集成电路1 的每级平均延迟时间可以小到几个n s ，这时由上述 连接线产生的延迟就不可再忽略。而速度更高的e c l 数字集成电路，其典型延迟时 间为1 2n s ( e c l1 0 k 系列) ，甚至只有3 0 0 5 0 0p s ( e c l i n p s 系列) 。在这样的高速 电路系统中，印刷电路板上的连线延迟也都不可再忽略。问题还不止于此，从以后的 分析中我们将看到当高速变化的信号在电路连线中传输时，若终端和始端的出现阻抗 失配现象，则会出现电磁波的反射，使信号波形严重畸变，并且引起一些有害的干扰 脉冲，影响整个系统的f 常工作，所以在高速电路设计中，信号传输问题必须予以慎 重考虑。这时，电路连线应作为分布参数系统来对待。 在电路分析中，对于那些必须考虑信号传输的连接线，我们称之谓传输线。由于 传输线的一个基本特征是信号在其上的传输需要时间，因而人们也常常将传输线称之 为延迟线。作为一个分布参数系统，传输线的基本特征可以归纳为： ( 1 1 电参数分布在其占据的所有空间位置上。 ( 2 ) 信号传输需要时间。传输线的长度直接影响着信号的特性，或者说可能使信 号在传输过程中产生畸变。 ( 3 ) 信号不仅仅是时间( t ) 的函数，同时也与信号所处位置( x ) 有关，即信号同时是 时间( t ) 和位置( x ) 的函数。 1 2 3 超高速数字电路设计要素 需要注意的是，超高速电路设计必须考虑信号的完整性( s i g n a li n t e g r i t y ) ，简称 s i 。s i 是指信号线上的信号质量。信号完整性问题包括反射、振铃、地弹、串扰等。 在这里主要考虑信号的反射( r e f l e c t i o n ) 。 反射就是传输线上的回波。根据传输线理论，如图1 5 ，理想传输线l 被内阻为 r 0 的数字信号驱动源v s 驱动，若传输线的特性阻抗设为z o ，负载设为r l ，当z 0 = r l 时负载完全吸收到达的能量，没有任何信号反射回源端。 0 9 端 煦姨端 图1 5 理想传输线模型及相关参数 负载端阻抗与传输线阻抗不匹配会在负载端( b 端) 反射一部分信号回源端( a 9 端) ，反射f 包压信号的幅值由负绒反射系数pl 决定，见下式： pl ：型( 式1 2 1 ) r z + z 0 由式( 1 1 1 ) 可见，一l pl + 1 ，且当r i = z 0 时，pl = 0 ，这时就不会发生 反射。也_ 就是说，只要根据传输线的阻抗进行终端匹配，就能消除反射。 阻抗匹配的方案有多种，这里主要采取主动并行端接，端接电阻r t ( r t = z 0 ) 将 负一载信号拉至一偏移电压v b i a s ，如图1 6 所示。vb 1 a s 选择的依据是使输出驱动源能 够对高低电平信号有汲取电流的能力。这种端接方式需要一个具有吸、灌电流能力的 独立的电压源来满足输出电压的跳变速度的要求。我们选择v b i a s 为负电压( 一2 v ) ， 输入为逻辑高电平时有直流功率损耗。 1 3 频率合成器理论 f 弓 图1 6 主动并行端接 在现代电子学的各个领域，常常需要高精度且频率可方便调节的信号源。尤其是 随着通信事业的发展，频道的分布日趋密集，要求有高精度、高稳定度的通信频率。 用常规的信号发生器无法满足要求。为解决这个难题，人们提出频率合成器的方案。 1 3 1 频率合成的原理 频率合成是指对一个高精度高稳定度的标准信号频率，经过一系列算术运算，产 生有相同稳定度和精确度的大量离散频率的技术。虽然只要求对频率进行算术运算， 但是由于需要大量有源和无源器件，使频率合成系统相当复杂，这项技术一直发展缓 慢。直至电子技术高度发展的今天，微处理器和大规模集成电路大量使用，频率合成 技术才有迅速发展，并得到广泛应用。 i 竺些! 些垒叁兰! ! l ：! 些堕兰 1 , 3 2 锁相环的基本原理 频率合成器有多种方法实现，其中利用锁相环的相位锁定特性，获得与基准频率 成一定倍数的新频率的电路，称为锁相频率合成器。由于锁相坏具有良好的窄带滤波 特性，输出的波形纯净，并且在环路锁定后输出频率的温度稳定度和时间稳定度与基 准频率相同。这些优点使其成为当前最主要的频率合成器，尤其是把大规模数字锁相 集成电路和微处理器结合起来，使频率合成器实现更方便，性能更好。 锁相环是一个实现相位自动锁定的控制系统，可分为模拟锁相环和数字锁相环， 它们都包括三个基本的组成部分：鉴相器( p d ) 、环路滤波器( l f ) 和压控振荡器( v c o ) 。 它们可和- - n 电路构成个闭合的相位反馈控制电路，这里以模拟锁相环例，简要介 绍其工作原理。 鉴相器是一个相位比较电路，其核心是一个乘法器，它把输入信号u ，( 幻与输出 信号“，( ) 的相位进行比较，产生与两信号的相位差对应的误差电压乩( 幻，实现相位 电压的转换。为了分析方便，设压控振荡器的自由振荡角频率。为参考频率， 则输入信号角频率。和压控振荡器的实际振荡频率。可分别表示为： 。= 。+ d 目。( 幻d ( 式1 3 1 ) 。= 。+ d 口。( 0 d ( 式1 3 2 ) 式中口( 趵、目。( f ) 分别是输入信号和输出信号的瞬时相位。设输入信号“( ) ： “c o s 叫。+ 曰( 0 ，输出信号“( f ) = 配c o s 叫。7r + 目。( 曲+ 庐。 ，其中。为 输出信号的初始相位，为分析方便设庐。= 9 0 。将“( 幻和( f ) 相乘并滤掉高频分 量后，误差电压与相位差的关系可表示为： 式中k 。为鉴相器的鉴相灵敏度，由鉴相器的增益和输入输出信号的幅度决定k 。 k ，“配2 ，口。( 幻2 口( 幻一口。( 幻为输入信号与输出信号的瞬时相位差。 由于鉴相特性呈正弦函数，在9 0 。之间口。( z - ) 为单值对应关系。而实际上要求 目。( r ) 的范围小于4 - 3 0 。，这时，s i n 目。( f ) t 目。( 0 ，则鉴相特性近似为线性函数： 环路滤波器是一个低通滤波器，其作用是滤除误差电压中的高频分量和噪声，通 常采用有源比例积分滤波器。在运放的丌环增益很高时，这种滤波器的性能是非常理 想的。 “i ( 0 “o ( 0 图1 7 模拟乘法器作为鉴相器 “d ( d 图1 8 环路滤波器 “0 压控振荡器v c 0 是一个电压一频率( 或相位) 变换电路。其振荡频率五受( 幻 的控制。集成锁相环中的v c 0 通常为r c 弛张振荡器。振荡器的瞬时振荡频率为： u 。( 幻= 。+ s ，址( t )( 式l 一3 5 ) 式中。为压控振荡器的自由振荡角频率，s ，为压控灵敏度，址( 幻是环路滤波 器的输出，设滤波器的冲击响应为，( 幻，则址( 0 为u a ( 疗和，( f ) 的卷积，即址( 幻 = 乩( ) 木，( 幻。 将( 卜3 3 ) 式和( 1 - 3 - 5 ) 式比较，可得 d 目。( f ) d t = s ，址( t )( 式卜3 6 ) 以上说明了锁相环中各部件的特性，根据这些特性，可得到环路的基本方程 d 目。( 0 d t = 。一s ，k 。s i n 口。( ) $ ，( t )( 式卜3 7 ) 式中。= d8 i ( 0 d f = u 。7 式( 卜3 7 ) 是一个非线性微分方程，它完整地描述了环路闭合后所发生的控制过 程。方程右边的第一项4u 。表示输入信号的角频率。偏离v c 0 自由振荡角频率“，7 的数值，称为固有角频差。而方程右边的第二项表示v c 0 在控制电压以( f ) 的作用下 产生振荡角频率偏离。7 的数值，称为控制角频差。d 口。( 疗d f 则表示环路闭合后， v c 0 振荡角频率偏离输入信号角频率的数值，称为剩余角频差。因此方程表明，环路 钉圳帆1 、航人人4 甜i j 学位论文 闭合后的任一瞬问，剩余角频差等于固有角频差与控制角频差之差。若输入信号为一 固定频率，则固有角频差为一常数，那么在环路进入锁定的过程中，控制角频差会不 断增大，当增大到等于固有角频差4 “，时，即d 。( f ) = o ，。( r ) = p 。( f ) 。( ) 为一固定值，误差电压c ，d ( ) = k d s i n 口。( f ) 也保持不变，则v c o 的振荡频率u ，等于 输入信号频率“，环路便进入锁定状态，压控振荡器输出稳定而准确的信号频率。 1 3 3 锁相频率合成器 锁相频率合成器的原理框图如图1 9 所示。其基准频率通常由相对频稳度为1 0 ” 的晶体振荡器产生，经m 倍分频后提供适当的基准频率。虚线框中的电路是频率合成 器的核心部分一锁相环，它由鉴相器、低通滤波器和压控振荡器等组成。系统输出信 号的频率为= ( n m ) 。改变分频比n 或m ，可方便地获得大量离散频率的输出 信号。 晶体振荡器 - 一m 倍分频：鉴相器 一一t 一 一一一一r 一环路滤波器卜压控振荡器o 卜 n 倍分频 图1 9 锁相频率合成器原理图 第二章复杂的可编程逻辑器件( c p l d ) 2 1 c p l d 的基本理论 当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身 在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超 大规模集成电路( v l s t c ，几万门以上) 以及许多具有特定功能的专用集成电路。但是， 随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承 担。系统设计师们更愿意自己设计专用集成电路( a s i c ) 芯片，而且希望a s i c 的设计 周期尽可能短，最好是在实验室里就能设计出合适的a s i c 芯片，并且立即投入实际 应用之中，因而出现了现场可编程逻辑器件f p l 3 ) ，其中应用最广泛的当属现场可编 程门f j f p , j ( f p g a ) 和复杂可编程逻辑器件( c p l d ) 。 f p g a ( 现场可编程门阵列) 与c p l d ( 复杂可编程逻辑器件) 都是可编程逻辑器件， 它们是在p k l ，g a l 等逻辑器件的基础之上发展起来的。同以往的p a l ，g a l 等相比较， f p g a c p l d 的规模比较大，它可以替代几十甚至几千块通用i c 芯片。这样的f p g a c p l d 实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的 广泛关注和普遍欢迎。经过了十几年的发展，许多公司都开发出了多种可编程逻辑器 件。比较典型的就是x i l i n x 公司的f p c a 器件系列和a l t e r a 公司的c p l d 器件系列。 尽管f p g a 、c p l d 和其他类型的p l d 的结构各有其特点和长处，但概括起来，它 们由三大部分组成：( 如图2 1 所示) 1 一个二维的逻辑块阵列，构成了p l d 器件的逻辑组成核心。 2 输入输出块。 3 连接逻辑块的互联资源，连线资源由各种长度的连线线段组成，其中也有一 些可编程的连接开关，他们用于逻辑块之间、逻辑块与输入输出块之间的连 接。 下面以a 1 t e r a 公司的c p l d 为例作简单介绍 坐旦塑坠叁型f 型! ! 坠 2 - 2 a l t e r a 公司的f l e x i o k e 系列的c p l d 的特，氧 多年来，a l t e f a 公司一直致力于e p l d ( e r a s a b l ep r o g r a m m a b l ed e v i c e ，可擦除 的可编程逻辑器件) 的丌发。近几年，该公司又向市场推出了很有竞争力的c p l d 器件， 即f l e x ( f l e x i b l el o g ice l e m e n tm a t r i x ，灵活的逻辑单元阵列) 系列产品。 相对于其他一些厂家的f p g a 产品来说，a l t e r a 公司的f l e x 系列产品有其读到 之处，这主要表现在高密度、在线可配置功能、高速度和连续式布线结构等方面。 e m k 0 d a r r a y b o c i a a 如6 删耐月“邓 图2 1f l e x i o k e 器件结构图( b l o c kd i a g r a m ) a r r a y a h w f d j 在a l t e r a 公司产品的逻辑阵列块( l a b ) 中包含有提高速度的结构，即进位链 ( c a r r yc h a i n ) 和级联链( c a s c a d ec h a i n ) 。进位链能够提供在一个逻辑阵列块 中逻辑单元之间的快速进位，使芯片能够实现快速的加法器和计数器：级联链能够以 很小的时延将多个逻辑单元并联起来，有利于实现高“扇入，的逻辑功能。 与x i l i i 3 x 公司的x c 4 0 0 0 产品相反，a i t e r a 公司的c p l d 产品不是采用分段式的 们线结构，而是采用了连续式的铂线结构，因而可以通过设计模型精确的计算信号在 器件内部的时延。 a 1 t e r a 公司的c p l d 芯片内部是一个包含有大量逻辑单元的阵列，内部的逻辑结 构分为两种：细粒度和粗粒度。细粒度就是一个逻辑单元( l o g i cc e l l ) ，它含有一 个4 输入查找表和一个可编程的寄存器( 如图2 3 ) ；粗粒度就是逻辑阵列块( l o g i c a r r a yb l o c k ) ，它一般由8 个逻辑单元组成( 如图2 2 ) 。每一个逻辑阵列块是一个独 立的结构，它们拥有相同的输入结构、内部连线并能实现逻辑适配，而较粗的逻辑单 元有利于提高器件的布通率。 口柑锅l e dh d i i i s s 一。 r “ 、 。 坦 。 畿。 e s g f u u q 1 芒q 娜。 r j ， 7 衙_ 玉1 l ，1 jc a g ：酬 m 。 j b ，4 2 。 - l e l 1 、 c o j a _ l t mr - 4 - l e 2 ：1 ， 7 m f 辩 4 l l e 了 1 耐、 7 少 l e 4 。1 8 一百 4+- i l e 5 1 4 _ 。i l e 6 。一 4 - - 1 l l e t 。h - i - l 5 a r ，i 。 k ：型畿 。、一 图3 2f l e x i o k e 逻辑阵列块( l a b ) l a b 都被安排在i ? 歹t j 上，i o 单元则被放置在布线通道的终点。每一个i o 单元 包含一个双向缓冲器和一个触发器，该触发器可用于输入或输出锁存器。输入和输出 的信号都是通过快速通道( f a s tt r a c k ) 输送的。快速通道是系列快速的连续式佰线 通道，它们分布于整个芯片上。 幽! 堕! 些墨垒：j ：! 竺l ! 丝堕兰 逻辑单元是该系列的最小的单元，它以一种紧凑的方式提供有效的逻辑实现。每 个l e 包含个查找表、一个可编程触发器、一个进位链和一个级联链。可编程触发 器。 以方便地配置成d ，lj k 或r s 触发器，它的时钟、清除和置位控制信号可以由专 用输入引脚、通用i o 引脚或任何内部逻辑驱动。l e 的具体结构如图2 3 所示。 f l e x i o k 系列产品还提供嵌入式阵列块( e m b e d d e da r r a yb i o c k ，e a b ) 。g a b 是 一种大规模的s r a m 资源，这些s r a m 可以方便的被配置成r a m ，r o m ，f i f o 或者双端口 r a m 。e a b 的存在极大的拓展了该系列芯片的使用领域。f l e x l 0 k 系列芯片的阵列中每 一仃都有个e a b ，每个e a b 的容量为2 ( b i t s ，即2 0 4 8 b i t 。e a 8 可以配置为2 5 6 8 ， 5 1 2 4 ，1 0 2 4 x 2 ，2 0 4 8 1 等多种形式，使用起来十分方便。 1 1 1 i 1 l i , i 【a 2 l a i 、 j i a 4 l n h hr 1 1 l _ i 。1 2 c h i pw i d e r e s , e t i a b c i i l 3 i a b e ir 1 4 图2 3f l e x i o k 逻辑单元( l e ) 图 f l e x l 0 k e a c e x l k f l e x l 0 k e 是9 8 推出的2 5 v s r a m 工艺p l d ( f p g a ) ，从3 万门到2 5 万门，主要有1 0 k 3 0 e ，1 0 k 5 0 e ，1 0 k 1 0 0 e ，带嵌入式存储块( e a b ) 较早期的 型号还有f l e x l 0 k ( 5 v ) ，f l e x l 0 k a ( 3 3 v ) ，5 v 的1 0 k 和3 3 v 的1 0 k a 已基本不推广。 f l e x i o k e 系列与早期推出的f l e x l 0 k a ，f l e x i o k b 系列的产品相比，在各方面性 能上有了比较大的提高。表现在： 1 容量更大。最高达2 0y i t 3 ( t y p i c a lg a t e s ) 2 高密度，最高达9 8 3 0 4r a mb i t s ，每一个e a b 含有4 0 9 6 b i t s 。 唑型型坠坚咝! 1 3 多电压输入输出引脚( m u l t i v o i t t m1 0 p in s ) 可以驱动2 ，5 v ，3 ，3 v ，5 v 器件。 4 非常低的功耗。 5 双向输入输出，速度高达2 1 2 m h z 6 兼容p c is p e c i a li n t e r e s t g r o u p ( s i g ) p c il o c a lb u ss p e c i f i c a t i o n r e v i s i o r l2 2f o r3 3 v o g e r a