（微电子学与固体电子学专业论文）avs视音频解码器dram控制器的设计研究.pdf

摘要 d d rs d r a m ( 双倍速同步动态随机存储器) 作为s d r a m 的升级版本，在 高带宽解决方案中显示了它出色的性能。在要求高速大容量的存储器系统中， d d rs d r a m 得到了广泛的应用。在数据带宽要求比较苛刻的视频解码存储系 统中，性能优越，价格合理的d d rs d r a m 无疑是最好的选择。 本文设计并实现了一款应用于视频解码器芯片存储器系统的d d rs d r a m ( 双倍速同步动态随机存储器) 控制器。视音频解码器对数据吞吐率的要求较高， 因此通用的d d rs d r a m 控制器难以满足实时解码的需要。提高控制器的效率 是本设计的一个重要挑战。通过分析解码系统数据访存请求，确定了合理的仲裁 策略。视频数据的存储方式极大影响控制器的效率，因此在设计过程中，对数据 的存储组织进行了深入的研究，找到了合理的存储方式，满足了解码系统的高数 据带宽要求。本设计采用了自顶向下( t o p d o w n ) 的设计方法，对设计规范， 子模块的划分与设计，设计的功能仿真及逻辑综合进行了阐述。多时钟域是本设 计的一个特点。数据访存信息从系统时钟域转移到d d rs d r a m 的时钟域，数 据的锁存等操作均采用了异步电路设计。苛刻的时序是本设计的一个挑战，产生 d d rs d r a m 控制信号的寄存器需要手工布局以保证满足d d rs d r a m 所规定 的相位关系。 该设计是8 6 3 课题“数字视音频编解码芯片”的一个重要组成部分。本人主要 负责d r a m 控制器的设计、验证、综合和形式验证。布局布线在设计者指导下 由后端完成。所用的e d a 工具全部是s y n o p s y s 公司的相关设计软件。该设计已 经通过解码芯片顶层设计的仿真和f p g a 验证。仿真结果表明，控制器可以提供 1 1 g s 的数据带宽，控制效率为5 2 3 ，可以满足高清实时解码的需要。 关键词：d d rs d r a m 控制器视频，音频，解码器 i l a b s t r a c t a st h eu p d a t e dv e r s i o no ft h es d r a m ，d d rs d r a m ( d o u b l ed a t ar a t e s y n c h r o n o u sd y n a m i cr a m ) s h o w si t se x c e l l e n tp e r f o r m a n c ei nh i g h b a n d w i d t h s o l u t i o n s i na p p l i c a t i o nw h e r eh i 曲s p e e da n dh u g ec a p a c i t ym e m o r yi sn e e d e d ，d d r s d r a mi sb r o a d l yu s e d i nm e m o r ys t o r es u b s y s t e mo fv i d e od e c o d i n gs y s t e m ，d d r s d r a m f e a t u r i n gh i 曲p e r f o r m a n c ea n dl o wp r i c ei si n e v i t a b l yt h eb e s tc h o i c e i nt h i st h e s i s ，ad d rs d r a mc o n t r o l l e ri sd e s i g n e df o rv i d e od e c o d i n gc h i p v i d e oa n da u d i od e c o d e rh a sar e l a t i v e l yh i 曲d e m a n do nt h ed a t at h r o u g h p u t ，s o g e n e r a ld d rs d r a mc o n t r o l l e r c a n ts a t i s f yt h en e e df o rr e a lt i m ed e c o d i n g i m p r o v i n gt h ee f f i c i e n c yo ft h ec o n t r o l l e ri sab i gc h a l l e n g et o t h ed e s i g n b y a n a l y z i n gt h ed a t aa c c e s sr e q u e s t ，ar e a s o n a b l ea r b i t r a t i o ns c h e m ei sd e t e r m i n e d s t o r a g em e t h o do fv i d e od a t ad r a m a t i c a l l ya f f e c t st h ee f f i c i e n c yo ft h ec o n l r o l l e r s o i nt h ed e s i g n ad e t a i l e dr e s e a r c hi sm a d eo na r r a n g e m e n to ft h ev i d e od a t aa n da r e a s o n a b l es t o r a g em e t h o d o l o g yi sd e v e l o p e d a t o p - d o w nd e s i g ns c h e m ei sa d o p t e di nt h ed e s i g n t h ed e s i g ns p e c i f i c a t i o n , c o m p a r t m e n t a l i z a t i o na n dd e s i g no fs u b - m o d u l e s ，f u n c t i o n a ls i m u l a t i o na n dl o g i c s y n t h e s i sa r ed e s c r i b e di nd e t a i li nt h i st h e s i s m u l t i p l ec l o c kd o m a i ni so n ec h a r a c t e r o ft h i sd e s i g n t r a n s f e ro fa c c e s si n f o r m a t i o nf r o ms y s t e mc l o c kd o m a i nt od d r s d r a mc l o c kd o m a i na d o p t sa s y n c h r o n o u ss c h e m e r i g o r o u st i m i n gr e q u k e m e n ti s o n ec h a l l e n g et ot h ed e s i g n r e g i s t e r sw h i c ha r eu s e dt og e n e r a t et h ec o n t r o ls i g n a l s a r ea l ln e e d e dt ob eh a n d - p l a c e dt og u a r a n t e et h ep h a s er e l a t i o n s h i ps p e c i f i e db yt h e d d rs d r a md a t a s h e e t t 1 1 i sd e s i g ni so n ei m p o r t a n tp a r to ft h e8 6 3p r o j e c t “d i g i t a lv i d e oa n da u d i o e n c o d i n ga n dd e c o d i n gc h i p ”t h ea u t h o ri sr e s p o n s i b l ef o rd e s i g na n dv a l i d a t i o na n d s y t h e s i s ia n df o r m a l i t yo fd r a m c o n t r o l l e r p & ra r ei m p l e m e n t e db yb a c k - e n dt e a m w i t ht h ei n s t r u c t i o no ft h ed e s i g n e r d e s i g nt o o l so fs y n o p s y sc o a r eu s e d t h i s d e s i g nh a sb e e nv e r i f i e db yt o pl e v e ls i m u l a t i o no ft h ed e c o d i n gs y s t e ma n df p g a v a l i d a t i o n s i m u l a t i o nr e s u l ti n d i c a t e st h a tt h i sc o n t r o l l e rc a ns u p p l yab a n d w i d t ho f 1 1g b sa n dt h ee f f i c i e n c yi s5 2 3 w h i c hc a nm e e tt h eb a n d w i d t hr e q u i r e m e n tf o r h dr e a lt i m ed e c o d i n g k 呵w o r d s ：d d rs d r a mc o n t r o h e bv i d e o ，a u d i o ，d e c o d e r i i i 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特另, l m 以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得苤注盘堂或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 学位论文作者签名：王晚吩签字日期加岁年2 月岁日 学位论文版权使用授权书 本学位论文作者完全了解墨鲞盘堂有关保留、使用学位论文的规定。 特授权丞鲞盘堂可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名： 工现z 争 签字日期：2 砖年2 月 歹日 翩妣亳奶 签字日期：2 * 5 - 年月5e t 第一章序论 1 1d r 棚简介 第一章序论 r a m 分为动态存储器( d r a m ，d y n a m i cr a m ) 和静态存储器( s r a m ， s t a t i c r a m ) 。s r a m 是利用双稳态触发器来保存信息的，只要不断电，信息是就 会丢失，所以称之为静态；d r a m 则是利用m o s ( 金属氧化物半导体) 电容存 储电荷来储存信息，而电容是会漏电的，所以必须通过不停的给电容充电来维持 信息，这个充电的过程叫刷新( r e f i 迮s h ) 。由于电容的充放电需要相对较长的 时间，因此d r a m 的速度要慢于s r a m 。但s r a m 免刷新的优点需要较复杂的 电路支持，如一个典型的s r a m 的存储单元需要六个晶体管( 三极管) 构成， 而d r a m 的一个存储单元最初需要三个晶体管和一个电容，后来经过改进，就 只需要一个晶体管和一个电容了。由此可见，d r a m 的成本、集成度、功耗等 明显优于s 蝴。 s r a m 的速度快但昂贵，一般用小容量的s r a m 作为高速c p u 和较低速 d r a m 之间的缓存( c a c h e ) ，而d r a m 由于容量大、价格便宜，广泛被用作p c 的内存和一些需要较大存储容量的场合，是现在应用最为广泛的半导体存储器。 常见的d r a m 有许多规格，如f p m d r a m 、e d o d r a m 、s d r a m 、 d d rs d 删、i 洲等。简要介绍如下。 f p md r a m ( f a s tp a g em o d ed r a m ，快速页模式d r a m ) 传统的d r a m 在存取一个b i t 的数据时，必须送出行地址和列地址各一次 才能读写数据。f p md r a m 对此做了改进，在触发了行地址后，如果c p u 需要 的地址在同一行内，则可以连续输出列地址而不必再输出行地址了。由于一般的 程序和数据在内存中排列的地址是连续的，这种情况下输出行地址后连续输出列 地址就可以得到所需要的数据。因此f p md r a m 的设计可以提高内存的传输速 率。在9 6 年以前，在4 8 6 时代和p e n t i u m 时代的初期，f p md r a m 被大量使 用。 r a sn c a sn a d d r e s s d 0 图1 1f p m d r a m 操作时序 e d od r a m ( e x t e n d e dd a i ao u td r a m ，扩充数据输出d r j 6 l m ) 1 第一章序论 传统的d r a m 和f p md r a m 在存取每一b i t 数据时必须输出行地址和列地 址并使其稳定一段时间，然后才能读写有效的数据。而下一个b i t 的地址必须 等待这次读写操作完成才能输出。e d od r a m 对f p md r a m 的改进主要是缩 短等待输出地址的时间。e d od r a m 不必等待数据的读写操作是否完成，只要 规定的有效时间一到就可以准备输出下一个地址，由此可以减小等待时间。从另 一个角度说，e d od r a m 在读写数据的同时进行下一地址的准备工作，提高了 工作效率。后期的4 8 6 系统开始支持e d od r a m ，到9 6 年后期，e d od r a m 开始执行。 123 4 5 a d d r e s s d q 图l - 2 e d o d r a m 操作时序 s d r a m ( s y n c h r o n o u sd r a m ) s d r a m 的最大特点就是可以与c p u 的外频同步，可以取消等待周期，减少 数据传输的延迟。而此前的d r a m 都使用异步方式工作，由于没有与系统的外 频同步，在存取数据时，系统必须等待若干时序才能接受和送出数据，如s d r a m 可以使存储器控制器知道在哪一个时钟周期使数据请求使能，因此数据可在脉冲 沿来到之前便开始传输，而e d od r a m 每隔2 时钟才开始传输，f p md r a m 每隔3 个时钟周期才开始传输，从而制约了传输率。当c p u 的频率越来越高后， 异步d r a m 的数据传输率就成为系统的瓶颈，而且，随着频率的提高，异步 d r a m 与s d r a m 的性能差距会越来越大。 12345678 e l k 厂 厂 厂 厂 厂 厂 厂 广f r a s _ n _ 、厂一 c a s h 厂厂一 w e - n 厂、厂一 a d d r e s s d o 图1 3s d rs d r a m 典型读写时序 d d rs d r a m ( d o u b l ed a i ar a t es y c h r o n o u sd r a m ) d d rs d r a m 即双倍速动态随机存储器，是由三星公司于1 9 9 6 年提出并由 2 船 能 r c 第一章序论 n e c 、m i t s u b i s h 、f u j i t s u 、t o s h i b a 、h i t a c h i 、t i 、s a r n s u n g 及h y u n d a i 等八家半 导体公司协议订立的内存规格，并得到了a m d 、v i a 与s i s 等主要芯片组厂 商的支持。d d rs d r a m 是s d r a m 的升级版本。d d rs d r a m 在时钟的上升 沿和下降沿传输数据，因此可以在不提高时钟频率的前提下使数据传输率达到 s d r ( s i n g l ed a t ar a t e ) s d r a m 的2 倍。至于寻址与控制信号则与s d r a m 相 同，仅在时钟上升沿传送。高速、大容量的特点使得d d rs d r a m 在数据存储 领域得到了广泛的应用。 123 4 56789 c u ( 厂 厂 厂 厂 厂 厂 厂 厂 厂 f c o m m a n d a d d r a s 路 d q 二二二二二二二二二二二二二二二x 互匝互伍五压残互题酣 图1 4 d d rs d r a m 典型读写时序 d d r 2s d r a m 相对于标准d d r 技术，虽然d d r 2 和d d r 一样，采用了在时钟的上升延和 下降延同时进行数据传输的基本方式，但是最大的区别在于，d d r 2 内存可进行 4 b i t 预读取，两倍于标准d d r 内存的2 b i t 预读取，这就意味着，d d r 2 拥有两 倍于d d r 的预读数据的能力。正是因为d d r 2 可以预读4 b i t 数据，所以，可 以采用四路传输，对于同样的总频率，例如d d r 4 0 0 ，由于d d r 只能预读2 b i t 数据，则只能采用2 0 0 m h z 的两条传输线路实现4 0 0 m h z 。这样，d d r 2 就完全 实现了在不降低总频率的情况下，将核心频率降低到1 0 0 m h z ，从而很轻松能够 实现更小散热量，更低电压要求。因此，相对于d d rs d r a m2 5 v 的工作电压， d d r 2 在更高的频率下却只需要1 8 v 的工作电压。而且，d d r 2 的核心频率可 以进一步提升，从而实现1 3 3 x 4 、1 6 6 x 4 、最大2 0 0 x 4 达到8 0 0 m h z 的程度。 d i r e c tr a m b u s d ra m r a m b u sd r a m 设计与以往d r a m 很大的不同之处在于，它的微控制器与一 般内存控制器不同，r a m b u s 以2 条各8b i t 宽( 含e c c 则为9b i t ) 的数据通道 传输数据，虽然比s d r a m 的6 4 b i t 窄，但其时钟频率却可高达4 0 0 m h z ，且在 时钟的上升和下降沿都能传输数据，因而能达到1 6 g b s e c 的尖峰带宽。r a r n b u s 采取了比较特别的串行传输方式。在串行的传输方式之下，数据都是一进一出， 可以把数据位宽降为1 6 b i t ，而且可大幅提高工作时钟频率( 4 0 0 m h z ) ，但这也 形成了内存控制器在数据传输设计上的限制。 第一章序论 1 2 各种d r a m 之综合比较 在各种类型的d r a m 中，同步d r a m 显然比异步d r a m 性能优越。 同步d r a m 中，d d rs d r a m 生产工艺与s d r a m 工艺兼容，工艺成熟， 因此成本低，性价比高。同时d d rs d r a m 无论在颗粒封装、芯片的散热处理、 控制器的设计、p c b 线路布局等各方面的处理都相对较为容易。d d rs d r a m 的双倍数据传输特性可以在较低的工作频率下获得优异的数据吞吐率，因此 d d rs d r a m 是应用最为广泛的半导体存储器。 随着多媒体技术的发展，存储应用中经常需要高速大容量的d r a m ，因此就 需要在各种规格的d r a m 之间选择最适合本系统的存储器件。而d d rs d r a m 自身优良的特性及性价比使得未来几年内d d rs d r a m 无疑还会是市场的主 流，虽然d d r 2 已经推出，但是会存在d d r 与d d r 2 长期共存的局面。在高速 大容量存储的应用条件下，d d rs d r a m 良好的性价比使得它是最好的选择。 1 3 d d rs d r a m 控制器的发展 由于在各种各样的存储应用中，d d rs d r a m 被广泛使用，因此针对于不同 的应用环境需要设计各种不同的d d rs d r a m 控制器。d d rs d r a m 在两种存 储应用中运用最为广泛，一种是作为p c 的内部存储器，二是在多媒体应用中。 因此，d d rs d 洲控制器的发展过程中出现了p c 用通用d d rs d r a m 控制 器和各种专用场合下例如视频解码器所需的专用d d rs d r a m 控制器两种类别 的d d rs d r a m 控制器。 作为p c 的内存，由于c p u 频率的提高，d d rs d r a m 的数据吞吐率已经成 为系统的瓶颈。一方面，d d rs d r a m 不断朝着提高工作频率，增加存储容量 的方向发展；另一方面，d d rs d r a m 控制器的实现方式也在随之改进。一般 来说，p c 中的d d rs d r a m 控制器封装在主板上的北桥芯片里。世界第二大微 处理器制造商a m d 甚至把内存控制器嵌入了它的6 4 位微处理器a t l d o n6 4 中。 这样，处理器和内存进行数据交换的模式，就从“c p u 北桥d i m m 北桥c p u ” 简化为“c p u d i m m c p u ”，省略了两个步骤，从而将整体性能提高2 5 - - 3 0 。 多媒体应用中，d r a m 芯片是系统成本中不可忽视的一个组成部分。为降低系统成本， 应当使用尽可能少的d r a m 芯片，因此d d rs d r a m 控制器必须仔细设计，以提高控制效 率，满足系统的数据吞吐率。 1 4 本课题的选题目的和意义 在很多的半导体存储应用中，都需要选用d d rs d r a m 作为存储器件。d d r 第一章序论 s d r a m 控制器是必须而且是非常重要的部件。高清电视解码芯片也需要采用 d d rs d r a m 缓存原始码流及视频数据。d d rs d r a m 控制器作为视频解码芯 片的一个重要组成部分，其设计的优劣直接关系到实时解码的正常进行，而 s d r a m 特殊的结构使得控制器的效率同实际应用直接相关。a v s 高清实时解码 需要近1 g s 的数据带宽，通用的d d rs d r a m 控制器不能提供如此高的数据吞 吐率，因此有必要分析视频解码的实际数据访存规律，设计专用的d d rs d r a m 控制器。完整成熟的d d rs d ra m 控制器可以作为i p 直接嵌入片上系统( s o c ) ， 对s o c 的设计起到支持和简化的作用，加速s o c 的开发进程。一些比较大的半 导体芯片设计公司一般都会提供d d rs d r a m 控制器的口核，但价格都很贵。 作为8 6 3 项目视音频编解码芯片s o c l 的一个重要模块，开发具有自主知识产 权的d d rs d r a m 控制器核无疑具有很重要的现实意义。 随后的几章将对该d d rs d r a m 控制器的设计思路及实现进行详细的阐述。 第二章d d rs d r a m 的性能和结构特点 第二章d d rs d r a m 的， 生能和结构特点 2 1 d d rs d r a m 的结构 图2 1d d rs d r a m 功能模块图 如图，以m i c r o n m t 4 6 v 1 6 m 1 6 为例，d d r s d r a m 由存储数据的电容阵列，控制逻辑， 行地址译码器，列地址译码器，地址多路器，敏感放大器，数据输入输出缓冲器及驱动电路 组成。d d rs d r a m 内部一般都有d l l 电路保证高速工作频率下输出驱动信号和时钟信号 的相位关系。 2 2d d rs d r a m 的特性 v d d 2 + 2 5 v 士0 2 v ，v d d q2 + 2 5 v 士0 2 v v d d = + 2 6 v 士0 1 v ，v d d q = + 2 6 v 士0 1 v ( d d r 4 0 0 ) 双向d q s 信号用于收发数据，每一个d q s 对应一个字节的数据 内部流水线双倍速架构，每一个时钟周期传送两个数据 使用差分时钟输入 c k 上升沿锁存命令信号 写操作时d q s 与d q 中间对齐，读操作时d q s 与d q 沿对齐。 6 第二章d d rs d r a m 的性能和结构特点 d l l 使d q 与d q s 对齐于时钟信号c k 内部有4 个存储体( b a n k ) 以实现并发操作 每一个字节对应一位d m 信号用于写操作时掩蔽掉无用的数据 可编程的突发长度( b u r s tl e n g t h ) ：2 ，4 ，8 或是全页 自动刷新或是自刷新模式，周期性刷新电容阵列以保持数据 2 5 vs s t l2 接口规范 支持自动预充电功能 d d rs d r a m 内部一般都有4 个完全相同的存储体( b a n k ) ，这些b a n k 在激 活自身的一个r o w 时需要满足一定的时序关系。此后，彼此的读写操作之间则不 再有时序关系的限制，因此各个b a n k 的读写操作可以并发的进行，即一个b a n k 的读写操作过程中，可以对另一个b a n k 进行预充电或是激活操作。d d rs d r a m 这种特殊的结构使得无缝数据存取成为可能，当然也给提高控制器的控制效率带 来了机会与挑战。 2 3 d d rs d r a m 的命令及命令控制字 d d rs d r a m 有四条重要的信号线组成命令控制字，c s # ，r a s # ，c a s # ， w e # ，它们组成d d rs d r a m 的命令字。 表2 1d d rs d r a m 的命令字 c s 拌r a s 拌c a s w e 拌c o m m a n d oo 0 o 装载工作模式寄存器 0 0 0 1 自动刷新 oo1o 预充电 oo11 激活，也叫开r o w o100 写操作 o101 读操作 o 1 1 o 突发结束，仅对读操作有效 x11l 无操作 d d rs d r a m 有两个模式寄存器，分别叫做基本模式寄存器( m o d er e g i s t e r ) 和扩展模式寄存器( e x t e n d e dm o d er e g i s t e r ) 。d d rs d r a m 的地址线是行地址 与列地址复用的，装载d d rs d r a m 的模式寄存器时，寄存器的值通过地址线 写入d d rs d r a m 内部的模式寄存器中。 以美光( m i c r o n ) 的d d rs d 洲芯片m t 4 6 v 1 6 m 1 6 为例，介绍如下。 b u r s tl e n g t h ：对s d r a m 的读写操作都是突发方式进行的。b u r s tl e n g t h 指 定了给出一个读或写命令后可以连续访问的列地址的个数。一般为2 ，4 ，8 或是 全页( f u l lp a g e ) 。 第二章d d rs d r a m 的性能和结构特点 表2 - 2m o d e r e g i s t e r 定义 il b i t l 4 b i t l 3 0 b i t l 2 b i t 7 0 b i t 6 一b i t 4 0 b i t 3 0 b i t 2 b i t 0 8 r e g i s t e rs e l e c t8o p e r a t i n gm o d e0 c a sl a t e n c y 0 b t 0 b u r s tl e n g t h b t ：即b u r s tt y p e ，有连续( s e q u e n t i a l ) 和交叉( i n t e r l e a v e ) 两种方式。通 常情况下采用s e q u e n t i a l 方式。具体方式参阅相应d d rs d r a m 的d a t a s h e e t 。 c a sl a t e n c y ：即c l 。它是表征d d rs d r a m 速度特性的重要参数之一，表 明一个读命令和第一个数据有效的时间间隔。 o p e r a t i n gm o d e ：通常b i t l 2 b i t 9 为保留位，未定义，使用时必须设置为0 。 b i t 8 b i t 7 决定了是r e s e td l l 还是正常工作。 b i t l 4 - b i t l 3 ：2 b 0 0 时选择m o d er e g i s t e r ：2 b 0 1 时选择e x t e n d e dm o d e r e g i s t e r 。 表2 - 3e x t e n d e dm o d er e g i s t e r 定义 0 b i t l 4 一b i t l 3 0 b i t l 2 一b i t 2 0 b i t l 0 b i t 0 0 r e g i s t e rs e l e c t0o p e r a t i n gm o d ei l d s 8 d l l l d l l ：0 使能d l l ，1 禁止d l l 。正常工作时必须使能d l l ，禁止d l l 有 助于降低功耗 d s ：即驱动能力，0 时为正常驱动力；1 时驱动能力降低，比例随不同的d r a m 而不同，适合于点对点的环境或是负载较小的情况。 。 o p e r a t i n gm o d e ：通常保留，正常工作时必须设置为零。 2 4d d rs d r a m 的工作原理 2 4 1 初始化操作 与静态s i l 6 d v l 不同，在正常的读写操作之前，d d rs d r a m 必须进行初始 化操作，否则会导致不可预知的情况出现。上电后，d r a m 会自动加上自身工 作必须的参考电压v t t 和v d d q 等工作电压，这些都是由硬件自动完成，我们 需要做的是按照d d rs d r a m 的d a t a s h e e t 规定的命令序列发送一系列命令完成 d 洲的初始化。d d rs d r a m 的初始化命令序列一般如图2 2d d rs d r a m 初 始化时序： 如上图所示，d d rs d r a m 上电后，必须等待2 0 0 微秒。2 0 0 微秒之后，发 送n o p 命令，同时将c k e 信号置高，使能时钟。然后发送p r e c h a r g e a l lb a n k 命 令，关掉所有的b a n k ，使所有的b a n k 都处于i d l e 状态。接着发送装载扩展模 式寄存器，设置驱动能力，和使能d l l ；然后发送装载基本模式寄存器命令， 设置b u r s tl e n g t h ，b u r s tt y p e 及c l 等参数，并r e s e td l l ；然后等待至少2 0 0 第二章d d rs d r a m 的性能和结构特点 个c y c l e 锁住d l l ，然后发送p r e c h a r g e a l l 命令，关掉所有的b a n k ；接着发送至 少两次a u t or e f r e s h 命令：然后发送一次装载基本模式寄存器命令，此后可以开 始发送读写命令。应当注意，每一个命令之间需要满足一定的时序关系，具体需 要参阅所使用的d d rs d r a m 的d a t a s h e e t 。 图2 - 2d d rs d r a m 初始化时序 2 4 2r a s 操作 r a s 操作即r o wa c c e s ss t r o b e ，也叫激活操作。r a s 操作打开某一个b a n k 的某一行。发送r a s 命令时需要同时给出对应于该b a n k 的某一个r o w 地址。该 行打开之后，一直保持在激活状态以供读写，直到需要对该b a n k 的另一个r o w 进行读写时，发送p r e c h a r g e 命令关掉这一行。一个b a n k 的某一行打开后，需要 保持至少t r a s 个c y c l e 才可以将其关闭，对一个b a n k 的某一个r o w 进行r a s 操 作有最少c y c l e 数目的要求，该参数叫t r c 。 2 4 3c a s 操作 c a s 操作即c o l u m n a c c e s ss t r o b e 。读写操作均属于c a s 操作。正常的读写 操作只能对已经打开的一个b a n k 的某一行进行。发送c a s 命令时需要同时给出 对应于该行的某一个列地址。c a s 操作必须在相应的r a s 操作之后。 2 4 4 预充电( p r e c h a r g e ) 当要访问的b a n k 的行地址同该b a n k 中已经打开的行地址相冲突时，需要首 先发送p r e c h a r g e 命令关掉该b a n k 已经打开的行。发送p r e c h a r g e 命令时，地址 线无效，但地址线中的某一位( 具体哪一位需要参考所选用d d rs d r a m 的 d a t a s h e e t ) 的电平状态控制p r e c h a r g e 某一个特定的b a n k 还是所有的b a n k 。 2 4 5 突发中止( b u r s tt e r m i n a t e ) 读操作时，当一个b u r s t 的数据多于所要读取的数据时，可以发送b u r s t t e r m i n a t e 命令中止正在进行的读命令，以节省不必要的时间。之后该行继续保 持激活状态。 9 第二章d d rs d r a m 的性能和结构特点 2 4 6 自动刷新 d d rs d r a m 用电容阵列存储数据，必须周期性的补充电容上泄漏的电荷， m o s 电容器上的电荷最长可以保持6 4 毫秒，因此大多数的d d rs d r a m 的刷 新周期为6 4 m s 8 1 9 2 ，即需要在6 4 毫秒内刷新8 1 9 2 行。但实际上只要保证在6 4 毫秒内刷新8 1 9 2 行，即在6 4 m s 内发送8 1 9 2 次刷新命令，s d r a m 内保存的数 据就不会丢失。刷新行地址由d r a m 内部的刷新控制逻辑产生。发送刷新命令 时地址线为无效。但需要注意的是，发送刷新命令之前，所有的b a n k 必须处于 i d l e 状态，因此刷新之前需要将所有的b a n k 关闭。 2 5d d rs d r a m 关键时序参数 表2 - 4d d rs d r a m 关键时序参数 关键时序参数8 意义 | 注意 t r a s ir a s 命令到p r e c h a r g e 命令的最小时间间隔 t r c 对r a s 命令到r a s 命令的最小时间间隔 对于同一个b a n k t r f c 自动刷新命令周期 t r c dr a s 命令到c a s 命令延迟 t r p p r e c h a r g e 命令周期l t w r 0 写命令到p r e c h a r g e 命令最小时间间隔 t r r d 8r a s 命令到r a s 命令的最小时间间隔 对于不同的b a n k t c c dc a s 命令到c a s 命令的最小时间间隔 0 注：表中参数默认情况下均以t c k 即d r a m 时钟周期为单位，且都针对于 同一个b a n k 。对于一个相同的器件，表中所列参数近似正比于其工作的时钟 频率，具体参考d d rs d r a m 的d a t a s h e e t 。 2 6 设计存储器系统时d d rs d r a m 芯片的选择 设计存储器系统时，首先要确定选择什么样的d r a m 芯片。选择d r a m 芯 片的一般原则如下： 1 ) 自己产品的生命周期内所选用d r a m 芯片的供货状况 在产品的生命周期内，所选用的d r a m 芯片应该是m a s sp r o d u c t i o n ，即大批 量生产，保证供货充足。此外，应该有较多的内存芯片生产厂家的产品可选 择替换，这有助于降低d r a m 芯片采购风险及降低成本。 2 ) 芯片规格 首先需要确定存储系统的总体结构，如数据总线宽度、工作时钟频率、总的 存储容量等。这些参数确定之后，可以在多种规格的d r a m 芯片中选择最适 1 0 第二章d d rs d r a m 的性能和结构特点 合自己产品的d r a m 芯片。 3 ) 数据位宽： 数据位宽小的d r a m 芯片单颗芯片的成本低，但使用较多的d r a m 颗粒， 控制信号负载大，会增加电路板设计的难度：数据位宽大的芯片单颗芯片 成本较高，但使用较少的d r a m 颗粒，控制信号负载小，电路板设计难度 较低。因此需要考虑成本及设计难度，选用合适的数据位宽的d r a m 芯片。 4 ) 芯片运行频率： d r a m 芯片生产时有一定的良率，高速的d r a m 颗粒是从批量生产的d r a m 芯片中筛选出来的，例如p c i 3 3 是从p c i 0 0d r a m 芯片中筛选出来的，因 此高速的d r a m 芯片往往价格更贵。在满足系统时钟频率要求的情况下，应 当尽量选用低时钟频率的器件，d r a m 芯片的时序参数多数情况下采用t c k ( 即时钟周期) 为单位，运行于相同的时钟频率下，速度较快的器件的一些 关键时序参数往往会大一些，所以速度较快的芯片实际上没有低速的器件性 能好。 5 ) 时序参数： 从各个参数的意义出发，我们可以很明显的看出，d d rs d r a m 的所有时序 参数都应该越小越好。 6 ) 封装形式： 主流的d d rs d r a m 芯片多数采用t s o p 封装，t s o p 封装面积为1 2 x 2 2 ， 高速的d r a m 芯片一般采用f b g a 封装，面积为8 1 4 ，因此t s o p 封装是 f b g a 封装面积的2 3 5 倍。在满足芯片性能要求的同时需根据p c b 板面积的 要求选择合适的封装形式。 7 ) 芯片价格：芯片价格和前面三项密切相关，应该综合考虑。 2 7 本d d rs d r a m 控制器的设计关键技术 2 7 1 仲裁策略 本d d rs d 删( 以下简称为d r a m ) 控制器应用于a v s l 0 视音频解码芯 片。视音频解码系统中有多个模块需要访存d r a m ，但这些模块之间的访存不 是彼此孤立的，而是联系在一块的。视音频解码是以流水线的方式进行，因此各 个模块都处于解码流水线的某一级上。显然，仲裁服务的策略关系到流水解码的 正常进行，因此必须要分析各模块访存d r a m 的频率，每次访存的数据量和访 存的时序关系，然后选择合适的仲裁策略，以保证系统解码流水的顺畅进行。 第二章d d rs d r a m 的性能和结构特点 2 7 2 数据存储结构 显然，d r a m 的动态工作原理是d r a m 控制器设计复杂性的重要根源之一。 d r a m 由于采用电容而不是寄存器作为存储体存储数据，因此读写d r a m 时首 先必须把电容上的数据读到静态寄存器中，然后读写操作对静态寄存器进行。读 写完毕后需要把改动之后的数据重新写回电容阵列。因此访问d r a m 时，若连 续的访存分布在相同b a n k的不同 1 0 w ，则必须经过 r a s c a s p i 冱c l 垣g e r a s c a s 等一系列步骤。而我们知道，除了c a s 操作， 其他的任何操作实际上都可以认为是无用的。显然，在一个b a n k 之内频繁的换 i o w 将极大地降低d d rs d r a m 的实际工作效率，降低数据吞吐率，甚至会使 d d rs d r a m 控制器成为系统的瓶颈。 d d rs d r a m 的多b a n k 结构降低了出现这种可能性的几率。我们可以将一 次读写操作的数据尽量分布到一个b a n k 的同一个r o w 中，若不能做到这一点， 那么就把一次访存的数据分布到不同的b a n k 中去。举例来说：假如访存的数据 顺序分布在b a n k 0 和b a n k l 中，那么在b a n k 0 正常读写的时间内，可以对b a n k l 进行预充电或是激活操作，反之亦然。控制器设计的较好时，即使数据访存比较 烦杂，也可以将d d rs d r a m 的实际工作效率提高到一个可观的水平。 访问d r a m 时，系统给出的是逻辑地址，d r a m 控制器需要根据系统逻辑 地址访存的规律性，将系统的逻辑地址合理地映射到d d rs d r a m 的实际物理 地址。视频解码芯片中，由于存在一维访存和二维访存，地址映射方式需要在多 种方式中折中，以平衡不同访存类型的需要，达到整体访存的优化。因此，优良 的存储结构是实现高效率数据访存的关键因素之一。 2 7 3 控制器实现方式 确定了存储结构后的问题就是如何实现控制。难点在于如何有效的减少相邻 c a s 操作之间无用的时钟周期数。若相邻的c a s 所对应的物理地址有比较明确 的关系，那么转换的处理相对较为简单；若相邻的c a s 对应的