（微电子学与固体电子学专业论文）ald方法制备的超薄hfo2材料的电学特性.pdf

摘要 摘要 c m o s 器件按比例缩小要求s i 0 2 绝缘层厚度越来越小，导致栅极漏电流急剧 增加，器件的可靠性下降。高介电常数栅介质二氧化铪( h f 0 2 ) 的应用可以解决s i 0 2 作为栅介质所面临的问题，本文将讨论h 幻2 做为栅介质的可靠性问题。 本论文首先介绍了原子层淀积( a l d ) i 艺的原理和特点，利用该工艺可以淀 积出高质量h f 0 2 薄膜介质。接着讨论了m o s 电容结构的理想和实际c v 特性， 分析氧化层中存在的各种电荷和缺陷，以及金属半导体功函数差，对m o s 结构的 实际c v 特性的影响；讨论了超薄氧化层的漏电流传导机制。针对汞探针在测量 c 。v 特性的过程中存在的频率色散问题，采用了新的模型。在该模型中加入汞探 针与h f 0 2 薄膜之间的界面效应参数，并且给出了各模型中各参数的提取方法。利 用该模型修j 下的实验曲线，消除了频率色散。最后，使用该方法对h f 0 2 介质薄膜 的特性进一步进行研究：中间s i 0 2 层、高温退火的影响、多晶硅栅淀积前后介质 特性等。 最后，在实验室条件下制备出不同等效氧化层厚度( e o t ) 的样品，并在不同的 温度条件下进行退火实验，测得各样品的c v 和i v 特性曲线。结果表明，原子 层淀积( a l d ) i 艺制备的超薄h f 0 2 栅介质的具有良好的电容特性和漏电流特性， 高温退火可以降低氧化层中的缺陷，但是8 0 0 退火，h f 0 2 会产生结晶现象。 关键词：二氧化铪( h f 0 9 原子层淀积( a l d ) c v 特性汞探针 a b s t r a c t a b s t r a c t t h ec o n t i n u e ds c a l i n go ft h ec o m p l e m e n t a r ym e t a l - o x i d e - s e m i c o n d u c t o r ( c m o s ) g a t ed i e l e c t r i ct oi t sf u n d a m e n t a ll i m i to f t h et r a d i t i o n a ls i 0 2d i e l e c t r i c ，w h i c hr e s u l t si n t h ei n c r e a s i n go ft h eg a t el e a k a g ec u r r e n ta n dt h ed e c r e a s i n go ft h eg a t ed i e l e c t r i c r e l i a b i l i t y , r e q u i r e st h ei n t r o d u c t i o no fh i g h - km a t e r i a l i th a sb e e nw i d e l ya c c e p t e dt h a t h a f n i u mo x i d ei st h em o s tp r o m i s i n gc a n d i d a t et or e p l a c es i l i c o nd i o x i d e t h ec r i t i c a l r e l i a b i l i t yp r o b l e m so f t h eh f 0 2a p p l i c a t i o na r ed i s c u s s e di nt h i sd i s s e r t a t i o n f i r s t ，i n t r o d u c i n gt h ee l e m e n t sa n dc h a r a c t e r i s t i c so fa t o m i cl a y e rd e p o s i t i o n ( a l d ) p r o c e s s ，w h i c hc a l lf a b r i c a t eh i g hq u a l i t yh a f n i u m o x i d et h i nf i l m a f t e rt h a t ，d i s c u s s i n g t h ec va n di vc h a r a c t e f i s t i e so fm o ss t r u c t u r eu n d e ri d e a la n da c t u a lc o n d i t i o n f r e q u e n c yd i s p e r s i o ni sar e m a r k a b l ep r o b l e md u r i n gc - vp r o p e r t ym e a s u r e m e n t u s i n g m e r c u r yp r o b e t od e a lw i t ht h i sp r o b l e m ，an e wm o d e li sp r e s e n tw h i c ht a k e si n t o a c c o u n tt h ei n t e r f a c i a le f f e c tb e t w e e nt h em e r c u r yd o ta n dh f 0 2l a y e r , m o d i f y i n gt h e t r a d i t i o n a ls e r i e sr e s i s t a n c em o d e l a l s o ，t h ea r t i c l ep r e s e n t st h ep a r a m e t e re x t r a c t i o n m e t h o d a tl a s t ，t h i sk i n do fm e t h o di sa p p l i e dt oi n v e s t i g a t et h ep r o p e r t yo ft h eh f 0 2 d i e l e c t r i c s ，i n c l u d i n gn a t u r eo ft h ei n t e r f a c i a lo x i d e ，i n f l u e n c eo fp o s td e p o s i t i o na n n e a l s a n di n f l u e n c eo fp o l y - s i l i c o nd e p o s i t i o na n da c t i v a t i o na n n e a l i n g t h e n , s a m p l e sf o rm e a s u r i n ga n da n a l y z i n ga r ef a b r i c a t e di nl a b o r a t o r y , w h i c h h a v ed i f f e r e n te q u i v a l e n to x i d et h i c k n e s s ( e o t ) a n n e a l i n gp r o c e s si sc a r r i e do u tu n d e r d i f f e r e n tt e m p e r a t u r e c va n di vc u r v e sf r o mt h es a m p l e sm e a s u r i n gi n d i c a t et h a t h f 0 2d i e l e c t r i cf a b r i c a t e db ya l dp r o c e s sh a v eg o o dc a p a c i t a n c ea n dl e a k a g ec u r r e n t p r o p e r t i e s a n d i n t e r f a c e s t a t e sa n do x i d et r a p sr e d u c ed r a m a t i c a l l ya f t e rh i 曲 t e m p e r a t u r ea n n e a l i n g b u t ，h i g ht e m p e r a t u r ew i l lr e s u l t si nc r y s t a l l i z a t i o no ft h eh f 0 2 ， w h i c ha l s or e s u l t si n1 e a k a g ec u r r e n ti n c r e a s i n g k e yw o r d s ：h a f n i u m o x i d ea t o m i c l a y e rd e p o s i t i o nc a p a c i t a n c e - v o l t a g e c h a r a c t e r i s t i cm e r c u r yp r o b e 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学分和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 日期 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本人签名： 导师签名： 日期 醐卓f 吗 第一章绪论 第一章绪论 1 1 研究背景 随着集成电路( i n t e g r a t e dc i r c u i t i c ) 产业的迅猛发展，原本只能容纳1 0 颗晶 体管左右的s s i ( d x 规模集成电路) ，发展到现在主流的v l s i ( 超大规模集成电路) 和 u l s ( 极大规模集成电路1 。同时，自2 0 世纪6 0 年代发明摩尔定律以来，m o s 晶 体管的沟道长度( 栅长) 从十几微米逐步缩小到微米亚微米，现在特征尺寸已经减小 到4 5 n m 。如仍采用传统的s i 0 2 作为栅氧化层介质，电子的直接隧穿效应和栅介质 层所承受的电场将变得很大，由此引起栅介质的漏电流增大和可靠性下降等严重 问题，严重阻碍了m o s 器件的进一步发展这意味着传统的一j 氧化硅栅介质已经 达到了使用的物理极限。美国半导体工业协会( s i a ) 在2 0 0 5 年制定的“崮家半导 体发展规划 ( i t r s ) q a 预测到2 0 1 2 年，m p u ( 微处理器1 的特征线宽将缩小到3 6 n m ， 栅长将减小到1 4 n m d r a m 的存储容量将达到3 2 g ，研究纳米尺度的c m o s 器 件面临的技术挑战和物理问题已成为当前迫切而重要的研究课题。 c m o s 器件随着特征尺度的不断缩小，沟道长度减小，栅氧化层减薄等结构 l 的改变到定程度后，出现了一系列物理效应。 影响闽值l u 压的短沟效应 沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重增 大，栅下面的硅表面形成反型层所需的电荷量减小，凼而阐值电压减小。如罔ll ， 幽l l 栅控电荷示意图 2 a l d 方法制备的超薄h f 0 2 材料的电学特性 通常计算器件阈值电压时，假定栅电场引起的耗尽区为矩形，忽略了源、漏区附 近由于源衬、漏衬p n 结自建电场引起的电荷，而实际上，栅压引起的沟道耗尽区 与源衬、漏衬p n 结引起的耗尽区是重叠在一起的，因此有效栅控电荷q b 将小于 用于通常计算的体电荷q b ，当沟道长度缩小时，栅控电荷减少y ( q b q b ) ，从而 导致阈值电压降低。并且，沟长越小，阈值电压越低，以致于短沟道器件的阈值 电压对沟长非常敏感。 1 1 2 超薄栅氧化层的问题 为抑制短沟效应，获得好的器件特性，要求栅对沟道电荷的控制能力应远远 大于漏对沟道电荷的控制能力，于是希望栅氧化层厚度t o x 随沟道长度的缩小而 同时缩小。如对于6 5 纳米的c m o s 工艺，在1 1 v 的电源电压下工作时，栅氧化 层厚度约为1 2 n m 2 1 ，这一厚度大约相当于3 5 层硅原子的厚度。由于直接隧穿， 能够引起栅泄漏电流随栅氧化层厚度的下降而指数上升。研究表明，在栅压1 5 v 的条件下，当栅氧化层的厚度由3 6 a 下降到1 5 a 时，栅电流密度约增加了十个数 量级【3 】。虽然由于驱动电流与沟道长度成反比而隧穿电流与沟道长度成正比，仅从 对小尺寸m o s f e t 本身的性能看隧穿电流不一定严重影响器件的i v 特性，但对 于整个集成电路来说，隧穿电流的增加使关态泄漏电流增加，从而导致集成电路 关态功耗的增加。据估算，采用纯s i 0 2 的栅介质可接受的最小厚度在1 5 n m 【4 】左右。 对于超薄栅介质的问题，可能的解决办法主要来自以下三方面： ( 1 ) m o s f e t 的栅介质厚度不再随沟道长度的缩小而减薄，因此对于短沟效应 的抑制只能依靠降低硅耗尽层宽度，即提高衬底掺杂浓度或采用特殊的掺杂，如 h a l o 掺杂来实现。但高的衬底掺杂浓度随之会带来严重的体效应和体泄漏电流以 及带间隧穿电流等问题。 ( 2 ) 改变m o s f e t 器件的结构。通过双栅结构增加栅的控制能力，可望进一 步缩小器件而不必减薄栅介质层，但随之带来了工艺的复杂性。 ( 3 ) 采用高介电常数的新型栅介质材料即通常所说的高k 栅介质代替介电常数 为3 9 的s i 0 2 ，可以在保持等效厚度不变的条件下，增加绝缘层的物理厚度，因而 可大大减小直隧穿效应和栅介质层上承受的电场强度。这其中包含着材料和工艺 研究，是目前的热门研究课题，本文研究了高k 栅介质m o s f e t 的工艺。 1 1 3 量子效应 由于c m o s 在按比例缩小过程中，电源电压没有和器件尺寸相同的比例减小， 使得器件内部的电场增强。尤其是当m o s 晶体管沟道长度缩小到o 1 微米以下时， 第一章绪论 3 电场将变得更强。例如当电源电压为i v ，t o x 为2n l t i 时栅氧化层中的电场强度可 接近5 m v e m ，而硅中的电场强度也会超过1 m v c m 。反型层量子化使反型层中的 电荷不能再被近似看成为在s i s i 0 2 界面的一薄层，而是在反型层中呈一定的分布， 其分布的峰值通常在界面以下约1 0a ，并出现能级分裂。这使得等效的栅氧化层 电容减小，相当于等效的栅氧化层厚度比实际的增加了3 - - 4a ，减弱了栅压对沟道 电荷的控制能力【5 】。研究表明，当电场大于1 0 5 v c m 后，反型层量子化对阈值电 压的影响不可忽略，当电场等于1 0 6 v e m 时，反型层量子化可使阈值电压增加约 0 2v ，从而使阈值电压的控制更加困难【6 j 。 1 1 4 影响器件寿命的热载流子效应 器件尺寸进入深亚微米沟长范围，器件内部的电场强度随器件尺寸的减小而 增强，特别在漏结附近存在强电场，载流子在这一强电场中获得较高的能量，平 均速度达到饱和，瞬时速度不断增大，成为热载流子。热载流子在两个方面影响 器件性能： ( 1 ) 越过s i s i 0 2 势垒，注入到氧化层中，不断积累，改变阈值电压，影响器 件寿命，漏附近的耗尽区中与晶格碰撞产生电子空穴对，对n m o s 管，碰撞产生 的电子形成附加的漏电流，空穴则被衬底收集，形成衬底电流，使总电流成为饱 和漏电流与衬底电流之和。衬底电流越大，说明沟道中发生的碰撞次数越多，相 应的热载流子效应越严重。而且，如果载流子获得足够高的能量，它们也有可能 注入到栅氧中，甚至流出栅极，产生栅电流。 ( 2 ) 热载流子效应是限制器件最高工作电压的基本因素之一。 1 1 5 多晶硅耗尽效应 在长沟器件中，m o s f e t 多晶硅栅的作用近似与金属电极的作用相同。但是 实际上，当在m o s f e t 的栅上加一定的栅压后，在重掺杂多晶硅中的多晶硅和二 氧化硅界面附近形成一薄层耗尽层，当栅氧化层较厚时，多晶硅耗尽薄层的影响 可以忽略。但是随着m o s f e t 特征尺寸的减小，栅介质层不断减薄，当栅氧化层 厚度小于1 0 r i m 后，多晶硅耗尽层的影响无法忽略，必须考虑这一耗尽层对器件阈 值电压和i v 特性带来的影响，这就是所谓的多晶硅耗尽效应。 1 2 高介电常数栅介质的特性 克服上述各种限制的有效方法之一是采用高介电常数的新型绝缘介质材料( 简 4 a l d 方法制各的超薄h i d 2 材料的电学特性 称高k 材料) 。采用高介电常数的材料以后，在保证对沟道有相同控制能力 ( = 6 0 乞相同) 的条件下，栅绝缘介质介电常数的增加将使栅介质层的物理 厚度t o x 增加，于是栅与沟道间的直接隧穿电流将大大减小。 除了要求介质材料的介电常数尽可能大外，首先介质材料在s i 衬底上必须是 热动力学稳定的；为了防止沿晶粒间界定输运，希望栅介质材料在器件制作工艺 过程中始终能够保持为非晶态；同时为了降低栅的泄漏电流，栅介质材料的带隙 应该尽可能的大；更重要的是希望栅介质材料与s i 导带价带间的势垒要大( 1 e v ) 。 此外，为了保证m o s f e t 的性能，还要求减少界面的固定电荷和缺陷态。因此， 要取代s i 0 2 成为m o s f e t 器件旱的栅介质，h i 曲- k 介质必须具有与s i 0 2 s i 系统 相似的性质，使其与当前的半导体工业兼容，因此h i g h k 材料需要满足以下几方 面的基本要求【7 】- 【9 1 。 ( 1 ) 具有较高的介电常数，这样在保持相同等效氧化层厚度的条件下，实际的 栅介质层的物理厚度将会更大，相应的隧穿电流便可大大降低； ( 2 ) 与s i 具有较好的热稳定性，这样可以避免高k 材料与s i 衬底在高温下发 生反应形成低k 材料，充分利用高k 栅介质介电常数高的特点； ( 3 ) 在高温下始终保持非晶态，如果高k 栅介质的结晶温度较低，在高温下易 结晶化，则b 杂质和栅漏电流将会沿着晶粒问界移动，导致b 穿透效应严重，泄 漏电流增大； ( 4 ) 具有大的带隙和高的势垒高度，栅隧穿电流与势垒高度的平方根成负指数 关系，大的带隙和高的势垒高度可以有效降低栅隧穿电流，通常要求介质材料与 s i 的导带和价带间的势垒高度均应大于l e v ； ( 5 ) 低的缺陷态和固定电荷密度，高k 栅介质内及其与s i 界面之间通常会存 在大量固定电荷和界面缺陷态。高的界面态密度不仅会使平带电压偏移、c v 特 性畸变，还会使m o s f e t 中的表面迁移率退化。因此，应尽量减少缺陷态和固定 电荷密度保持器件性能稳定。 近几年，在高k 材料领域已进行了大量的研究，人们尝试过很多材料，例如： s i 3 n 4 、a 1 2 0 3 、t a 2 0 5 、t i 0 2 、h f 0 2 和z r 0 2 等。这些材料各有其特点，例如：a 1 2 0 3 具有带隙大，势垒高度高，热稳定性好，结晶温度高等优点，但是其介电常数只 有8 1 0 ，只能解决短期的工业需求；t i 0 2 具有较高的介电常数高达8 队1 1 0 ，但 t i 0 2 结晶温度较低( 4 0 0 c ) ，在s i 上热动力学稳定性不好，与s i 衬底之间易发生反 应，界面质量较差。在众多的材料中，只有h f 0 2 和z r 0 2 基本符合要求，其中h f 0 2 被认为是很有希望替代s i 0 2 的高k 材料。但是，研究也发现：h i d 2 结晶温度相对 较低( 3 0 肌5 0 0 ) ，在较高温度下易结晶，导致泄漏电流的增加为了提高h f 0 2 结晶 温度改善材料特性，研究人员尝试在h f 0 2 中掺入n 、s i 、a l 和t a 等元素，形成 了新型的h f 基高k 材料，其中包括：h f o n 、h f a l 0 、h f a l o n 、h f s i o 、h f s i o n 、 第一章绪论 5 h t t a o 和h t t a o n 等。实验结果显示【1 0 1 ，虽然这类材料在热稳定性、抗b 穿透能 力和降低泄漏电流等方面相比于h f 0 2 有很大改善，但是距离实际的应用还有一段 距离。 1 2 1 高介电常数栅介质的优越性 如前所述，采用高介电常数的介质材料后，在保持相同的栅电容的条件下，实 际的栅介质层的物理厚度增大，相应的隧穿电流即可大大降低。 采用s i 0 2 作为栅介质时，单位面积的栅电容如式( 1 1 ) 所示。 乞= 警( 1 - 1 ) “ 当采用高介电常数的栅介质材料，单位面积的栅电容如式( 1 - 2 ) ，其中和 ，警蝼( 1 - 2 ) ， h i g h k e h i g 。一x 分别是s i 0 2 和高介电常数材料的相对介电常数，0 和蚴一x 分别是s i 0 2 栅 介质和高介电常数材料的实际物理厚度。 若在采用新材料后仍要保持栅电容不变，即c 0 = 一x ，则有式( 1 3 ) 。通常 一x 2 h i g - h - k t 汪 ( 1 3 ) 在高介电常数栅介质的研究中，常用等效栅氧化层厚度t e q ( e o t ) 作为衡量标准，并 与高介电常数栅介质的实际物理厚度锄一片相区别。e o t 定义为：高介电常数栅介 质和s i 0 2 栅介质达到相同的栅电容时的s i 0 2 栅介质的厚度，如式( 1 4 ) 。这样，在 2 铲5 杀。t m g h t ( 1 - 4 ) 特征尺寸为7 0 n m 的工艺节点下，相应的e o t 为1 - - 0 6 r i m 。如果介电常数为2 5 ， 则对应于1 0 6 n m e o t ，高介电常数栅介质的物理厚度为6 4 , - , 3 5 r i m 。由上述公式 可见，栅介质的介电常数越高，在相同的e o t 下实际的物理厚度越厚，越有利于 降低隧穿电流和提高可靠性【1 。 1 2 2h f 0 2 非晶态与热稳定性 对于h f 0 2 以及铪的铝酸盐高k 栅介质而言，均具有较高的热力学稳定性，并 且和硅衬底有很小的界面反应，显示了优秀的介电性质。 6 a l d 方法制备的超薄h i d 2 材料的电学特性 但是，为了防止沿晶粒间界的输运，希望栅介质材料在器件的制作工艺过程中 始终能保持非晶态。因为非晶材料结构栅介质材料是各向同性的，与多晶相比， 不存在晶粒间界间的电子输运所引起的漏电流增大的现象，所以在对h i d 2 等栅介 质材料进行热处理时，不能使其从非晶态变成多晶，多晶结构栅介质的性能更差。 除此之外，非晶也更加容易制备。 研究表明，在热处理过程中，氧很容易通过h i d 2 扩散到h f 0 2 和s i 的界面与 硅反应。7 0 0 。c 左右进行热处理后，h f 0 2 膜就由原来的非晶转变为多晶。同时热处 理后器件的漏电流增加，膜的均匀性也变差了。 由于硅技术中的掺杂激活需要在高达l o o o 甚至更高温度下的退火处理，但 是这一温度远高于非晶态h f 0 2 的结晶温度。随着h f 0 2 厚度不同，h i d 2 非晶膜转 变成单斜多晶相的温度在3 0 0 一- - 5 0 0 之间。 高k 栅介质材料的非晶态大多处于热力学亚稳态，在适当的热处理条件下会发 生晶化。试验中发现在沉积的薄膜中也存在大量的结晶颗粒。多晶栅介质的缺点 在于晶粒边界可以充当漏电流通道，此外多晶薄膜中每个晶粒的大小和取向都不 同，这会导致薄膜k 值不稳定，工艺重复性差。 在早期的关于h i d 2 的研究中，通常认为多晶薄膜中的晶界是电流泄漏通道， 导致栅漏电流的急剧增加。然而，实验研究发现多晶与非晶h i d 2 相比，漏电流即 使有所增加也是非常小的。显然，非晶态高k 栅介质薄膜的优势并不在此【1 2 1 。这 一新发现将需要进一步通过实验证实。 为了充分利用材料介电常数高的特点，希望在高介电常数栅介质和s i 之间没 有任何的中间层。为此，选择高k 材料首先必须考虑的是高k 材料与s i 问的热动 力学稳定性。如果高k 材料与s i 间不是热动力学稳定的，则其金属氧化物在高温 下容易出现以下两种反应，形成金属与二氧化硅或金属硅化物与二氧化硅。如式 ( 1 - 5 ) ， & + 朋q 专m + s z q( 1 5 ) 或式( 1 6 ) ， s i + m o x m s i x + s i 0 2 ( 1 - 6 ) 式中肋，代表某种高介电常数材料的金属氧化物。 为确保高介电常数栅介质材料的特性，必须避免上述两类反应。对大量的金 属氧化物尤其是二元金属氧化物进行了大量的理论和实验研究表明，1 0 0 0 k 时， 在s i 上许多二元金属氧化物不是热动力学稳定的。其中已经广泛研究的t i 0 2 和 t a 2 0 5 在s i 上是不稳定的，s i 上的t i 0 2 在高温下容易形成硅化物，而t a 2 0 5 容易 形成金属。若利用这两种材料作为栅介质则需要在与硅衬底间和多晶硅栅电极间 第一章绪论 7 增加过渡的缓冲层( s i 0 9 ，而加入缓冲层后难以实现超薄的等效栅氧化层。此外， 研究已经证实z r 0 2 、h f 0 2 与s i 在高温下是热稳定的。 1 2 3h f 0 2 作为高k 栅介质仍存在的问题 ( 1 ) n 、s i 、灿和t a 等元素的引入有效改善了新型高k 介质的热力学和电学稳 定性。但是，新元素引入也带来了新的问题，例如：n 和a l 的引入增加了固定电 荷密度，导致载流子迁移率的下降；h f s i o n 表现出优良的电学特性；但是s i 0 2 低k 介质的引入降低了h f s i o n 的介电常数，使其只能满足未来1 - - 2 代技术节点 的应用。如何寻求更为理想的高k 栅介质材料，并能很好地与现代c m o s 工艺兼 容，以使微电子技术沿摩尔定律进一步发展是下一步研究的关键。 ( 2 ) 新型高k 材料制备对工艺条件要求较高，一般是利用m o c v d 或a l d 的 方法进行淀积。这些方法不仅所需设备昂贵，而且也有其自身的缺点，例如： m o c v d 会引进c 杂质，a l d 淀积速度慢等。因此，如何采用创新工艺实现性能 良好的高k 栅介质薄膜仍是需要研究的问题。 ( 3 ) 新型高k 材料仍然存在载流子迁移率下降问题。由于其物理机理非常复杂， 虽然研究人员已提出诸如远程库仑散射、软光声子散射等模型【l3 1 ，但均不能很好 地解释说明相关的实验结果。因此，深入研究引起迁移率下降的相关物理机理， 给出合理的理论解释是重要的研究课题。 ( 4 ) 新型高k 栅介质与多晶硅栅电极之间仍然存在严重的费米钉扎效应，难以 实现预期的功函数调整。随着集成电路技术的发展，高k 栅介质和金属栅的集成 研究势在必行。近期，高k 金属栅集成领域研究成果丰硕，先后实现了t i n 、h f n 和t a n 与高k 栅介质的集成【1 4 】，t a 和n i 等双金属栅与高k 栅介质的集成也获得 突破，但是由于高l 【金属栅制备工艺复杂，物理机理还不很明确，其集成技术研 究仍然存在一系列的问题，主要包括：由于费米钉扎效应的作用，难以实现双金 属栅技术要求的功函数；迁移率下降，难以获得好的电流输运特性；金属栅高k 栅介质的热稳定性和可靠性问题等。因此，优化高k 金属栅集成工艺，寻找更加 优良的高k 和金属栅材料，提出合适的技术解决方案是当今半导体业界面临的主 要任务。 1 3 本文的主要研究工作及内容安排 本课题“纳米c m o s 器件中h i d 2 栅介质的可靠性”得到教育部新世纪优秀人才 计划和美国应用材料西安创新基金支持。 a l d 方法制备的超薄h f 0 2 材料的电学特性 论文的主要内容安排如下： 第一章绪论讲述了纳米尺寸c m o s 器件面临的挑战和高介电常数栅介质的优 势及特点。第二章论述了原子层淀积( a l d ) i 艺的原理和应用；接着重点讨论了 m o s 电容结构的的c v 特性，i v 特性以及实际电容中缺陷及电荷的相关知识。 第三章针对汞探针测量c v 特性过程中的频率色散现象，采用了一种新的模型， 修正传统串联电阻模型的误差。第四章，详细介绍了实验测试系统、分析了界面 陷阱电荷和氧化层电荷等参数的测量和计算方法，分析研究了不同工艺条件下样 品的理论和实验测试结果。最后一章对全文进行概括，总结了新型高k 栅介质的 研究状况、制备工艺、物理和电学特性等，并对未来研究提出了展望。 第二章m o s 结构电学特性的基本理论 9 第二章m o s 结构电学特性的基本理论 2 1a l d 制备工艺原理及特点 原子层淀积( a t o m i cl a y e rd e p o s i t i o n ，a l d ) 技术，也称为原子层外延( a l e ) 技术， 早在上世纪7 0 年代就由芬兰人t s u n 2 t o l a c - g l j a n s t o n 取得了该技术专利旧。刚开 始的时候，a l d 技术主要用于淀积平板显示器上z n s ：m n 等场致发光薄膜。到了8 0 年代中期，该技术开始用来制备多晶薄膜、i i i v 和i i 族半导体薄膜，以及非晶 a 1 2 0 3 薄膜，但是在工业界并没有引起广泛的关注。 直n 2 0 世纪末，由于a l d 技术在微电子领域上的潜在应用，使得这项技术 迅速受到重视。这主要缘于集成电路中特征尺寸的越来越小，需要用一种高介电 常数( 助的材料替代s i 0 2 作为m o s 晶体管的栅介质。而a l d 则是制备这种高k 栅 介质的最佳方法之一。a l d 技术的特点是：在其每一个生长周期，只淀积一个单 原子层薄膜，其生长是自限制的。因此相对于其它淀积方法，a l d 技术制备的薄 膜非常纯，而且能够精确地控制薄膜厚度和组分。同时生长的薄膜与衬底有陡直 的界面，以及有很好的保形性【1 5 】。 2 1 1a l d 淀积工艺原理 原子层淀积( a l d ) 本质上还是一种化学气相淀积( c v d ) 技术。然而与传统 c v d 技术不同的是，a l d 技术是交替脉冲式地将反应气体通入到反应腔中。a l d 技术发生的表面反应是自限制的，一层一层地生长薄膜。在用a l d 生长金属氧化 物薄膜的工艺中，主要涉及有两类反应前体：( 1 ) 提供金属离子的前体；( 2 ) 提供 氧的前体。金属前体和氧前体都以脉冲的形式被交替地送入到反应腔中，并饱和 地吸附在衬底表面上。两种前体发生反应生成所需要的薄膜。在两次前体注入的 间隔，脉冲进一种惰性气体( 一般为氮气或氩气) ，把多余的前体以及反应的副产 物吹洗出反应腔。 图2 1 所示是一个a l d 反应循环的四个步骤：( 1 ) 第一种反应前体以脉冲的方 式进入反应腔，并化学吸附在衬底表面；( 2 ) 待表面吸附饱和后，用惰性气体将多 余的反应前体吹洗出反应腔；( 3 ) 接着第二种反应前体以脉冲的方式进入反应腔， 并与上一次化学吸附在表面上的前体发生反应；( 4 ) 待反应完全后再用惰性气体将 多余的反应前体及其副产物吹洗出反应腔。a l d 薄膜生长的基础是交替饱和的气 1 0 a l d 方法制各的超薄h f 0 2 材料的电学特性 相一固相表面反应，表面化学吸附饱和后，表面反应前体的数量不再随时间增加， 因此每次循环生长的薄膜都只是一个单原子层。 反应前体1 9 欢洗 肫斛2 蟛登璺辩譬 吹洗g 图2 1a l d 反应步骤 原子层沉积的表面反应具有自限制性( s e l f - l i m i t i n g ) ，实际上这种自限制性特征 正是原子层沉积技术的基础。不断重复这种自限制反应，就形成所需要的薄膜。表 2 1 给出了原子层沉积技术的主要特点及其在超薄膜制造中的优点。 表2 1 原子层淀积的特征及其对薄膜生长参数和实际生产的作用 a l d 特征薄膜生长过程参数对实际生产有利影响 白限制生长过程薄膜厚度只取决丁淀积脉冲循环次厚度控制准确简单、大面积淀积能 数、反应剂流速对淀积过程无影响、力、淀积一致性和台阶覆盖能力良 精确控制薄膜成分、没有气相反应好、无颗粒污染、对气体前驱体的 气化过程无特殊要求。 分次通入反应剂 可以有足够的时间完成个步骤反应良好的淀积重复性、易获得明锐界 面和超晶格、可进行界面改性。 淀积过程温度范围不同材料淀积条件相容性好表面有利于提高前驱体的反应性、 反应剂选择广泛、温度低、质量好、 易于制备多层薄膜。 第二章m o s 结构电学特性的基本理论 2 1 2 原子层沉积对反应前体的要求 根据上述原子层沉积的原理，反应剂的挥发性和稳定性、反应剂与基体材料 和相互之间的反应是能够实现原子层沉积所必须考虑的因素。 ( 1 ) 反应前驱体的挥发性。原子层沉积要求反应前驱体在进入反应器时具有很 好的挥发性和热稳定性，这样能够保证反应剂有效的传输，使原子层沉积反应不 受前驱体流量控制。前驱体必须有足够高的蒸汽压以保证反应剂能够充分的填充 覆盖基体材料的表面，这样在理想的时间范围内形成单分子层化学吸附。反应剂 蒸汽压大约在1 3 3 3 p a 。因此，前驱体物质可以是液体和气体，也可以用固体材料。 ( 2 ) 反应前驱体的化学稳定性及其反应性：该技术所使用的前驱体物质必须能 够迅速在材料表面进行化学吸附，保证在较短的循环时间内在材料表面达到饱和 吸附；或与材料表面基团快速有效的反应( 吸附) 使表面膜具有高的纯度，避免在反 应器中发生气相反应而增加薄膜缺陷。反应前驱体必须有足够好的化学稳定性， 以至在反应器和基体材料表面不发生自分解，不腐蚀也不溶解基体材料或沉积膜。 不稳定的反应前驱体将破坏薄膜生长的自限制性，从而影响薄膜厚度的均匀性和 准确性甚至污染薄膜。 ( 3 ) 原子层沉积的温度要求【1 6 1 ：对目前已研究过的材料，原子层沉积反应的温 度一般在2 0 0 - - 4 0 0 区间内。温度过高反应前驱体或反应产物易分解或从表面 脱附，影响沉积质量，降低反应速度；反应温度过低，前驱体因表面化学吸附和 反应势垒作用而难以在基体材料表面充分吸附和反应，甚至出现反应物质的冷凝， 因而严重影响沉积层质量，降低反应速度。图2 2 表明正常的原子层沉积反应过程 只能在一个适宜的温度区间内完成，否则，沉积速度和薄膜质量难以保证。 反应周期 图2 。2a l d i 艺反应的温度条件 ( 4 ) 惰性气体的清理作用：原子层沉积过程中，在不同前驱体脉冲注入之间必 a l d 方法制备的超薄h f 0 2 材料的电学特性 须要通入惰性气体以清理反应器。惰性气体的中间注入除了能隔离不同前驱体反 应剂脉冲，防止反应前驱体在反应器中发生气相反应，还具有净化作用。惰性气 体脉冲注入能够带出过量的前驱体物质、原子层沉积反应副产物以及从反应器壁 脱附的材料。为了能达到最大程度的净化效果，且保持材料表面吸附的单原子层 是其在惰性气体清理期间不脱附，在原子层沉积过程中必须固定基体材料和反应 器壁的温度，固定清理时间。 2 1 2 原子层沉积技术与p v d 及c v d 方法的比较 原子层沉积技术在沉积反应原理、沉积反应条件的要求和沉积层的质量上都 与传统的p v d 和c v d 不同，表2 2 比较了它们之间的主要异同点。可以看出，对于 超薄膜材料而言，原子层沉积除了其沉积速率较慢外，其他优点是传统的p v d 和 c v d 技术所无可比拟的。对于不断缩微化的硅集成电路材料，其使用材料的几何 厚度已低达l n m ，这时沉积速率慢的缺点就不再是主要矛盾，而精确的薄膜厚度和 成分控制、优秀的表面覆盖率和沉积均匀性更重要。 表2 2a l d 的特点 原子层淀积a l d p v dc v d 淀积原理表面反应一沉积蒸发一凝固气相反应一沉积 沉积过程 层状生长 形核长大形核长大 台阶覆盖率优秀一般好 沉积速率慢快快 沉积温度 低低高 沉积层均匀性优秀一般较好 2 1 3 原子层淀积技术的应用 原子层沉积技术由于其沉积参数的高度可控型( 厚度，成份和结构) ，优异的沉 积均匀性和一致性使得其在微纳电子和纳米材料等领域具有广泛的应用潜力。就 目前己发表的相关论文和报告可预知，该技术可能应用的主要领域包括： ( 1 ) 晶体管栅极介电层( h i 曲- k ) 和金属栅电极( m e t a lg a t e ) ； ( 2 ) 微电子机械系统( m e m s ) ； ( 3 ) 光电子材料和器件； ( 4 ) 集成电路互连线扩散阻挡层； 第二章m o s 结构电学特性的基本理论 ( 5 ) 平板显示器( 有机光发射二极管材料，o l e d ) ； ( 6 ) 互连线势垒层； ( 7 ) 互连线铜电镀沉积籽晶层( s e e dl a y c r ) ； ( 8 ) d r a m 与m r a m 介电层； ( 9 ) 嵌入式电容； ( 1 0 ) 电磁记录磁头； ( 1 1 ) 各类薄膜( l o o n m ) 。 上述领域并不代表原子层沉积技术的所有可能应用领域，随着科技的发展在 不远的将来将会发现其越来越多的应用。根据该技术的反应原理特征，各类不同 的材料都可以沉积出来。已经沉积的材料包括金属、氧化物( 碳、氮、硫、硅) 化物、 各类半导体材料和超导材料等m i k k o 1 7 】等对原子层沉积技术和相关的应用进行了 评述，表2 3 列举了已经沉积的主要材料薄膜。 表2 3 原子层淀积技术淀积出的相关薄膜材料 材料类别淀积材料 i i - v i 化合物z n sz n s e ，z n t e ，c a s ，s r s ，b a s ，c d s ，m n t e ，h g t e ， i i - v i 基t f e l 磷光材料 z n s ：m ( m = m n ，t b ，t m ) ，c a s ：m ( m = e u ，c e ，t b ，p b ) i i i v 化合物 g a a s ，a l a s ，a l p , h a p , g a p , i n a s ， 氮( 碳) 化合物 半导体介质材料 a i n ，g a n ，i n n ，s i n 。 导体t i n ( c ) ，t a n ( c ) ，t a 3 n 5 ，n b n ( c ) ，m o n ( c ) 介电层 a 1 2 0 3 ，t i 0 2 ，z r 0 2 ，h i d 2 ，t a 2 0 5 ，n b 2 0 3 ，m g o ， c e 0 2 ，s i 0 2 ，l a 2 0 3 ，s r t i 0 3 ，b a t i 0 3 氧化物 透明半导体材料i n 2 0 3 ，s n 0 2 ，z n o ，g a 2 0 3 n i o ，c o o x 超导材料 y b 2 c u 3 0 7 - x 其他三元材料l a c 0 0 3 ，l a n i 0 3 氟化物 c a es r f , z n f 单质材料 s i ，g e ，c u ，m o 其他 l a 2 s 3 ，p b s ，i n 2 s 3 ，c u g a s 3 ，s i c 2 1 4 原子层淀积技术未来的发展 单原子层沉积技术发明于上世纪7 0 年代，到上世纪9 0 年代中期，电子器件的 进一步微型化及集成电路通孔高宽比的不断增加使得人们对这一新兴技术更加倚 重。深亚微米技术的发展使得集成电路中所使用的薄膜材料的厚度将降至几个纳 米数量级甚至更低，对此其他传统的材料沉积技术已力不从心了；而单原子层沉 积技术则由于前述的诸多优点，对人们有着强烈的吸引力。 i t r s 2 0 0 1 曾经预言：“单原子层沉积方法( 单原子层沉积) 将成为互联线扩散阻 挡层工艺的主要解决办法，这是由于其具有极优秀的沉积一致性和精确厚度控制 1 4 a l d 方法制备的超薄h f 0 2 材料的电学特性 能力”。国际半导体技术线路图( i t r s ) 是按照半导体( 器件) 物理基础和摩尔( m o o r ) 定律对集成电路技术发展进行预测，具有严格的科学基础和前瞻性，是集成电路 技术发展的方向标，按照i t r s 2 0 0 5 及2 0 0 7 更新版，目前在实验室规模集成电路制 造技术已发展至u 4 5 n m 级( 代) 以下，但是大规模工程应用却是在6 5 n m 级( 代) 。在这种 情况下，对于高性能逻辑电路技术( h i 曲p e r f o r m a n c el o g i ct e c h n o l o g i c a lr e q u i r e m e n 0 要求m o s 栅介质层的当量氧化膜的厚度( e o t ) 低达0 9 n m ( 6 5 n m 级) 和0 8 n m ( 4 5 n m 级) 。相应的，对d r a m 而言，其电容介质层当量厚度分别为1 8 n m ( 6 5 n m 级) 和 o 8 n m ( 4 5 n m 级) 。i t r s 2 0 0 5 报告指出：“单原子层沉积技术正在逐渐被接受并应用 于集成电路导电层、互连线形核层、c u 互连线扩散阻挡层及m o s 栅极介电薄膜 ( h i 曲k ) 的沉积制造”。这就说明新型的单原子层沉积技术将会大规模应用到集成电 路的生产中。 基于原子层沉积技术的原理和特点，以及延长硅集成电路m