（微电子学与固体电子学专业论文）cmos集成电路片内esd保护结构研究与物理实现.pdf

摘要 镍成电路在制造、应用过程中，由于静电释放( e s d ) 效应而造成的损伤使芯片 的生产和应用成本提高因此要求芯片本身能有抗静电的能力7 本课题主要研究c m o s 集成电路片内e s d 保护电路的设计首先，我们研究厂半导体器件在静电释放情况下 的特性，特别是n m o s 晶体管在静电释放情况下的回扫击穿特性，分析确定r 影响 n m o s 回扫击穿特性的几个重要参数随后，在此基础上设计rc m g s 塞威电l 燕片内 e s d 保护结构，并讨论- 荃丛堡盐对这些e s d 保护电路的影响，同时比较j ，不同工艺 条件下相同e s d 保护电路保护效果的差异最后通过一系列实验和测试对上述e s d 保 护结构设计进行r 验证和分析 实验芯片在贝岭微电子公司12 微米e 2 p r o m 工艺、上海先进半导体公司 ( a s m c ) 1 微米c m o s 工艺、和新加坡特许半导体公司( c s m ) 0 6 微米c m o s 工 艺上进行r4 次流片通过流片比较j ，不同e s d 保护结构的差异和同一e s d 保护结构 在不同工艺下的差异，找到了适合各自工艺条件的e s d 保护结构其中在c s mo 6 微 米c m o s 工艺上实现的基于栅耦合m o s f e t 的e s d 保护结构，其e s d 通过电压达到 is 千怅卜， 关键词：1 e s d 保护y 回扫击e p r ，e s dp a s s 电压 a b s t r a c t d u r i n gt h em a n u f a c t u r ea n da p p l i c a t i o no fi n t e g r a t e dc i r c u i t s ，t h ee s d f a i l u r eo nc h i pr e s u l t si n t h ec o s t i n c r e a s i n g f o rp r o d u c t i o na n da p p l i c a t i o n s r o b u s to n - c h i pe s dp r o t e c t i o nm e t h o d sa r e r e q u i r e di n c a s eo fr e l i a b l ea n dc o s te f f e c t i v ei c s i nt h i st h e s i sw o r k ，s o m ec m o s o n 。c h i pe s d p r o t e c t i o nm e t h o d sa n dp h y s i c a l r e a l i z a t i o n sa r e i n v e s t i g a t e d f i r s t ，w es t u d yt h ec h a r a c t e r i t i c s o f s e m i c o n d u c t o rd e v i c e su n d e re s dc o n d i t i o n ，e s p e c i a l l yt h es n a p b a c kp e r f o r m a n c eo fn m o s t r a n s i s t o r s o m ek e yp a r a m e t e r s ，w h i c hh a v ee f f e c t so nt h en m o s s n a p b a c kb e h a v i o r ，a r ec l a r i f i e d a n dv e r i f i e dw i t ht h ee x p e r i m e n te f f o at h e nb a s e do nt h e s ed e v i c e sc h a r a c t e r i s t i c s ，s e v e r a lo n - c h i p e s dp r o t e c t i o nm e t h o d sa n ds t r u c t u r e sa r e i n v e s t i g a t e d a n dr e a l i z e dw i t ht h ec o n s i d e r a t i o no f i n f l u e n c eo fl a y o u td e s i g na n dp r o c e s sm o d i f i c a t i o n s f i n a l l y ，t e s t i n gr e s u l t sa r cg i v e na n da n a l y s e d f o rt h ev e r i f i c a t i o no ft h ee f f e c t i v eo ft h e s ee s d p r o t e c t i o ns t r u c t u r e si nd i f f e r e n tc m o sp r o c e s s e s a l lt e s t i n gc h i p sa r em a n u f a c t u r e du s i n gb e l l i n g s1 2m i c r o ne p r o mp r o c e s s ，a s m c s1m i c r o n p r o c e s sa n dc s m so 6 m i c r o np r o c e s s a m o n gt h e s e t h em o s tf e a t u r e dw o r ki so nt h eg a t e c o u p l e d m o se s d o n c h i pp r o t e c t i o ns t r u c t u r ew h i c h h a si t se s d p a s sv o l t a g eo v e r5 k v k e yw o r d s ： e s d p r o t e c t i o n ，s n a p b a c kb r e a k d o w n ，e p r ，e s d p a s s v o l t a g e 2 第一章引言 1 1 日常生活中的e s d 现象 在日常生活中我们经常会遇到这样的情形：当我们开门握住金属门把开门时或与 人握手时，会有被高压击打的感觉原来人体具有很大的阻抗在平时活动中，由于摩 擦而产生的静电荷，会聚积在人体上当人体与接地的物体接触而形成放电通路时，聚 积的静电荷产生的泄放电流脉冲会使人有电击的感觉我们称这种现象为静电释放 ( e l e c t r o s t a t i cd i s c h a r g e ，e s d ) e s d 实际上是电过应力( e l e c t r i co v e r s t r e s s ，e o s ) 的一种电过应力还包括雷击，电磁干扰等 自然界中的静电释放主要有两大类：一类是雷电等长距离( 数百米) ，高电压( 数十万 伏) 的静电释放；另一类是短距离( 几厘米以内) 低电压( 数千伏) 的静电释放两者都导致 r 空气介质的击穿，所以它们的击穿电场应大致相同对集成电路造成影响的主要是短 距离、低电压的e s d 静电释放 1 2e s d 效应对c m o s 集成电路性能的影响和防护措施 1 2 ie s d 对集成电路造成的损伤 我们知道，c m o s 集成电路中的m o s 晶体管的栅极是绝缘的氧化层，具有很高的 阻抗因此在器件制造，芯片封装，电路组装和应用时都可能在栅上聚积静电荷，当与 其它物体( 人体、机械手) 接地时会引发e s d 电流脉冲的瞬时冲击由于电流泄放 速度快，密度高，造成芯片局部过热而导致器件电路性能变差，直至永久性功能损坏 主要的e s d 损伤有： 1 晶格熔化或金属与硅共熔，使p n 结受损短路 2 氧化层汽化产生空洞使器件短路、开路 3 金属联线挥发造成器件之间短路、开路 在器件的发射电子显微镜( e m i s s i o nm i c r o s c o p e ，e m ) 失效分析中，经常会看到如 图1 照片所示的情形图中所示红色区域标明rp - n 结损伤的位置类似的损伤经常发 生在输入输出电源压焊脚附近，如输入端保护二级管的损伤或输人栅氧化层的击穿 1 2 2 集成电路对e s d 冲击的防护措施 由于e s d 效应对集成电路可靠性的严重威胁，工业界对集成电路e s d 保护方法的 研究和技术开发十分重视而e s d 问题存在于集成电路制造、封装、安装和应用的整 个过程，因此必须在设计直至应用各个阶段，考虑如何防止e s d 影响 在集成电路的设计过程中，采用片内e s d 的保护电路是降低e s d 损伤的重要手 段有效的e s d 保护电路可以使封装好的器件能够安全地安装和使用 在集成电路的制造过程中，最主要的问题是要控制和防止静电荷的产生通常使用 的方法是在安装现场，使用防静电包装和空气电离，使电荷中和通过使用防静电手环 或脚环，使人体积累的电荷能够有效地释放，以降低电路在搬运等过程中，由于人体对 6 电路造成的静电损伤 即使是有re s d 保护电路，管芯在封装过程中也会受到严重的e s d 损伤所以在 封装的生产过程中，特别是在与芯片有直接接触的压焊过程中，也必须采取有效的防静 电措施 同样，在集成电路的安装应用过程中，如果没有e s d 的防护措施，加电的印板上 也可能产生e s d 对器件造成损伤；即使是有保护电路的器件，由于系统中会产生的不 同特征的e s d ，也不能保证万无一失所以，在系统安装调试时也一定要采取相应的 e s d 防护措施 1 2 3 集成电路发展对e s d 保护技术的新要求 随着深亚微米( d e e ps u b m i c r o n ，d s m ) 集成电路技术的发展，对芯片e s d 保护 提出更高的要求需要找到更有效的e s d 保护方法来适应这些日益苛刻的要求主 要有： 1 芯片规模的迅速增加( 按著名的m o o r e 定律) ，意味着器件的几何尺寸都按比例缩 小：栅的厚度减薄，横向纵向p - n 结深变浅，使器件体积大大减小因此器件发 生e s d 失效所需的能量减少；但同时e s d 冲击产生的能量并没有降低，电流密度 大大增加，器件更容易受到e s d 冲击的破坏 2 芯片i o 管脚和电源管脚的数目随芯片规模的增长也不断增长c 按r e n t 规则) 由于管脚越多，芯片与环境的接触的机会就越多，e s d 冲击对芯片造成损伤的机 率大大增加如果其中任意两个管脚间受到e s d 冲击后而没有有效保护的话，将 使芯片失效同时管脚的增多，也使芯片内留给e s d 保护结构的空间减小因此 需要用更小的面积设计更高效的e s d 保护结构 3 多种不同制造工艺的发展和使用，要求有不同的e s d 保护结构来保护由于工艺 的改变，用作e s d 保护的器件的特性发生r 变化原来有效的e s d 保护方法不再 有效，必须重新设计适应新工艺的e s d 保护结构例如，为r 改进芯片的闩锁效 应( l a t c h u p ) 防护能力，或为r 减少外延时间而降低芯片制造成本而修改外延工 艺，使外延减薄这样根据原先工艺设计用来e s d 保护的s c r 结构，其触发条件 和保持电压都发生，变化，不再能起到有效的e s d 保护作用必须按照新工艺条 件重新设计参数同样，l d d 工艺，硅化物工艺都从某方面改进r 电路的性能， 却对e s d 保护提出j 新的要求，必须设计新的e s d 保护结构一适应工艺条件的改 变 以上这些问题都对e s d 保护提出厂更高的要求，需要提供更有效的e s d 保护结构 来适应芯片技术的不断发展 1 3 三种不同的e s d 测试脉冲模型及其比较 在集成电路的生产制造过程中，有三种主要的静电源首先，最常见的静电源来自 于人体没有静电保护的人体，往往能带有2 0 k v 的静电压当带电荷的人体接触芯片 时，人体所带的静电荷就会流向芯片，以达到等势这种短时间的电荷释放会对芯片造 成损伤其次，带静电荷的自动测试机或是机械手，也会在芯片的测试过程中对芯片造 成损伤第三种可能是芯片本身积累j ，一定量的静电荷，当芯片任意脚接地，形成放电 通路，就会对芯片造成损伤这三种形式的静电源有不同的放电特性，为r 模拟这三种 情况，以对芯片进行e s d 能力的评估，根据三者的特点，分别建立r 以下三种e s d 测试 模型： 1 人体模型( h u m a n b o d ym o d e l ，h b m ) 2 机器模型( m a c h i n em o d e l ，m m ) 3 充电器件模型( c h a r g e dd e v i c em o d e l ，cd m ) 图3 给出r 这三种e s d 测试模型所对应的等效电路 h b m 5 k o m m 85 0 c d m 1 0 1 3 ( a )( b ) ( c ) 图3e s d 的三种测试模型( a ) h b m( b ) m m( c ) c d m 在这三种e s d 测试模型中，c d m 模式的e s d 冲击具有最短的放电时间和最大的峰值 电流i k ( 1 0 a ) ，往往是最难防备的e s d 冲击；h b m 模式的e s d 冲击是一个以r c 电路 为主的模型，维持时间大约在1 0 n s 3 0 n s ，峰值电流l 。k 约为l 1 0 a ；m m e s d 冲击可以m l c r 近似模型表示，它将会形成振荡电流，维持时间在i5 3 0 n s 三种e s d 测试模型的基本参数如表1 给出 h b m13 3 1 0 “3 0z1 m m37 - 71 5 3 0 1 2 c d m 1 01 1 1 0 0 表( 1 ) 三种e s d 测试模型的电特性比较 + 摘自a m e r a s e k a r a 1 9 9 5 ，p1 8 1 但应该注意的是，这些模型只是对实际情况的近似实际情况中的寄生电感、电容 会影响测试模型的准确度，从而影响测试的结果特别是在c d m 的测量中，寄生电感 电容的影响更明显总之，用这三种模型来x f f e s d 进行的测量，测试结果只是对实际情 况的一种大致近似但这种方法却可以十分有效地用于进行不同e s d 保护结构的比较 我们所作的工作，最终也是通过这种方法进行验证 1 4c m o s 集成电路中e s d 失效模式和判据 没有很好保护的集成电路，在受到e s d 冲击后，往往会造成功能失效进一步的 失效分析表明，e s d 泄放电流通路上的损伤导致r 整个器件的功能失效一般表现为 在输入输出管脚和电源管脚上直流特性的变化通用的e s d 测试机，就是以此为基础 来判断器件损伤与否的大致可以根据e s d 冲击前后漏电流变化的大小来划分e s d 损 伤的原因： 1 p - n 结边缘的损伤对应的漏电流变化一般在1 0 u a 以下 2 p - n 结之间的穿通对应的漏电流变化一般在i 1 0 0 u a 之间 3栅氧化层的损伤对应的漏电流变化一般在1 m a 左右通常在氧化层厚度小于1 7 5 a ， 且e s d 保护不良的情况下发生 4 接触i l 处的铝钉对应的漏电流变化一般在m a 数量级由于高温而产生a l - s i 共 熔，在接触孔处形成的铝钉，破坏厂p - n 结 1 5e s d 对c m o s 电路损伤的表征和测试方法 e s d 冲击的测试是对芯片e s d 防护能力的评估e s d 冲击发生时，任何管脚都可 能形成静电释放的通路，而芯片的e s d 防护能力是由e s d 保护能力最弱的管脚决定 的e s d 电流泄放通路可能是i o 管脚对i 0 管脚，i 0 管脚对电源管脚，电源管脚对 i o 管脚，电源管脚对电源管脚由于e s d 的电荷还存在两种极性，所以e s d 的测试 必须考虑上述各种情况组合，以找到芯片内e s d 保护的最薄弱处，充分评价芯片的e s d 保护能力 前面说到由于e s d 的形成有三种不同的原因，对应于三种测试模型e s d 的测试 可依据这些测试模型，生成e s d 测试的激励源相应的三种测试线路图分别如前图3 所示图中a 端，b 端分别对应前面提到的各种i o 管脚，电源管脚的组合现在的 标准e s d 测试台产品能够产生h b m ，m m ，c d m 等不模磐同的e s d 测试脉冲 集成电路在受到e s d 等e o s 的冲击后，电路的性能会发生变化，甚至失去功能 由于e s d 冲击是在短时间内高能撞的释放，由于这些能量的释放，导致局部过热， 会 在芯片内部形成对p - n 结，栅氧化层，接触孔的损伤这些损伤都会改变电路中正常 的电流通路，使漏电流增加前面提到的通用e s d 测试台中，漏电流的变化就是一个 重要的失效判据在e s d 测试前，测试设备先对各个管脚在某个特定条件下的i v 曲 线作一个记录，在e s d 冲击以后再测试该管脚的i v 曲线，比较e s d 冲击前后的曲线， 若漏电流变化超出事先确定的阈值，就认为失效 显然，这个阚值的确定在e s d 测试中非常重要，它直接决定r 器件是否通过e s d 冲击测试一般对于某一个产品，需要经过相当数量的试验数据采集，才能得到合适的 阈值芯片受过e s d 冲击后，能够正常工作是用户的最终标准但通用的e s d 测试机 不可能在e s d 后，对芯片进行具体地功能测试，而只能通过一些直流测试来作为失效 判据，最终认为芯片通过e s d 冲击测试，还需通过芯片的功能测试但为r 使e s d 测 试机的直流测试判据尽可能地与芯片功能测试相符，可以找到某一产品漏电流判据与功 能失效的对应关系我们的作法是：对某一个管脚，取一定量的样片，对不同的管脚组 合进行e s d 放电，e s d 电压以某一个确定的步长逐渐增加，并在e s d 冲击后进行功能 测试和直流测试，直到功能失效比较在这一过程中漏电流的变化，而确定漏电流判据 一般将功能失效前，某一确定条件下的漏电流变化值，作为漏电流的失效判据显然， e s d 电压增加的步长越小，最终确定的e s d 失效判据越合理对不同的管脚，分别利 用这种方法确定各自不同的失效判据 1 6 本文研究的内容、技术路线和工具 本文研究的内容主要包括： 1 与e s d 保护相关的器件的特性研究； 2 片内c m o se s d 保护结构研究与物理实现 e s d 的发生是能量短时间的泄放，表现为瞬时大电流产生芯片的局部过热e s d 保护电路的设计就是要使保护结构在e s d 冲击发生时，首先要保证尽可能短的时间内 0 触发，然后要求保护结构能够承受大电流大功率的耗散，并能箝位以保护内部电路 本论文的研究工作即围绕上述两点来进行，并采用以下的技术路线： 首先，研究通常的器件在e s d 条件下的特性，并讨论其构成e s d 保护结构的可能 性和利弊；其次，讨论回扫击穿在e s d 保护中的作用，以及影响n m o s 回扫击穿的几 个因素；然后，在这基础上，从线路、版图和工艺等三方面来考虑e s d 保护结构的设 计原则；最后，给出几个e s d 保护结构设计实例用h s p i c e 分析、确定厂这些结构 中影响e s d 保护特性的几个参数，并设计r 相应的物理版图在进行厂流片之后比较 厂设计与实验的结果研究的部分结果已应用到复旦大学专用集成电路与系统国家重点 实验室研发的c m o s 标准单元库中 电路仿真主要采用的工具是h s p i c e ；版图设计的主要工具是c a d e n c e ；e s d 测试 工具采用k e y t e k 公司的标准e s d 测试平台 第二章片内e s l ) 保护结构实现方法 2 1 介绍 在e s d 冲击发生时，e s d 保护电路必须及时地释放e s d 能量，并且保护电路必须 能够承受大电流所以保护电路必须有很t 尖f 1 9 触发速度，形成低阻通路，来释放e s d 能 量另外，由于大电流流过保护电路而产生的热效应，要求保护结构必须能够均匀的释 放e s d 能量，降低能量密度，防止局部过热而造成损伤而这些要求都是芯片在正常工 作时不考虑的因此在e s d 保护结构设计时必须考虑器件在e s d 情况下的特性同时 从线路的设计、版图的设计到工艺条件的改变都会对e s d 保护结构的效果产生影响本 章将要从这几个方面综合考虑片内c m o s 电路的e s d 保护方法 2 2e s d 保护中常用的器件 2 2 1 电阻 m o s 工艺中的电阻，往往起到限流、分压等作用一般电阻采用多晶硅电阻，p + 或n + 扩散电阻，p 阱或n 阱扩散电阻来实现在e s d 保护结构中，也要用到电阻，起 的作用也主要是限流和分压但是，e s d 的释放是短时间高能量的释放，在这种情况下 这些电阻都会表现出不同的特性首先，多晶硅电阻并不适合用于e s d 的保护结构这 是因为，在e s d 冲击发生时，e s d 保护结构要释放e s d 的能量而多晶硅电阻与衬底 中间有二氧化硅的隔离，使多晶硅电阻在e s d 冲击发生时散热不良，易发生熔断而破坏 电路性能而n + 、p + ，n 阱、p 阱等扩散电阻在e s d 冲击发生时会进人非线性区这 是因为，扩散电阻是载流子在电场( e ) 作用下的定向漂移运动形成的：v d 2 e ，其 中v d 是载流子的漂移速率而e s d 具有相当高的电压，当e s d 冲击发生时，载流子的 速率将达到饱和速率v s 例如，当e 2 1 0 4 v c m 时，则饱和速率v s 一1 07 c m s 而电 流密度与掺杂浓度n b 有关j 2 j s a t 2 n b q v s 当n b2 1 0 2 0 c m 3 时，饱和电流密度 j s a tz1 0 5 a c m z 对2 0 微米见方的电阻，饱和电流可达i s a t * 1 0 a 而对于n b = 1 0 c m 3 的阱电阻而言，饱和电流密度j s a t 一1 0 a a c m z ，同样对于2 0 微米大小的电 阻，饱和电流i s a t 一1 0 m a 电阻的饱和特性在e s d 保护结构中能起到有效的限流作 用，但在设计时必须考虑能量释放的密度问题 2 2 2 2 传统的二极管 二极管是最简单的有源电压箝位电路它有正向和反向两个工作区域在二极管两 端加上正向电压时，二极管在约o 5 v 时开始导通，导通电阻约为1 5 q 在反向工作时， 开始只有漏电流，电阻很大当p - n 结雪崩击穿时产生倍增电流雪崩电压与n 或p 的 掺杂浓度有关，在亚微米工艺中，一般为1 0 2 0 v 二极管在小注入时，i v 特性与掺杂 浓度有关：当大注入时，阱区往往进入电导调制区，i v 特性与掺杂浓度无关图4 所 示的两种常用p n 结二极管的横截面结构图 p + = =n + n w e l l p s u bp s u b 图( 4 a )图( 4 b ) 图4二极管结构的截面图 以上两种结构结面积不同由于图4 b 结构的p - n 结面积更大，使e s d 能量释放时， 能量密度较小，具有更强的e s d 保护能力在实际应用时常常采用的就是这种结构的二 极管 2 2 3 双极型晶体管 双极型晶体管在通常情况下有较大的驱动电流，能较好地耗散电流在双极型管正 向工作时，要保持一个较高的v c e 反向电压 双极型晶体管在e s d 保护结构中通常作为二端网络如图5 所示，其中c 、e 分别 对应要进行e s d 保护的通路的二端 如图5 a 当e s d 冲击发生时c b 结反偏初始时c b 结处于高阻区；随着集电极电压 升高到b v c b o 时，c b 结雪崩；伴随着碰撞电离，电子空穴倍增在电场作用下电子进 入集电区，使i c 上升同时空穴进人基区由于基区电阻的存在，产生的基区电流使基 区电压升高当b e 结电压升致o 5 v 左右时，b e 结开始导通发射区注入的电子进人 反偏的c b 结，增加r 空穴电子对，形成正反馈，使整个基区成为电导调制区，v c e 开 始减小，出现所渭的“回扫”( s n a p b a c k ) 现象i - v 曲线如图6 所示其中v t l ，i t l 分别对应e s d 冲击触发时，c e 端的触发电压和集电极触发电流v s p 代表c e 端的回 扫电压 c b r e m e t b r e m ( a )( b ) 圈5 双扳制晶体管应用于e s d 保护结构 图6 回扫击穿的i v 特性曲线 另一种用于e s d 保护的双极型晶体管工作模型如图5 b t 是电流源，一般采用晶 体管或反向工作的二极管构成它的击穿电压v b r b v c b o t 的电流流过r e x t ，使 v b e 增加，电子从发射区进入基区，对c b 结的雪崩产生贡献显然衡量双极型晶体管 e s d 保护结构优劣的标准之一是触发电压是否较小而图5 b 的优点是可使v t l 降低 因为，由于电流源的存在，在较小的i b 情况下，就能使b e 结正偏，从而使v t i 降低 2 2 4 n m o s 型晶体管 m o s 管的跨导比较双极型器件要小，显然不适合承载大电流但在e s d 冲击发生时 d 。l 以n m o s 为例，它将被触发成横向的n + 一p n + 晶体管而源漏电压将被箝位在n + _ p _ n + 晶体管的回扫电压上 图7n m o s 管寄生n p n 管的回扫击穿截面图 如上图7 所示，漏端接静电源，源端接地随着v d s 的增加，漏端和衬底的耗尽区 将发生雪崩，并伴随着电子空穴对的产生一部分产生的空穴被源端搜集，其余的流过 衬底由于体电阻的存在，从而使衬底电压提高当衬底和源之间的p - n 结正偏时，电 子就从源发射进入衬底这些电子在源漏之间的电场的作用下，被加速，产生电子、空 穴的碰撞电离从而形成更多的电子空穴对，使流过n + - p - n + 晶体管的电流不断增加， 最终形成回扫击穿i - v 曲线也类似图6 2 2 5 场管 场管具有较高的场开启电压而在e s d 保护电路中，它的工作原理与n m o s 管基本 相同，都是利用寄生的横向n p n 晶体管在l 一3 微米c m o s 工艺中，经常利用场管寄 生的n p n 管来作e s d 保护结构这是因为，在这些大尺寸工艺中，寄生的n p n 管工作 在衬底内较深的地方，e s d 冲击发生时。电流在离硅表面较远的地方发生，因而具有较 好的热导性；而n m o s 的寄生n p n 管离表面较近，e s d 冲击发生时容易造成界面处的 损伤因此，在大于1 微米的工艺中，场管结构具有比n m o s 结构更好的e s d 保护效果 但随着工艺尺寸的减小，n m o s 的e s d 保护能力也随着增强这是由于随着工艺尺寸的 减小，雪崩击穿电压和回扫保持电压等参数也会降低，使n m o s 的e s d 保护更加有效 而场管的优势不再明显同时场氧化层鸟嘴处的缺陷，在e s d 冲击发生时，对e s d 保护 结构产生的不利影响，就显得突出了 2 2 6 可控硅s c r 由于可控硅( s e m i c o n d u c t o r c o n t r o l l e dr e c t i f i e r s ，s c r ) 触发前后，电阻变化很大 所以在功率器件中，用来承载大电流同样s c r 可以用于设计e s d 保护结构其结构 和等效线路图如图8 所示 a n 0 0 e c t h o d e n + i| p + i l jl j n 啪筐j n w e l ll d l爿 p - e p ir “ 3 图8 f n + 】【 p + j l l 一、1 一 只l删f 翠，矿l 丫l p + - s u b ( a ) s c r 结构的截面图和等效线路图 a n o d e c a t h o d e t 1 r w e l i s c r 在e s d 冲击发生时也作为一个两端网络其中阳极( a n o d e ) 和n 阱短接， 阴极( c a t h o d e ) 和p 阱短接 a n o d e 与静电源相接当e s d 冲击发生时，加在n 阱和p 阱的p n 结上的反向 电压降足以使p - n 结雪崩击穿雪崩击穿后，s c r 触发将有两种可能： 1 雪崩击穿产生的空穴电流流过p 阱体电阻r p w e l l ，使p 衬底电压升高，寄生的n p n 管开启 2 雪崩击穿产生的电子电流流过n 阱体电阻r n w e l l ，使寄生的p n p 的e b 结正偏， p n p 管导通 通常n p n 管的p 高于p n p 管的d ，所以，n p n 管比p n p 管更易开启vt r l g 为n 阱和p 阱的p - n 结雪崩击穿电压通常n 阱p 阱的击穿电压在4 0 v 一旦触发，不再 需要a n o d e 上提供偏置二端点的电压v 开始降低v 的最小值定义为v h v h 需 要提供足够的电流流过p 阱体电阻以保证n p n 管导通v h 与n p n 管和p n p 管的基区 宽度l 有关，对应的i - v 曲线如图9 所示。 6 图9s c r 回扫特性曲线 s c r 有两个重要参数，i t r i g 和v h i t r i g 由p 阱体电阻，即外延层厚度和p 阱 的掺杂浓度决定v h 与l 和n 阱体电阻有关现在的c m o s 工艺中，v h 的典型值为 2 5 v 由于s c r 一旦触发，a n o d e 与c a t h o d e 之间完全处于电导调制区，导通电阻 仅为1 q ，作为e s d 保护电路时，能很好地耗散能量 以上介绍r 各种器件在e s d 情况下表现的特性在设计e s d 保护结构时，就是利用 器件的这些特性，根据不同的要求或工艺条件，选用不同的器件来实现符合要求的e s d 保护结构例如，双极型晶体管、n m o s 、和s c r 在e s d 条件下都可能触发回扫击穿， 在双极型工艺或b i c m o s 工艺时可用双极型晶体管来作为e s d 保护器件而c m o s 工艺 则须利用n m o s 的回扫特性来作e s d 保护若要求有更快的保护速度，可考虑用s c r 来实现e s d 保护结构 2 3 器件回扫特性的研究 2 3 1 研究的必要性 前面已经提到，e s d 保护的实质是在e s d 冲击发生过程中，在器件内部能找到一个 低阻通路，使e s d 的能量通过该通路释放同时在能量释放过程中，能量又必须均匀分 布，以防止由于能量过于集中，而造成局部过热，对保护电路造成破坏但前提是，这 个通路只能在e s d 冲击发生时触发而在芯片正常工作过程中，能保证不对器件的特性 造成影响 由于e s d 相对于接地点有不同的极性，所以对于某一个i o 管脚，有二种不同方向 的e s d 放电条件考虑到e s d 冲击发生时，接地的管脚是随机的，可能是v d d ，v s s ， 或是任意的输入输出管脚所以按受e s d 冲击器件的二个通路端点的极性和管脚性质划 7 分成以下六种e s d 测试模式： 1 p s 模式：加在某一i 0 管脚上的e s d 极性相对于地是正的，而v s s 接地，其余的脚 都悬空 2 n s 模式：加在某一i o 管脚上的e s d 极性相对于地是负的，而v s s 接地，其余的脚 都悬空 3 p d 模式：加在某一i 0 管脚上的e s d 极性相刘于地是正的，而v d d 接地，其余的 脚都悬空 4 n d 模式：加在某一i o 管脚上的e s d 极性相对于地是负的，而v d d 接地，其余的 脚都悬空 5 p p 模式：加在某一i o 管脚上的e s d 极性相对于地是正的，而另一个i o 管脚接地， 其余的脚都悬空 6 n p 模式：加在某一i o 管脚上的e s d 极性相对于地是负的，而另一个i o 管脚接地 其余的脚都悬空 为了针对这六种e s d 测试模式进行有效地保护，我们采用如图1 0 所示的全面的e s d 保护结构布局图中的1 ，2 ，3 ，4 ，1 ，2 ，3 47 和箭头所指方向分别代表管脚 间可能的e s d 冲击泄流回路和泄流方向 圈 v i z o 田f 图i圉田 圈 囡l团i 图1 图1 0 完整的e s d 保护结构 对于n s 和p d 模式，可以采用二极管的特性来实现e s d 保护具体而言，当p d 模 式e s d 冲击发生时图中1 用二极管代替：其正极接i o 管脚，负极接v d d 电路正常 工作时，二极管反向截止e s d 冲击发生时，二极管即正向导通，形成低阻通路，释放 p d 极性的e s d 能量而当n s 模式的e s d 冲击发生时，用二极管代替：其负极接i o 管 脚，正极接v s s 电路正常工作时，二极管反向截止e s d 冲击发生时，二极管即正向 同 导通，形成低阻通路，释放n s 极性的e s d 能量 对于n d 和p s 模式则显然不能用二极管接法来保护因为按上述思路，当n d 模 式e s d 冲击发生时，3 应用二极管代替：其正极接v d d ，而负极接i o 管脚当p s 模 式e s d 冲击发生时，4 应用二极管代替：其负极接v s s ，而正极接i o 管脚但这样的 结构，将导致电路不能正常工作这是因为工作电压将加在两个串联的正向导通的二极 管之间，在电源、地之间形成了低阻通路，而使电路不能正常工作正确的做法是采用 具有回扫特性的器件来代替二极管对n d 和p s 模式的e s d 冲击进行保护器件回扫特性 的i v 曲线如图6 或图9 所示如图所示，在工作电压范围内，器件保持截止，没有 电流而当电压足够高时，一旦触发将发生回扫，形成低阻通路，从而能够释放n d 和 p s 极性的e s d 能量 在e s d 保护中常用的具有回扫特性的器件有n m o s 寄生的n p n 管和s c r 等 而对于p p 模式的e s d ，如图l o 所示，可以通过4j j2 形成的低阻通路来释放。正 常工作时4 并不导通，而当e s d 冲击发生时4 发生回扫击穿，2 正向导通，从而形成低 阻通路，释放e s d 能量 。 同样对于n p 模式可以通过3 ，l 在e s d 冲击发生时形成的低阻通路来保护 由上述6 种模式的e s d 冲击中对e s d 保护方式的分析知道器件的回扫特性是用于全 面的e s d 保护的重要特性因此，我们将它列入研究的重点内容 2 3 2 n m o s 回扫特性的物理模型 在上节介绍器件在e s d 条件下的特性时，双极型晶体管，n m o s 、s c r 都会表现 出回扫特性所谓的回扫特性是指，当电压升高一定值时，器件出现负阻效应，电压不 再随着电流的增加而升高，反而快速回到某个较低的电压，并箝位，而电流仍不断增加， 直到器件二次击穿由于我们采用n m o s 的e s d 保护结构，下面就来研究一下n m o s 的回扫击穿特性 对回扫击穿的触发和保持电压已经有r 许多定性的分析前一节论述了回扫击穿触 发的机理，认为碰撞电离是寄生n p n 管触发的关键而b e i t m a n 把回扫归因于寄生双极 型二极管发射极激发的电子，增加了_ 雪崩区域的载流子数目，从而使雪崩的集电极区在 漏端电压下降时，虽然雪崩区产生的空穴、电子对随着电场的降低而减少，但电流并不 减小h s u e t a l 认为回扫特性与漏区的雪崩倍增因子有关在回扫发生前，漏端由于电子 不断收集，负电荷不断增加，使漏端的内建电场不断增加，导致雪崩倍增因子m 的增加 由于m 的增加，较低的源漏电压就能保持源漏电流 9 以上这些分析都对回扫现象定性的作r 描述，并能大致给出哪些因素可能会对回扫 的过程产生影响接下来要在图1 i 所示的等势区( e q u a l p o t e n t i a lr e g i o n ，e p r ) 模型的 基础上描述回扫的过程，作一些定量的分析以更明确在设计过程中哪些参数对器件回扫 特性有影响，影响又有多大 如图1 1 所示是n m o s 回扫击穿等势区模型漏端由于反偏而倍增产生的空穴流向衬 底由于衬底的体电阻r s u b ，使衬底电压升高，形成对衬底的偏置显然衬底的偏置 将使沟道耗尽区减小，而为7 保持电中性，反型电荷将会增加当沟道耗尽区减到零时， 沟道电流i c h 将饱和这是因为，这时反型电荷等于栅上的电荷q i n v 。q g a t e ，而不 能再增加，达到饱和由于碰撞电离而产生的过剩空穴，与从源注人的同量的电子中和 这个电中性的区域可以认为是n m o s 寄生管的基区这个等势区将随着漏端偏置v d s 的增加而扩展 ( b ) 图i i n m o s 回扫击穿等势区模型 ( 圈i i 所示其中图d 为等效线路图d 2d ( r s u b ) e ( o ，1 ) 是r s u b 的递减函数) 整个n m o s 可等效成两个并联的寄生双极型管一个是高增益、几何尺寸大致不变 变的双极型n + p n + 管，其基区长度为l ；另一个是低增益，而尺寸随着漏端电压而扩 展的双极型n + p n + 管，后者由于其等效的基区长度为l s + l + l d ，可以简化成一个源衬 p - n + 二极管 2 3 3 理论推算 图1 1 中n m o s 的漏结发生雪崩时，n m o s 漏端电流由三部分组成：一部分是通过沟 道直接流向源区的电流i c l l ( 在器件正常工作偏置时，该电流是主要的器件工作电流) ； 一部分是流向寄生n + 一p n + 管集电极的电流1 c ，通过等效基区流向寄生n + 一p n + 管集电 极( n m o s 的源) ；还有一部分是由于电流( i c h + i c ) 在漏结附近引起的雪崩倍增电流 l m ，其中l m 的一部分( i s u b ) 流向衬底，另一部分电流d o m - i s u b ) 通过源衬p n + 二极管流向 n m o s 的源端；由倍增因子的定义：i m = m ( 1 ( + i ) 在图1 1 ( d ) 中，由电流平衡： i d = ，( ，+ ， ，+ 1 ( w ( 1 ) 根据碰撞电离倍增因子m ( 又称雪崩倍增因子) 的定义： i m = m ( i ( ，+ ，( ) ( 2 ) 所以： i d = ( 1 + m ) ( ，( + ，( h ) ( 3 ) 由图1 1 可知： i 口= i m 一，一( ，m i s c 埔) d = ( 1 一d ) ( ，m i s f 册) ( 4 ) 则： ，。：了里，_ ，月：( 1 一d ) _ 旦，_ ( ，m 一，l 、f ) ( 5 ) lwl 扭 将( 2 ) 式中的1 m 代人： i c = 0 - 尚 m ( i t w + i c ) 一i s u s 】 ( 6 ) 由上式解得： ，：a ( 1 - d ) ( i s u s - m l c n ) a 1 + ( 1 一d ) m 】一1 将( 7 ) 式代人( 3 ) 式： ( 7 ) 2 其中 小者篇杀 p = a 0 一d ) l m 一( 1 一a ) l ( w 将m 写成l 。的表达式： m = 丽丽l - 二a d 瓦一1氆【t d 、一p l | 1 2 , 3 4 影响回扫特性的几个因素 ( 8 ) ( 9 ) ( 1 0 ) 根据上述公式推导，同时由于m 是v d 的单调递增函数，所以( 8 ) 式和( 9 ) 式 实际上给出rv d 1 d 的关系根据此式，我们可以分析n m o s 管的回扫击穿触发和保 持特性 1 触发特性 由于e s d 冲击是一种瞬时的能量冲击，h b m 模型e s d 冲击电流的上升时间在1 0 n s 左右，而c d m 模型e s d 冲击电流的上升时间小于1 n s 所以，e s d 保护结构必须在 很短的时间内触发，才能对内部电路起到有效的保护下面就来研究n m o s 回扫击穿 的触发电压v t r l g 在回扫触发前，随着漏端电压v d 的增加，p 将增加这是因为这时d 较小，而q j 1 ，1 s u b 的增加起主要作用且当衬底的电压升高后，源- 衬底p - n 结正偏，寄生双极 型管正偏，1 c h 将饱和因此，p i o 将增大，m 也随着增加由于m 与v d 的关系， v d 也将增加在某一点i s u b 的增加将显著的变慢，导致p i d 在达到最大值后而开始减 小，m 也随之减小，v d 也相应地减小由于l d 仍不断增加，n m o s 开始进入回扫状 态由i 。与m 的关系式，m 减小，l d 增加，m 进一步减小，形成正反馈所以i s u b 的变化显著变慢是回扫击穿触发的点( 触发时，、d _ 1 ，p _ 常数) 回扫发生时，i 。u b 的显著变化，可以用等势区的扩展来解释随着等势区的不断扩 展，r s u b 将减小