三位二进制减法计数器的设计.docx

目录1设计目的与作用11.1设计目的及设计要求11.2设计作用12设计任务13三位二进制减法计数器的设计13.1设计原理13.2设计过程24 74161构成227进制同步计数器并显示44.1设计原理44.2设计过程45仿真结果分析55.1三位二进制减法计数器仿真结果55.2 74161构成227进制同步计数器的仿真结果86设计总结87参考文献91设计目的与作用1.1设计目的及设计要求按要求设计三位二进制减法计数器（无效状态001，011）及用74161构成227进制同步计数器并显示，加强对数字电子技术的了解，巩固课堂上学到的知识，了解计数器，并且加强对软件multisim的了解。1.2设计作用 multisim仿真软件的使用，可以使我们对计数器及串行检测器有更深的理解，并且学会分析仿真结果，与理论结果作比较。加强了自我动手动脑的能力。2设计任务1.三位二进制减法计数器（无效状态001，011）2.74161构成227进制同步计数器并显示3三位二进制减法计数器的设计3.1设计原理 设计一个三位二进制减法计数器（无效状态001，011）000 /0 010 /0 100 /0 101 /0 110 /0 111 /1 排列 图3.1.1 状态图3.2设计过程a选择触发器 由于JK触发器的功能齐全，使用灵活，在这里选用3个CP上升沿触发的边沿JK触发器。b求时钟方程 采用同步方案，故取c求状态方程 由3.1所示状态图可直接画出电路次态卡诺图。再分解开便可以得到如图各触发器的卡诺图。 Q1nQ0n Q2n 00 01 11 10111xxxxxx0000101001101010 1图3.2.1次态卡诺图Q1nQ0nQ2n 00 01 11 101xx001110 1图3.2.2的卡诺图Q1nQ0n Q2n 00 01 11 10 1xx01010 0 1图3.2.3 的卡诺图Q1nQ0n Q2n 00 01 11 10 1 xx0000101 图3.2.4 的卡诺图 状态方程： （1） （2） （3）（2）求驱动方程 JK触发器的特性方程为 , ，（3）画逻辑电路图 选用触发器，写出时钟方程，输出方程，驱动方程，便可以画出如图所示的逻辑电路图。图3.2.5 三位二进制减法计数器逻辑电路图（4）检查电路能否自启动 ，可见在CP操作下都能回到有效状态，电路能够自启动。4 74161构成227进制同步计数器并显示4.1设计原理 3位二进制的状态图，从初态000开始，在第一个计数脉冲作用后，触发器FF0由0翻转为1（Q0的借位信号），此上升沿使FF1也由0翻转为1(Q1的借位信号)，这个上升沿又使FF2由0翻转为1，即计数器由000变成了111状态。在这一过程中，Q0向Q1进行了借位,Q1向Q2进行了借位。此后，每输入1个计数脉冲，计数器的状态按二进制递减（减1）。输入第8个计数脉冲后，计数器又回到000状态，完成一次循环。4.2设计过程(1)写出SN-1的二进制代码 (2)求归零逻辑 (3)逻辑图 图4.1.1 74161构成227进制同步计数器图5仿真结果分析5.1三位二进制减法计数器仿真结果 对电路分别置“1”置“0”后，开始自动计数，计数状态如下，因无效状态为001，011所以不会出现此俩种状态。图5.1.1 状态111图图5.1.2 状态110图图5.1.3状态101图图5.1.4状态100图图5.1.5状态010图图5.1.6状态000图5.2 74161构成227进制同步计数器的仿真结果图5.2.1 74161构成227进制同步计数器的仿真结果图6设计总结 数电课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程。回顾起此次课程设计，至今我仍感慨颇多。的确，从选题到定稿，从理论到实践，在短短的一个星期的日子里，可以说得是苦多于甜，但是可以学到很多很多的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次数电课程设计，使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做数电课程设计，难免会遇到过各种各样的问题。同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。在摸索该如何设计程序使之实现所需功能的过程中,培养了我的设计思维,增加了实际操作能力，让我体会到了设计的艰辛的时,更让我体会到成功的喜悦和快乐。7参考文献【1】 数字电子技术基础