（微电子学与固体电子学专业论文）一款8b10bserdes电路的设计.pdf

著作权法规定范围内的学位论文使用权，即：( 1 ) 学位获得者必须按规定提交学位论文( 包 括纸质印刷本及电子版) ，学校可以采用影印、缩印或其他复制手段保存研究生学位论文， 并编入南开大学博硕士学位论文全文数据库；( 2 ) 为教学和科研目的，学校可以将公开 的学位论文作为资料在图书馆等场所提供校内师生阅读，在校园网上提供论文目录检索、文 摘以及论文全文浏览、下载等免费信息服务；( 3 ) 根据教育部有关规定，南开大学向教育部 指定单位提交公开的学位论文；( 4 ) 学位论文作者授权学校向中国科技信息研究所和中国学 术期刊( 光盘) 电子出版社提交规定范围的学位论文及其电子版并收入相应学位论文数据库， 通过其相关网站对外进行信息服务。同时本人保留在其他媒体发表论文的权利。 非公开学位论文，保密期限内不向外提交和提供服务，解密后提交和服务同公开论文。 论文电子版提交至校图书馆网站：h t t p ：2 0 2 1 1 3 2 0 1 6 1 ：8 0 0 1 i n d e x h t m 。 本人承诺：本人的学位论文是在南开大学学习期间创作完成的作品，并已通过论文答辩； 提交的学位论文电子版与纸质本论文的内容一致，如因不同造成不良后果由本人自负。 本人同意遵守上述规定。本授权书签署一式两份，由研究生院和图书馆留存。 作者暨授权人签字：廑磊磊 2 0 1 0 年5 月2 9日 南开大学研究生学位论文作者信息 论文题目一款8 b 1 0 b s e r d e s 电路的设计 姓名唐磊磊学号 2 1 2 0 0 7 0 2 1 2 答辩日期2 0 1 0 年5 月2 9 日 论文类别博士口学历硕士团硕士专业学位口高校教师口同等学力硕士口 院系所信息技术科学学院专业微电子学与固体电子学 联系电话 l5 8 2 2 8 8 8 0 2 9e m a i l t a n g 一2 1 9 1 2 6 c o r n 通信地址( 邮编) ： 备注：是否批准为非公开论文 否 注：本授权书适用我校授予的所有博士、硕士的学位论文。由作者填写( 一式两份) 签字后交校图书 馆，非公开学位论文须附南开大学研究生申请非公开学位论文审批表。 “童_。、z ? ”摹一。i 一一一_ | ”一一 。 ji 南开大学学位论文使用授权书 根据南开大学关于研究生学位论文收藏和利用管理办法，我校的博士、硕士学位获 得者均须向南开大学提交本人的学位论文纸质本及相应电子版。 本人完全了解南开大学有关研究生学位论文收藏和利用的管理规定。南开大学拥有在 著作权法规定范围内的学位论文使用权，即：( 1 ) 学位获得者必须按规定提交学位论文( 包 括纸质印刷本及电子版) ，学校可以采用影印、缩印或其他复制手段保存研究生学位论文， 并编入南开大学博硕士学位论文全文数据库；( 2 ) 为教学和科研目的，学校可以将公开 的学位论文作为资料在图书馆等场所提供校内师生阅读，在校园网上提供论文目录检索、文 摘以及论文全文浏览、下载等免费信息服务；( 3 ) 根据教育部有关规定，南开大学向教育部 指定单位提交公开的学位论文；( 4 ) 学位论文作者授权学校向中国科技信息研究所和中国学 术期刊( 光盘) 电子出版社提交规定范围的学位论文及其电子版并收入相应学位论文数据库， 通过其相关网站对外进行信息服务。同时本人保留在其他媒体发表论文的权利。 非公开学位论文，保密期限内不向外提交和提供服务，解密后提交和服务同公开论文。 论文电子版提交至校图书馆网站：h t t p ：1 2 0 2 1 1 3 2 0 1 6 1 ：8 0 0 1 i n d e 】【h t m 。 本人承诺：本人的学位论文是在南开大学学习期间创作完成的作品，并已通过论文答辩： 提交的学位论文电子版与纸质本论文的内容一致，如因不同造成不良后果由本人自负。 i 本人同意遵守上述规定。本授权书签署一式两份，由研究生院和图书馆留存。 当石互 作者暨授权入签字：z 型圣墨歪兰 纠口年多月g 日 南开大学研究生学位论文作者信息 论文题目一款8 b 10 b s e r d e s 的设计 姓名唐磊磊l 学号i2 1 2 0 0 7 0 2 1 2j 答辩日期l2 0 1 0 年5 月2 9 日 论文类别博士口学历硕- z - 倒硕士专业学位口高校教师口同等学力硕士口 院系所信息技术科学学院l 专业i 微电子学与固体电子学 联系电话1 5 8 2 2 8 8 8 0 2 9 l e m a i l lt a n g _ 2 1 9 1 2 6 c o m 通信些些( 邮编) ：秀多多帝经藩玄椿哥芨垦盔达喾陀丕区回 备注： i 是否批准为非公开论文i 否 注：本授权书适用我校授予的所有博士、硕士的学位论文。由作者填写( 一式两份) 签字后交校图书 馆，非公开学位论文须附南开大学研究生申请非公开学位论文审批表。 南开大学学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师指导下进行研究工作所 取得的研究成果。除文中已经注明引用的内容外，本学位论文的研究成果不包 含任何他人创作的、已公开发表或者没有公开发表的作品的内容。对本论文所 涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标明。本 学位论文原创性声明的法律责任由本人承担。 学位论文作者签名：廑磊磊2 0 1 0 年5 月2 9 日 非公开学位论文标注说明 根据南开大学有关规定，非公开学位论文须经指导教师同意、作者本人申 请和相关部门批准方能标注。未经批准的均为公开学位论文，公开学位论文本 说明为空白。 论文题目 申请密级 口限制( 2 年)口秘密( 1 0 年)口机密( 2 0 年) 保密期限 2 0 年月日至2 0年月日 审批表编号批准日期 2 0 年月日 限制2 年( 最长2 年，可少于2 年) 秘密1 0 年( 最长5 年，可少于5 年) 机密2 0 年( 最长1 0 年，可少于1 0 年) 摘要 摘要 在信息时代的今天，为适应信息技术的高速发展，高速处理器、多媒体、 虚拟现实以及网络技术对信号的带宽要求越来越高，所以多信道应用日益普及， 所需传送的数据量越来越大，速度越来越快。在这种形势下，l v d s 接口技术， 凭借其高速、低功耗、低噪声及低成本的优势受到很多领域的青睐。在实际应 用上，l v d s 在串行解串器( s e r d e s ) q b 的应用最为广泛。s e r d e s 有四种基本架构， 本课题研究的是其中的一种8 b 1 0 b s e r d e s 。论文首先给出了8 b 1 0 b s e r d e s 的系 统结构，将其分为发送端和接收端两个部分，然后按照功能的不同，对电路进 行了模块划分，并且设计了其中的4 个主要模块8 b 1 0 b 编码模块、8 b 1 0 b 解码 模块、1 0 ：1 并串转换模块和1 ：1 0 串并转换模块。 对于8 b 1 0 b 编解码模块，首先分析了8 b 1 0 b 编解码的原理和特点，然后提 出了基于d i s p a r i t y 的查找表的新方法来实现电路的设计。而对于串并转换模块， 则在对传统结构研究的基础上，根据设计的需要，提出了并行结构和树型结构 相结合的方案来完成设计。 整个设计按照a s i c 流程来实现，首先用硬件描述语言( v e r i l o g ) 来实现各个 模块的r t l 级设计，然后使用m e n t o r 公司的m o d e l s i m 来对各个模块及整体电 路进行功能仿真。经验证，设计的电路功能是正确的。在此基础上，再对发送 端和接收端电路进行综合和静态时序分析( s t a ) ，使用的工具分别是s y n o p s y s 公 司的d c 和p t ，另外进行综合和s t a 时使用的是s m i c 0 1 8 的工艺库。经验证， 设计的电路可以对3 3 m 的8 位并行数据进行串行化传输，串行速率达到 3 3 0 m b p s 。 关键词：l ，v d s 技术s e r d e s8 b 1 0 b 编解码串并转换 a b s t r a c t a b s t r a c t h 1t h ea g eo fi n f o r m a t i o n , t oa d a p tt ot h er a p i dd e v e l o p m e n to fi n f o r m a t i o n t e c h n o l o g y , t h es i g n a l b a n d w i t h sf o rh i g h s p e e dp r o c e s s o r m u l t i m e d i aa n d n e t w o r k i n gt e c h n o l o g i e si n c r e a s e sg r e a t l y , a n dt h em u l t i - c h a n n e la p p l i c a t i o ni sm o r e p o p u l a r s ot h ea m o u n to fd a t at r a n s m i t t e di sm o r ea n dm o r ea n dt h es p e e dr e q u i r e di s f a s t e ra n df a s t e r i nt h i ss i t u a t i o n ，l v d s ，w h i c hi sh i g h - s p e e d ，l o wp o w e r , l o wn o i s e a n dl o w - c o s t ，i sf a v o r e di nm a n yf i e l d s i np r a c t i c e ，l v d si su s e dw i d e l yi n s e r i a l d e s e r i a l i z e r ( s e r d e s ) t h e r ea r ef o u rb a s i cf r a m e w o r k si ns e r d e sa n do n eo f t h e m 8 b lo b s e r d e si ss t u d i e d f i r s to fa l l ，t h ep a p e ri n t r o d u c e st h es y s t e ms t r u c t u r e o f8 b 10 b s e r d e s ，w h i c hi sd i v i d e di n t ot r a n s m i t t e ra n dr e c e i v e r t h e nt h ec i r c u i ti s d i v i d e di n t os e v e r a ls u b - m o d u l e sa c c o r d i n gt ot h e i rf u n c t i o n t h e r ea r ef o u ri m p o r t a n t s u b m o d u l e si n t r o d u c e di n c l u d i n g8 b 10 be n c o d i n gm o d u l e ，8 b 10 bd e c o d i n gm o d u l e ， 10 ：1p a r a l l e l s e r i a lc o n v e r s i o nm o d u l ea n d1 ：10s e r i a l p a r a l l e lc o n v e r s i o nm o d u l e i nt h ed e s i g no f8 b 10 be n c o d i n ga n dd e c o d i n gm o d u l e ，t h ep a p e rd o s ea n a l y s i s o nt h ep r i n c i p l e sa n dc h a r a c t e r i s t i c so f8 b 10 be n c o d i n gi nt h ef i r s t ，t h e np r o p o s e sa n e wm e t h o do fl o o k u pt a b l eb a s e do nd i s p a r i t yw h i c hr e d u c e st h ea r e ao fc i r c u i t g r e a t l y i nt h ed e s i g no fs e r i a l p a r a l l e lc o n v e r s i o nc i r c u i t ，t h ep a p e ri n t r o d u c e st h e t r a d i t i o n a ls t r u c t u r e sa n dp r o p o s e san e ws t r u c t u r ew h i c hc o m b i n e st h ep a r a l l e l s t r u c t u r ea n dt r e es t r u c t u r e t h ew h o l ec i r c u i ti s d e s i g n e da c c o r d i n gt ot h ep r o c e s so fa s i c i nt h ef i r s t ， i m p l e m e n te a c hs u b m o d u l ew i t hv e r i l o gh a r d w a r ed e s c r i p t i o nl a n g u a g e t h e nd o f u n c t i o n a ls i m u l a t i o no nt h es u b - m o d u l e sa n dt h ew h o l ec i r c u i tb ym e n t o r sm o d e l s i m t h er e s u l t sa r ep r o v e dt h a tt h ef u n c t i o no ft h ec i r c u i ti sc o r r e c t a f t e rs i m u l a t i o n , t h e t r a n s m i t t e rc i r c u i ta n dr e c e i v e rc i r c u i ta r es y n t h e s e df r o mr t lt on e t l i s t 、讯t ht h et o o l o fs y n o p s y sd ca n dd os t a t i ct i m i n ga n a l y s i s ( s t a ) o nt h en e t l i s t s 丽t 1 1s y n o p s y sp t , w h e r es m i c 0 18l i b r a r yi su s e d t h er e s u l t sp r o v et h a t ，t h ec i r c u i ti sa b l et oh a n d l e 8 - b i tp a r a l l e ld a t a so f3 3 ma n dt r a n s m i tt h e mi ns e r i a lw i t ht h es p e e do f3 3 0 m k e y w o r d s ：l v d ss e r d e s8 b 10 be n c o d i n g d e c o d i n gs e r i e s p a r a l l e lc o n v e r s i o n 目录 目录 摘要i a b s t r a c t i i 第一章引言1 第一节l v d s 简介l 1 1 1l v d s 工作原理1 1 1 i2l v d s 技术的优点2 1 1 3l v d s 的拓扑结构4 1 1 4l v d s 产品应用领域5 第二节课题研究现状及意义6 第三节本课题内容及论文安排7 第二章8 b l o b s e r d e s 的系统设计9 第一节s e r d e s 的基本架构9 2 1 1s e r d e s 的基本架构9 2 1 2 四种架构的应用1 2 2 1 3s e r d e s 各种架构的总体比较1 5 第二节交流耦合和直流平衡1 6 2 2 1 交流耦合1 6 2 2 2 直流平衡1 7 第三节8 b l o b s e r d e s 的系统设计1 8 2 3 1 发送端设计1 9 2 3 2 接收端设计2 1 2 3 3 设计模块划分2 2 第三章8 b l o b 编解码模块设计2 3 第一节8 b l o b 编码原理2 3 3 1 18 b l o b 编码的组成2 3 3 1 2d i s p a r i t y 和r u nd i s p a r i t y 2 4 3 1 38 b l o b 字符编码2 6 i 目录 第二节8 b l o b 编码模块设计2 8 3 2 1 数据字符编码2 9 3 2 2 控制字符编码3 2 3 2 3r d 运算模块3 2 3 2 48 b l o b 编码模块整体设计3 3 第三节8 b l o b 解码模块设计3 4 3 3 1 错误传输字符检测3 5 3 3 2 数据字符解码3 6 3 3 3 控制字符解码3 8 3 3 4d i s p a r i t y 验证模块3 9 3 3 58 b l o b 解码模块整体设计4 0 第四章串并转换和并串转换模块的设计4 3 第一节并串转换模块的设计4 3 4 1 1 并串转换电路的常见结构4 3 4 1 21 0 ：1 并串转换电路的设计4 5 第二节串并转换电路的设计4 7 4 2 1 串并转换电路的常见结构4 7 4 2 21 ：1 0 串并转换电路的设计4 9 第五章8 b l o b s e r d e s 的验证与综合5 2 第一节8 b l o b 编解码电路的功能验证5 3 5 1 18 b l o b 编码电路的验证5 3 5 1 28 b l o b 解码电路的验证5 5 第二节串并转换电路的功能验证5 7 5 2 11 0 ：1 并串转换电路的验证5 7 5 2 21 ：1 0 串并转换电路的验证5 7 第三节发送端和接收端模块的整体验证5 8 5 3 1 发送端模块的验证5 8 5 3 2 接收端模块的验证5 8 第四节发送端和接收端模块的综合及静态时序分析5 9 5 4 1 综合和静态时序分析简介5 9 i v 目录 5 4 2 发送端的综合和s t a 6 1 5 4 3 接收端的综合和s t a 6 2 第六章总结6 5 参考文献6 6 致谢6 8 个人简历、学术论文与研究成果6 9 v 第一章引言 第一章引言 第一节l v d s 简介 为了进行高速数字信号的传输，国际上研究了采用低电压低摆幅信号的i o 接口缓冲电路，提出了c t l 、c m l 、p e c l 、l v t t l 、l v d s 等多种电平形式， 用以代替传统的t t l 和c m o s 接口电平。其中，l v d s 接口技术( l o wv o l t a g e d i f f e r e n t i a ls i g n a l i n g ，低电压摆幅差分信号接口) ，是2 0 世纪9 0 年代出现的一 种数据传输和接口技术。该接口技术由美国国家半导体公司率先提出，并于1 9 9 6 年成为i e e e 标准。其核心是采用低电压摆幅高速差分地传输数据。l 、s 技术 可以实现点对点或者一点对多点的连接，具有低功耗、低误码率、低串扰和低 辐射等特点。【l 】 l v d s 物理接口使用1 2 v 偏置提供3 5 0 m v 摆幅的信号。l v d s 驱动和接收 器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中且性能不 变。 关于l v d s 技术规范的标准有两个，分别是由美国国家半导体公司主导推 出的t i a e i a ( 电讯工业联盟电子工业联盟) 的a n s i t i 觚i a 6 4 4 标准和 i e e e l 5 9 6 3 标准。a n s i t i a e i a 6 4 4 标准主要定义了l v d s 驱动器和接收器的 电气特性，没有定义协议、互连和连接器等细节，这些细节可由特定的应用来 确定。这样保证了l v d s 能成为多用途的接口标准【2 】。而i e e ep 1 5 9 6 3 标准则 主要面向s c i ( s c a l a b l ec o h e r e n ti n t e r f a c e ) 。该标准不仅定义了l v d s 的电特性， 还定义了s c i 协议中包交换时的编码【3 】。这两个标准都指定了l v d s 与物理媒质 无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送l v d s 信号到接收器，接口都能正常工作。 1 1 1l v d s 工作原理 l v d s 的工作原理如图1 1 所示，l v d s 驱动器由一个恒定电流源( 通常为 3 s m a ) 驱动一对差分信号线组成；l v d s 接收器有很高的d c 阻抗，几乎不会消 耗电流；与传输线阻抗匹配的终端电阻( 约为1 0 0 欧姆) 则跨接在两条差分信号线 上，并尽可能地靠近接收器输入端。绝大部分的驱动电流将流经1 0 0 欧姆的终 图1 1l v d s 工作原理图 图1 2 显示了数据传输时c m o s 信号和l v d s 信号的不同波形，从图中可 以看出，c m o s 信号的电压是全摆幅，而l v d s 互补信号的电压摆幅则很小， 只有0 3 5 v 。l v d s 信号的这个特点使其具有c m o s 及其它信号无法比拟的优点。 d a t a 3 3 v c m o s 信号 o v 1 4 5 v l v d s 信号 1 1 v o1oo 图1 2c m o s 信号和l v d s 信号波形比较图 1 1 2l v d s 技术的优点 从l v d s 的工作原理中，我们可以总结出它的主要优点如下【5 】： 2 第一章引言 1 ) 高速度 l v d s 信号逻辑摆幅很小，一般只有3 5 0 m v - 4 0 0 m v ，能非常快地改变状态， 所以传输速度可以很快。l v d s 驱动器能以超过1 5 5 m b p s 的速度驱动双绞线对， 并且距离超过1 0 m 。a n s i t i a e i a 6 4 4 标准中推荐了6 5 5 m b p s 的最大速率和 1 9 2 3 g b p s 的无失真媒质上的理论极限速率。 2 ) 低噪声 l v d s 具有恒定电流、低电压摆幅、低边沿速率等电气特性，因而在传输过 程中只产生很低的电磁干扰。而且差分数据传输方式比单线数据传输方式对共 模输入噪声信号有更强的抵抗能力。如图1 3 所示，在两条差分信号线上流经的 电流和电压振幅相反，噪声信号同时耦合到两条线上，而接收端只关心两信号 的差值，于是噪声被抵消。另外，由于两条信号线周围的电磁场也是相互抵消 的，故差分信号传输比单线信号传输电磁辐射要小得多。 a s i n g l e 荪丽忑丽i 一 接舞 o级 审 l 一，v 1 ：3 化l j 接 行 口 化 图2 4f p g a 连接串行化器 f p g a 连接s e r d e s 的l v d s 并行接口可以在数量较少的电路板走线上实现 更高的数据传输速率，同时可降低系统的e m i 、功耗和对噪声的敏感性。这可 消除传统的单端接口( 如l v t t l ) 固有的开关噪声和偏斜。 该类s e r d e s 器件一般集成了信号调理机制，如去加重、直流平衡及信道均 衡，这优化了系统性能，实现了最高的传输速率和最长的传输距离。图2 5 为带 信号调理电路的f p g a 连接。 并行到串行传输介质串行到并行 毒毒 均衡 y 去加重 卢一 。_ 图2 5 带信号调理电路的f p g a 连接 2 1 2 四种架构的应用 1 ) 并行时钟s e r d e s ：该架构一般用于对传统的包含“数据+ 地址+ 控制”的 总线结构进行串行化。如图2 6 所示。 蓁 图2 6 并行时钟s e r d e s 能满足传统宽并行总线的串行化需求 1 2 第二章8 b 1 0 b s e r d e s 的系统设计 与非串行化传输相比，并行时钟s e r d e s 可以带来多方面的优点，如连线更 少、功耗更低、噪声e m i 更小、电缆连接器成本更低等。并行时钟s e r d e s 的 宽度并不局限于一个串行传输线对，而是可以灵活选取，并且可以避免采用超 高速串行数据率给设计带来的问题。并行时钟s e r d e s 可以提供更出色的性价比， 而且常常是在数米长的电缆上发送传统宽并行总线的数据的唯一一种实用化的 方法。这些芯片组常见的并行总线宽度包括：2 1 ，2 8 和4 8 b i t 。常见的应用包括 笔记本电脑的显示器、机架到机架以及架层到架层的数据通信电信互联以及视 频摄像头连接。 2 ) 嵌入式时钟s e r d e s ：这种架构非常适用于需要同时完成原始数据、控制、 奇偶校验、帧、同步、状态等信息传输的应用。图2 7 示出了以n s 的d s 9 2 l v l 8 为例对1 8 位信息进行串行化操作的一个应用示例。该1 8 位的发送器不仅对数 据进行串行化操作。而且还可以额外加入两个附加的信息位，如帧和奇偶校验。 这些位与数据一起以正常的a d 采样速率被串行化，因此无需采用数据缓冲或 者额外的逻辑电路。 数据采集数据处理 图2 7 基于d s 9 2 l v l 8s e r d e s 的信号处理系统实现方案 时钟位嵌入s e r d e s 的另一个特征是其接收器能够自动地锁定随机数据。对 于接收器是一个位于远端的、不受系统控制的模块的系统应用来说，这一功能 特性极为有用，而且对那些一个发送器对多个接收器进行广播的系统应用而言， 也有着重要的价值。在广播的情形中，新插入总线的接收器模块可以锁定随机 数据，而不必由于要发送训练模板信号或者字符而导致其他接受器的收发流的 中断。 时钟位嵌入s e r d e s 非常适合于非面向字节的应用，如那些需要传送未编成 第二章8 b 1 0 b s e r d e s 的系统设计 数据包的原始数据外加控制信号的应用场合。具体实例包括：基站、汽车成像 视频方面的信号处理系统；a d 转换器、摄像机或者图像传感器等必须与链路另 外一端的处理器单元间交换原始数据的传感器系统。 3 ) 8 b 1 0 bs e r d e s ：这种结构非常适用于面向字节的数据，如在背板、电缆 和光纤上传输的单元或者包数据交换。许多标准，如e t h e m e t 、f i b e rc h a n n e l 、 i n f i n i b a n d 等，都使用了广受欢迎的8 b 1 0 b 编码方式【1 1 儿1 2 】，其数据率可以为 1 0 6 2 5 、1 2 5 、2 5 和3 1 2 5 g b p s ，目前可以购买到多种能扩展这些数据率的s e r d e s 。 8 b 1 0 b 编码的最大运行长度( 即在串行流中连续的1 或0 的最大数量) 为 5 b i t s 。这限制了串行流的频谱容量，因此减轻了抑制电磁干扰的任务。另外， 8 b 1 0 b 编码具有直流平衡特性( 在后面的章节中会详细介绍) 。直流平衡的编码 方法及较短的运行长度，是可靠驱动交流耦合工作和光纤模块所必须采用的技 术。对于光学串行互联来说，这是8 b 1 0 b 编码所具备的优势。此外，直流平衡 降低了码间干扰( i n t e r - s y m b o li n t e r f e r e n c e ，i s i ) ，从而扩展了电缆驱动能力。 4 ) f p g a a t t a c hs e r d e s ：这种架构( 如图2 8 所示) 适用于那些需要使用 f p g a ，而且需要对有损互连线上传输的高速数据信号进行串行化处理的应用。 它可以同时支持交流耦合和直流耦合的应用【1 3 】【1 4 l 。 f p g a l m h 0 3 4 0 l m h 0 3 4 1 f p g a z u d n s 二u u l l 3 ( 力 5 l v d s 并 并 o 盼 行 5 l 、，d s - 一 到一 o 协 o 议 行 i 佣 叫 l 行 接 块 o 乏 暑 到 串 h d 星 串 协 行议 接 接 l 一 接 口 i i 口c l o c k p l l 控 模 口 口 控 p l l 【 铜 块 c l o c k 制 控 控 s n r b u s llmbm 制 制 r i or e f e r e n c ec l o c kr e q u i r e d 第二章8 b 1 0 b s e r d e s 的系统设计 处理系统。而其集成化的信号调理方案，如发送端的去加重、直流平衡、可编 程设定的v o d 以及接收端的均衡处理，都使这种技术成为需要在廉价的互联( 如 c a t - 5 电缆和f r - 4 背板) 上进行高速数据传输的各种应用可以选择的手段。此 外，这样高的集成度可缩减总的系统元件和电路板元件数量。应用实例包括机 箱到机箱的互连、机器视觉、l e d 、医疗成像以及各种不同的背板应用。 2 1 3s e r d e s 各种架构的总体比较 每种s e r d e s 架构都有各自的优点，使之成为某些应用的理想选择1 5 j 。 并行时钟s e r d e s 是一种价格低廉的串行化方案，一般用于对常规的宽总线 进行串行化处理。它们之所以可实现低价，是因为可以并行地将时钟和数据传 送到接收端，因此无需时钟恢复结构。然而，这也是其缺点，因为它需要用到 多个串行数据和时钟传送对，所以必须进行细致的布线和保证很低的线对时间 偏差。 对需要额外传送几个附加位或者具备锁定到随机数据信号上的能力的应用 来说，时钟位嵌入式s e r d e s 是理想的选择。它们可以帮助那些采用低价时钟源 的系统放宽对发送器和基准时钟的要求。但其本身缺乏直流平衡编码能力，对 于交流耦合场合以及需要驱动光纤模块的情形而言是不利的。( 有的此类产品中 包含了内置的直流平衡功能，则不受此限制。) 8 b 1 0 b s e r d e s 可以更好地为面向字节的单元或者数据包服务。8 b 1 0 b 编码可 实现简单的错误检查和直流平衡，以便减少码间干扰( i s i ) 和驱动交流耦合的 互连、光纤等。然而，若使用8 b 1 0 b s e r d e s ，而总线宽度又非字节的倍数，则人 们在设计上必须付出额外的努力，以便把总线的数据包装为字节，而且让s e r d e s 具备更高的运行速度。 表2 1 是4 种s e r d e s 架构的总体比较【5 1 。在过去十年中，涌现出若干种s e r d e s 架构，以满足不断增长的应用的多样化需求。理解每种架构的优缺点，使设计 者能将相应的s e r d e s 适应各类应用的需求，从而最大限度地提高性能，并降低 系统的成本和复杂程度。 第二章8 b 1 0 b s e r d e s 的系统设计 表2 1s e r d e s 不同架构的总体比较 技术优势 不足 并行时钟 能对宽总线作串行化处理需要较多的连线 s e r d e s 线对间的偏差要求严格成本低 自动实现发送器接收器同步 时钟位对发送数据位数无特别要求本身不具有直流平衡 嵌入式 可锁定到随机数据流上 不适用于交流耦合或 s e r d e s 光纤传输应用 放宽了对时钟的要求 8 b 1 0 b 直流平衡编码面向字节应用 s e r d e s 适用于交流耦合和光纤通信环境中对时钟要求严格 来源广泛 需要加入逗号符 可减少电路板引线数量、e m i 和功耗 f p g a 连接 集成信号调理电路 在f p g a 内部需要小的 s e r d e s 无需外接基准时钟 “胶合”代码 对f p g a 友好的接口能锁定到任何数据上 第二节交流耦合和直流平衡 s e r d e s 由串化器和解串器构成。串化器将所需传输的并行数据串行化，传 送到串行对上；解串器对串行数据进行解串处理。当串行器和解串器进行互联 时，为了实现最佳性能，必须将高速互联视为一种传输线。因此在设计时必须 注意阻抗不连续点，而且选用恰当的终接网络也是非常重要的。适当的终结方 法将与传输介质的等效阻抗相匹配，从而能降低反射。在确定恰当的终接方案 时必须考虑相当多的变化，如终接相对于驱动器或者接收器而言是外接还是内 接的? 拓扑结构是点到点还是多点式的? 终接是直流耦合还是交流耦合的? 终 接电路是否还为防故障网络或者作为不同接口技术之间的转换网络使用? 这些 都是设计系统时需要考虑的问题。 2 2 1 交流耦合 交流耦合是一种将电容串联在差分对的两路信号通路上的终接技术。此外 还需要采用标准的阻性负载终接。人们之所以希望采用这种方法，主要是出于 1 6 第二章8 b 1 0 b s e r d e s 的系统设计 性能、兼容性和系统等方面的考虑。图2 9 示出了一种交流终接方案以及电容两 端的波形【6 】。电容将隔断信号的全部直流分量，因此，接收器端只会观察到输入 信号的前后沿。输入的波形将对网络充电，于是能量会以r c 时间常数缓慢地消 散。 肿叽 ：吣 图2 9 交流耦合及其波形 上图所示的交流耦合方案具有如下的优点： 1 ) 接收器处的输入波形将以偏置电压( v b t a s ) 为中心。这使得接收器能在 器件的最佳点工作，从而能减少抖动和改善性能。 2 1 由于c m l 和l v p e c l 并非工业标准，因此对器件的阈值并无硬性规定。 假定驱动器和接收器来自不同的厂商，则交流耦合能消除驱动器和接受器之间 存在的任何直流偏置。因此，对于各种技术之间的转换来说十分有效。 3 1 采用交流耦合的另一个理由，是可防止在两个板卡或两个系统的地线之 间出现电位差。如果一个电缆连接的两个硬件的地线存在电位差，则相应的电 压差会影响到差分对的工作，或者在极端的情况下，造成可靠性的问题。交流 耦合则可消除直流电位差，从而避免了这一问题。 交流耦合一般出现在采用高信号速率和使用c m l 和l v p e c l 器件的应用情 形中。事实上，许多器件在内部的接收器终接处集成了电容器。不过交流耦合 的一个缺点是需要使用具有直流平衡特性的数据信号。而带有8 b 1 0 b 编码功能 的s e r d e s 避免了这个问题，因为编码后的1 0 b i t s 代码具有直流平衡特性。 2 2 2 直流平衡 直流平衡是指在一组数据中1 和o 的绝对数量之间的差异大小，如果1 和0 的总数相等，则可认为是“直流平衡 的。直流平衡非常重要，因为在使用隔 直电容时，电流仅仅在状态切换时流入接收器的终接网络【1 5 】【1 6 1 。如果没有切换， 1 7 第二章8 b 1 0 b s e r d e s 的系统设计 则两个端子上的电荷将缓慢地向同一个量值衰减，从而减少了噪声裕量。 图2 1 0 示出了交流耦合电路在启动时的变化过程【6 1 。 图2 1 0 交流耦合差分对在通电启动时的变化 最初，两个输入端都为1 2 v 的电位。而随着第一个正向跳变位的到达，每 个端子都随着输入波形发生变化，产生极性相反、幅值最大的漂移。随着接下 来的负向跳变位的到来，两个端子问的差分电压变得很小，此时出现错误位的 概率就很高。在发送了足够数量的、平衡位的信息( 即1 和0 的数量相等) 后， 接收器的每个端子的电位都在1 0 v 和1 4 v 之间切换，从而达到最高的噪声裕量。 该示例属于通电启动时的动态过程，但与传输一长串极性相同的位信息或者非 平衡数据的情形很类似。非平衡的数据会缩减噪声裕量，因为接收器端子之间 的差分信号无法始终保持为最大值。 各种编码方案，如常见的8 b l o b 可以确保高水平的直流平衡。虽然直流平 衡是指整个数据组的，但还有其他的衡量指标可以反映在短期内器件性能偏离 理想值的情况，如运行不均等性和运行长度，这在后面的章节中会介绍。 第三节8 b 1 0 b s e r d e s 的系统设计 本课题的设计内容是8 b l o bs e r d e s ，基于最简单的拓扑结构点到点式结构， 来进行设计，设计的大部分工作是按照a s i c 流程完成8 b l o b 编解码模块和串 并转换模块等主要数字模块的设计。8 b l o bs e r d e s 与其他几种架构最大的不同 1 8 第二章8 b 1 0 b s e r d e s 的系统设计 就是它加入了8 b 1 0 b 编解码模块，使要传输的数据具有直流平衡特性。这样系 统就可以采用交流耦合的终接技术。图2 11 是本课题设计的8 b 1 0 b s e r d e s 系统 架构。 d 发送端 接收端 寄 i n 输 8 b 并 串8 b 存 匕= 入 l o b 串 2 陟 并 l o b 器 d a 转a解葺 输 ， x c t 编 - - _ 转 y 一 换 码 出 匕 j 、锁o - - 一， 码 换 c l k 定 jl + l p c 卜、 卜一p l l p l l 。 l2d l 3 n d l 图2 1 l8 b 1 0 b s e r d e s 系统框图 8 b 1 0 bs e r d e s 由发送端和接收端两部分构成。上图中左侧是发送端即串化 器的设计，主要包括8 b l o b 编码模块、并串转换模块、p l l 模块和l v d s 驱动 器模块。右侧是接收端即解串器的设计，与发送端对应，接收端主要由l v d s 接收器模块、串并转换模块、8 b l o b 解码模块和p l l 模块构成。 2 3 1 发送端设计 发送端设计框图见2 1 2 。系统先将8 位并行数据信号d a t ai n 和数据控制 信号t x c t ( 用来控制数据传输的方式) 进行锁存，然后在控制模式信号t x m o d 的作用下将其送到8 b 1 0 b 编码模块进行直流平衡编码，或者直接将其送入1 0 ：1 并串转换电路( 此时数据d 觚ai n 和数据控制信号t x c t 一同作为传输数据进 行传输) ，串并转换电路的时钟由p l l 提供。另外一路l v d s 驱动器将传输时钟 信号，如图所示，时钟的传输具有选择性( 由c l ks e l 控制) ，既可以发送字 节同步时钟p c l k ，也可以发送位时钟( 经p l l 倍频后的时钟) 。t 蹦o d 和 c l ks e l 的加入提高了系统工作的灵活性。 1 9 图2 1 2 发送端功能框图 发送端输入信号的定义如下： d a t ai n ：输入数据信号，数据宽度为8 位。 t x c t ：数据控制信号，2 位数据宽度。当t x m o d 为低时，t x c t 信号和 d a t ai n 信号组成l o 位数据传输信号送到并串转换模块，即传输数据不进行直 流平衡编码。当t x m o d 信号为高时，8 b 1 0 b 编模块正常工作。8 b 1 0 b 编码分 为数据编码和控制编码两种，因此输入字符类型不同，使用的编码规则也不同。 若t x c t 1 为“0 ，表