（微电子学与固体电子学专业论文）基于arm+esl的显示子系统建模的研究.pdf

摘要 摘要 随着嵌入式技术的高速发展，现今的诸多应用中都离不开对显示子系统的支持，由于显示子系 统数据量大和实时性强的特性，使得显示子系统所消耗的总线带宽已经成为系统性能的主要瓶颈之 一。因此，如何设计和优化以s o c 芯片为核心的显示子系统，便成为了s o c 芯片设计过程中必须要 解决的一个问题。本文正是在这样的背景下，构建了一套显示子系统性能仿真模型用于s o c 芯片的 优化设计探索。 论文首先根据显示子系统的性能仿真需求，分析了a r me s l 建模工具s o c d e s i g n e r 较之 a r m u l a t o r 在构建系统性能仿真模型上的优势。然后基于自主研发的系统芯片( g p l u s ) 的设计， 详细的阐述了显示子系统中总线、l c d 控制器、e m i 控制器、s d r a m 等模型的工作原理及其各自 建模的方法，并使用s o c d e s i g n e r 工具构建了一套以s o c 芯片为核心的显示子系统性能仿真模型， 作为显示子系统的优化设计研究的分析和评估平台。显示子系统模型是时钟周期精确的，通过与g i v p l u s 系统芯片v e f i l o g 代码的v c s 软件仿真结果对比可知，该模型的设计功能正确，达到了设计的 预期目标。 论文在分析显示子系统性能瓶颈形成原因的基础上，又分别从l c d 控制器角度和a r m 处理器 核角度提出了相应的优化设计方案，并通过上述的性能仿真模型对所采用的优化设计方案给出了评 估。仿真结果表明，当系统时钟为l o o m h z 时，对于3 2 0 x 2 4 0 的丌彩屏，在刷新率为5 9 h z 的情 况下，显示子系统的优化方案由三部分组成：用s d r a m 作为系统的显示存储器，l c d 控制器采用 猝发长度为8 的传输，在系统中引入c a c h e 。该方案有效地降低了显示子系统对系统总线带宽的占 用率。同时，该方案对于以s o c 芯片为核心的显示子系统的设计具有一定的指导意义。 关键词：系统芯片，显示子系统，时钟周期精确，性能优化，l c d 控制器，外部存储器 东南大学硕士学位论文 a b s t r a c t t o d a y se m b e d d e ds y s t e m sa r em o r ea n dm o r es o p h i s t i c a t e dt h a na d e c a d ea g o ，e s p e c i a l l yi nt h e m u l t i m e d i aa p p l i c a t i o n sw i t ht h es u p p o r tf r o mt h ed i s p l a ys u b s y s t e m 1 1 忙d e p e n d e n c e0 nr e a lt i m e a n di n c r e a s i n gd a t ai ns y s t e m - o n - c h i p ( s o c ) d e s i g no ft h ed i s p l a ys u b s y s t e mh a v el e a dt os i g n i f i c a n t c o n s u m p t i o ni nb u sw i d t h w h i c hh a sb e c o m ean e wc h a l l e n g et ot h es y s t e mp e r f o r m a n c e t h e s y s t e m - l e v e lo p t i m i z a t i o nm e t h o d o l o g yp r o p o s e db yt h i st h e s i sf o c u s e so nt h et a r g e td i s p l a y s u b s y s t e ma n de n a b l e st h ed e s i g n e rt od i s c o v e r yt h eo p t i m a ld e s i g np a r a m e t e r sa n di n t e r n a l o r g a n i z a t i o n sf o rt h et a r g e ta p p l i c a t i o na tt h es t a g eo fc h i pd e s i g n i nt h ef i r s ts e c t i o no ft h i st h e s i st h ea d v a n t a g e so fs o c d e s i g n e ra r ep r e s e n t e dc o m p a r e dw i t ht h e a r m u l a t o ra c c o r d i n gt ot h es i m u l a t i o nr e q u i r e m e n t si nt h ed i s p l a ys u b s y s t e m n eo p e r a t i o n a l p r i n c i p l ea n dm o d e l i n gi nt h el e v e lo fb u s ，l c dc o n t r o l l e r , e m ic o n t r o l l e ra n ds d r a m a r ed i s c u s s e d i nd e t a i l e d w i t l lt h eu t i l i z a t i o no ft h es o c d e s i g n e r as i m u l a t o ri sp r o p o s e da n dp r o v i d e st h e c o - s i m u l a t i o ne n v i r o n m e n tf o rt h eo p t i r e a ld e s i g no fd i s p l a ys u b s y s t e mf o rt h et a r g e ta p p l i c a t i o na n d t h ec y c l e a c c u r a t ep e r f o r m a n c ee v a l u a t i o nf o rt h eo p t i m i z a t i o nm e t h o d o l o g y c o m p a r e dw i t ht h ev c s s i m u l a t i n gr e s u l to ft h ev e r i l o g - b a s e dg p l u ss y s t e mc h i p 。t h es e l f - b u i l ts i m u l a t o rs h o w sa n a c c u r a t ef u n c t i o na n di ss a t i s f i e d t h en e x ts e c t i o nf o c u s e so nt h ef o r m i n gr e a s o no fb o t t l e n e c ki nd i s p l a ys u b s y s t e mp e r f o r m a n c e a n dt h eo p t i m i z a t i o nm e t h o d o l o g yi sp r o p o s e db a s e do nl c dc o n t r o l l e ra n da r mp r o c e s s o ra n d e v a l u a t e db yt h es e l f - b u i l ts i m u l a t o r f i n a l l yi nt h el a s ts e c t i o n ，as u m m a r yi sg i v e na n ds o m ep u r s u e d p r o b l e m sa b o u td i s p l a ys u b s y s t e md e s i g na r ep o i n t e d o u t k e y w o r d s ：s y s t e m - o n c h i p ( s o c ) ，d i s p l a ys u b s y s t e m , c y c l e - a c c u r a t e ，p e r f o r m a n c eo p t i m i z a t i o n ， l c dc o n t r o l l e r , e x t e r n a lm e m o r yi n t e r f a c e ( e m i ) 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成 果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并 表示了谢意。 研究生签名： 塞兰医翠 e t期：鳗：笙：垫 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研 究生院办理。 研究生签名：年丑津导师签名： 日 期： 第一章绪论 ll 研究的背景和意义 第一章绪论 嵌入式系统经过十几年的迅速发展，已从最初的简单应用( 电子表、电子计算器) 发展到现在 具有高数据吞吐量和密集计算的复杂应用( 如个人多媒体中心智能手机) 。在这个过程中，以系统 芯片( s y s t e m - o n c h i p ，s o c ) 为核心快速构建系统的方法，逐渐发展成为一种重要的嵌入式系统构 建模式。众所周知，系统芯片内往往集成了诸如l c d 控制器( l c d c ) 、多媒体加速器( m m a ) 、直 接内存访问控制器( d m a c ) 、阿卡控制器等多个i p ( i n t e l l e c t u a lp r o p e r t y ) 模块。然而随着应用对 系统性能要求的不断提高，各个口模块需要处理的数据量在不断增大从而导致在嵌入式系统中 ( 特别是对多媒体应用而言) ，各个m 模块竞争总线的现象显得十分突出，如果某个模块对总线带宽 的占用率太高，将严重影响系统芯片内部其他模块对总线的使用和处理数据的实时性从而导致整 个系统的性能达不到设计要求。 在这类数据处理量较大的坤模块中，尤其需要关注l c d 控制器模块，由于嵌入式技术的高速 发展，现今的诸多应用中都离不开对显示系统的支持，一个典型的显示系统由彩色液晶屏( c o l o r l f r l c d p a n e l ) 、显示存储器( 或称为帧缓存，f r a m e b u f f e r m e m o r y ) 、逆变器( i n v e r t e r ) 、背光( b a c k l i g i n l a m p ) 以及s o c 芯片构成，其中s o c 片内集成l c d 控制器( l c d c ) 和外部存储器接口控制器( b x t e m a m e m o r y i n t e r f a c e ，e m i ) 是构成这类系统的关键元素，如图1 - i 所示。 图1 - 1 显示系统框架躅 c p u c o r e 负责对鞲个系统的控制，同时处理需耍显示的数据，然后通过e m i 存八f r a m e b u f f e r m e m o r y ，由l c d c 实现对p a n e l 的驱动控制，l c d c 的主要作用是为电子信息设备所使j ； j 的液晶显 示器提供时序信号和显示数据。 东南大学硕士学位论文 鉴于l c d 控制器处理的数据量很大并且需要实时显示的特性，使得l c d 控制器不可避免的对 系统总线带宽有较高的占用率，因而显示子系统的所耗总线带宽已经成为系统性能的主要瓶颈之一， 严重影响了s o c 芯片及整个系统的性能。因此，如何设计和优化以s o c 芯片为核心的显示子系统， 便成为了s o c 芯片设计过程中必须要解决的一个问题。 在进一步阐述前，对本论文将会使用的术语，显示子系统，作一下说明。显示子系统较之显示 系统少了彩色液晶屏、逆变器及背光部分，原因是本文侧重于对以s o c 芯片为核心的显示系统进行 建模，并在此性能仿真模型的基础上对其做优化方案的探索，而彩色液晶屏、逆变器及背光这三个 部分并不是s o c 芯片的构成部分，且对显示系统的性能优化也无关联，故省略之，将剩下的部分权 且称谓之为显示子系统。 针对上述这种显示子系统进行设计和优化都离不开高精度性能仿真环境的支持，由于在整个系 统的设计阶段，还没有可以进行仿真的硬件描述语言( h a r d w a r ed e s c r i p t i o nl a n g u a g e ，h d l ) 代码， 更没有可以运行软件的真实硬件系统，因而，只能通过显示子系统性能仿真模型来进行软硬件协同 仿真，确定各种优化技术对性能的影响。 随着电子系统级设计( e l e c t r o n i cs y s t e ml e v e l ，e s l ) 【1 】技术的逐渐成熟，通过e s l 工具来建 立显示子系统的高精度性能仿真模型，不仅可以帮助设计出合理的s o c 芯片体系结构，还可以为软 件提供相对应的软件开发和调试分析平台。e s l 所提供的一种纯软件的虚拟原型平台能够完成s o c 芯片的架构分析，性能分析和早期的软件开发与验证。 e s l 设计不仅只是提供给用户在硬件生产前快速建立模型或虚拟平台的切入点。e s l 膜型其实还 可以作为真正硬件设计中表达系统行为的一部份，贯穿于产品实现完成前的设计验证流程中。图1 2 说明了e s l 工具的使用为系统设计带来的优势：通过使用e s l 设计提供的系统表示方法，使得在s o c 芯片流片前进行系统级的验证，从而可以让硬件和软件设计上的缺陷更早地反映出来；由于嵌入式 软件设计已经成为s o c 架构中至关紧要的一环，e s l 技术的出现使得嵌入式软件架构( 包括操作系统 移植、平台驱动的开发和应用程序的开发) 可以更早的参与到整个平台优化的环节中来。这些都极 大的提高了系统芯片的研发效率及缩短了芯片的上市时间。 1 2 论文主要工作概要 p o i n t 西 h w ，s w p a r a l l e h z a t i o n 图1 - 2 系统设计架构图 本文主要对嵌入式显示子系统建立交易级时钟周期精确的性能仿真模型，并基于该模型进行优 化设计和性能评估。模型不仅提供了软件运行平台，为软件开发提供性能分析，而且也为芯片设计 2 第一章绪论 提供参考，通过模型进行优化探索来确定系统的体系结构特征。 以下将详细描述本文在显示子系统模型的建立、系统的优化设计方案和优化方案性能评估三方 面的主要工作： 显示子系统性能仿真模型 基于a r mr e a l v i e ws o c d e s i g n c r t 2 】，构建交易级时钟周期精确的显示子系统性能仿真模型，其 中设计实现了l c d 控制器、外部存储器接口控制器、s d r a m ( s y n c h r o n o u sd y n a m i cr a n d o m a c c e s s m e m o r y ) 和s r a m ( s t a t i cr a n d o ma c c e s sm e m o r y ) 等模型，并通过仿真实验验证了系统各模块模型设 计的正确性。 显示子系统优化方案设计 对以系统芯片为核心的显示子系统的性能进行度量是一件复杂和困难的工作，而总线的带宽分 析则提供了这样的一个手段。本文分别从l c d 控制器和a r m 处理器核的角度给出了对显示系统的 优化方案：基于对l c d 控制器的总线带宽占用率的分析，提出了选择合适的显示存储器和选择合适 的猝发传输长度两种方案来改善系统性能；基于对a r m 处理器核的总线带宽占用率的分析，提出 了引入高速缓存的方案来改善系统性能。 显示子系统优化方案性能评估 使用交易级时钟周期精确的显示子系统性能仿真模型对上述的三种方案对系统性能的影响进行 了评估，丰富的仿真实验数据说明了优化方案对于系统性能的改善。 1 3 论文结构 本文总共包含五个部分。除去本章所包含课题研究背景和意义及论文主要工作外，后续各章的 内容如下： 第二章阐述了选择s o c d e s i g n e r 构建显示子系统性能仿真模型的缘由。 第三章阐述了基于s o c d e s i g n e r 构建交易级模型的方法，并详细描述了显示子系统性能仿 真模型中各个模块的建模方法，并通过s o c d e s i g n e rs i m u l a t o r 对建立的显示子系统性能仿 真模型进行验证，评估其正确性。 第四章分别从l c d 控制器角度和a r m 处理器核角度探索优化显示子系统的方案，并通过 第三章建立起来的显示子系统性能仿真模型对优化方案进行评估。 最后，对论文进行总结，并对进一步的研究方向进行说明。 3 东南大学硕士学位论文 第二章显示子系统建模综述 2 1e s l 建模工具的选择 显示子系统性能优化技术的发展离不开性能仿真工具。在整个系统的设计阶段，还没有可以仿 真的h d l 代码，更没有可以运行软件的真实硬件环境。所以，只能通过仿真模型来确定优化技术对 显示子系统性能的影响。当然，显示子系统的设计也可以等到芯片整体框架构建完成之后进行，这 样可以使用瑚) l 代码进行性能仿真。尽管这样的仿真精度勿庸置疑，但是它存在两个问题：一是仿 真速度非常慢，而且h d l 代码难以快速修改，使得性能优化过程中设计空间探索的效率极低；二是 没有专门的软件运行环境，使得目标程序的分析和调试非常困难，降低了软件性能优化的效率。 随着电子系统级设计( e l e c t r o n i cs y s t e ml e v e l ，e s l ) 技术逐渐地成熟，通过e s l - f 具来建立显 示子系统的高精度性能仿真模型，不仅可以帮助设计出合理的s o c 芯片体系结构，还可以为软件提 供相对应的软件开发和调试分析平台。e s l 技术所提供的一种纯软件的虚拟原型平台能够完成以s o c 芯片为核心的显示子系统架构分析，性能分析和早期的软件开发与验证。 尽管这些e s l 方法有显而易见的好处，但e s l 工具和模型间即插即用标准的缺失，这使得电 子系统级设计技术只能被谨慎地运用。况且，各个e s l 工具之间由于各自的设计侧重点不同而存在 较大差别，因而，对于显示子系统性能仿真模型的构建必须选择一个合适的e s l 工具。 a r m u l a t o r _ 3 1 是a r m 公司川推出的集成开发环境a d s ( a r md e v e l o p e rs u i t e ) t s j q j 提供的指令 集模拟器( i n s t r u c t i o ns e ts i m u l a t o r ，i s s ) 。它与运行在通用计算机( 通常是x 8 6 体系结构) 上的调 试器相连接，模拟a r m 微处理器体系结构和指令集，提供了开发和调试a r m 程序的软件仿真环 境。a r m u l a t o r 不仅可以仿真a r m 处理器的体系结构和指令集，还可以仿真处理器外围设备，例 如存储器、中断控制器和定时器等等，从而模拟一个嵌入式开发的最小子系统。另外，使用者还可 以按照它定义的接口添加自己的外设，这为a r m u l a t o r 构建显示子系统的性能仿真模型提供了基础。 图2 1基于a r m u l a t o r 的显示子系统性能仿真模型的框架 基于a r m u l a t o r 的显示子系统性能仿真模型的框架如图2 - 1 所示，它是以注册了的总线地址空 间作为访问的触发。a r m u l a t o r 启动过程中，l c d 控制器模型和e m i 模型所在的动态链接库被装载， 4 第二章显示子系统建模综述 同时它们的初始化函数也被调用。该函数负责向i s s 注册一段虚拟的地址空间以及这段空间的访问 接口函数，告诉i s s 该模型模拟的总线地址范围和访问方法：同时该函数会申请一个缓冲区作为实 际的数据存储区域。在目标程序执行过程中，如果i s s 判断程序指令发出的操作所在的地址对应该 模型注册的地址，那么i s s 便直接调用该模型的访问接口函数来完成操作。此外，模型通过返回设 备忙信息来实现访问延迟，以模拟硬件的控制信号。 a r m u l a t o r 还提供了跟踪( t r a c e r ) 功能，用来记录程序中指令和内存被访问的情况和各种事件 的发生，例如总线事件等。这个功能可被用来统计记录和分析目标应用在运行过程中对总线的影响。 但它的缺点是，对于复杂程序而言，t r a c e r 生成的记录文件非常占用磁盘空间，而且导致a r m u l a t o r 运行速度极其缓慢。 这种基于a r m u l a t o r 构建显示子系统性能仿真模型的优势在于仿真速度快，而且易于快速构建 显示子系统框架。但是，对于复杂的显示子系统而言，基于a r m u l a t o r 构建的模型精确度只能达到 9 5 i o j ，难以做到精确仿真。这主要有两方面原因： 它是基于事件驱动的建模方式，没有时钟的概念。所有模型的行为不像真实的硬件设计以 时钟触发，而是按照i s s 对每一条指令的解释，由解释的结果驱动其它所有模型的执行。 这导致其它模型很难和i s s 同步运行。比如，处理器内核在执行指令的过程中，e m i 中缓 存组织可能同时对片外存储器进行操作，这种操作并非由i s s 直接发起，所以在这种模型 框架中e m i 模型实现起来非常复杂；另外，在s o c 芯片中不只包含处理器内核一个主设 备时，比如显示子系统中的l c d 控制器也是总线上的一个主设备，整个模型仍然按照i s s 驱动的方式设计就更难以实现。 _ 它不具有并行性等硬件描述语言的特性，在建立模型时，忽略了硬件互相之间的影响，特 别是总线的影响。它认为一条具体的指令在执行过程中所消耗的时钟周期数目是固定的， 而且它们将这些数值用于程序执行时间的评估。但实际上，真实的硬件设计中总线接口的 信号转换和总线切换都会对总线行为造成影响，从而增加程序的执行时间。这些忽略降低 了基于删u l a t o r 构建显示子系统模型仿真结果的可靠性。在以s o c 芯片为核心的显示子 系统设计阶段，这些结果可能导致错误的优化方向。 由于软件的性能受硬件通信协议的影响很大以及a r m u l a t o r 建模所带来的模型精度限制，使得 单纯依靠像a r m u l a t o r 这样的e s l 工具来构建的显示子系统模型很可能在进行性能仿真时掩盖因系 统总线和复杂存储器访问延迟而带来的潜在性能瓶颈。所以，为了保证系统优化探索的可靠性，必 须建立时钟周期精确的显示子系统性能仿真模型。所谓时钟周期精确 7 】，是指保留时钟周期精确的 行为，而去掉底层实现细节。时钟周期精确主要描述交易级模型【8 】( t r a n s a c t i o nl e v e lm o d e l ，t i m ) 这个概念，交易( t r a n s a c t i o n ) 的过程是一个由系统模型中的两个组件之间完成一次数据交互并改 变各自组件状态的过程，这个过程与具体的协议无关，所以也就与相连接的总线无关，是一个没有 时间概念的模型层。正是由于t l m 通常不牵涉到具体的总线时序等细节，使得t l m 有非常快的仿 真速度，而时钟周期精确的引入使得t l m 有非常快的仿真速度的同时还有很好的仿真精度，因此 时钟周期精确的交易级模型非常适合系统级的建模。本文显示子系统便是基于交易级的建模方法构 建时钟周期精确的模型。 在交易级建模过程中，可以采用基于s y s t e m c l 9 1 或s y s t e m v e r i l o g 【l o 】方法来建立模型，但是，由 于s y s t e m v e r i l o g 仍然只是硬件描述语言v e r i l o g 的一种扩展，在目前嵌入式软件开发以c ，c + + 语言 为主的情况下，它对软件开发的支持有限，仍然无法完全统一软硬件的描述语言。而s y s t e m c 本质 上是在c + + 的基础上添加的硬件扩展库和仿真核，这使得s y s t e m c 可以建模不同抽象级别的包括软 件和硬件的复杂电子系统，保证了软硬件协同设计【8 ，1 1 。1 习的优势。因而，基于s y s t e m c 语言的交易 级建模被更为广泛的使用。 基于s y s t e m c 的交易级建模的主要任务是利用s y s t e r n c 提供的通信机制进行相应的通信抽 象。其通信机制有两个特点： _ 功能与通信分离。系统模型中，实现具体算法或功能的部分与实现数据和事件传输的部分 5 东南大学硕士学位论文 分离。功能部分由s y s t e r a c 中的模块( s cm o d u l e ) 来实现，而通信部分由通道( c h a n n e i ) 来实现。 接口方法调用。这是面向对象中的一个重要概念即接口的定义和实现分开。一组给定的 通信方法( m e t h o d ) 被称为接口( i n t e r f a c e ) 。在s y s t e m ( ；中接口是一个c + + 抽象类。 这种抽象类的特点是它定义了一组抽象方法( c + + 中类的成员函数) ，但不定义这些方法的 具体实现，这些方法都是以纯虚函数的方式出现，通道实现一个或者多个接口，即表示通 道继承一个或者多个接口，这些接口的定义的抽象方法在通道中实现。模块能够使用它们 的端口( p o r t ) 与实现相应接口的通道进行互连即通过端口调用通道提供的方法但它 不必知道方法的具体实现方式。通道与接口、端口的关系如图2 - 2 所示。 图2 - 2通道、接口与端口关系圈 s y s t e m c 正是基于接口方法调用机制的特性实现了对交易级模型的支持 i 1 7 o 很多e d a 公司的 e s l 工具都实现了对丁s y s e e m c 标准的支持，但本文研究的显示于系统是基于a r m 公司的处理器 内核，而且如图2 - 3 所示，a r m 公司电子系统缓( e s l ) 设计工具中时钟周期级精度模型( c y c l e a c c u r a t e m o d e l ) 的性能仿真精度可达9 9 左右m 1 。所以，在建立显示子系统模型的e s l7 - 具选择 上，本文撮终选择了a r m 公司的支持s y s t e m c 标准的r e a l v i e ws o c d e s i g n e r 。 ” a c c u r a c y a r m 公司电子系统级f e s l ) 设计工具 第二章显示子系统建模综述 2 2 s o c d e s i g n e r 综述 s o c d e s i g n e r 是一个基：f s y s t e m c 标准的仿真环境，它可以为拥有多核，外围设备及存储器的复 杂片上系统提供便捷建模和快速仿真。优化的周期精确的调度器和基于交易级的组件接口使得s o c d e s i g n e r 在保持了很高的精确度的同时还拥有很高的仿真速度。 s o c d e s i g n e r 提供了如下三层接口【1 9 。2 2 】( 如图2 4 ) ： m x s i ( m a x s i ms i m u l a t i o ni n t e r f a c e ) ：m a x s i m 仿真接口，其接口方法是基于s y s t e m c 标准设 计的，提供了模型的组件间通讯的方法。 m x d i ( m a x s i m d e b u gi n t e r f a c e ) ：m a x s i m 调试接口，提供了从外部调试窗1 2 观察和修改模 型组件内部寄存器和存储器的方法。 m x p i ( m a x s i m p r o f i l i n g i n t e r f a c e ) ：m a x s i m 统计接口，提供了收集模型组件内部历史数据 的方法，并且能以不同的形式显示在统计窗口。 m x d i 和m x p i 并不是基于s y s t e m c 标准的，但是却兼容基于s y s t e m c 标准设计的模型，并为 模型提供了较之其他支持s y s t e m c 标准的e d a 工具更为强大调试手段和更为丰富的统计功能。 1 虱2 - 4s o c d e s i g n e r 接e l 层关系图 在s o c d e s i g n e r 中，模型间并不需要在彼此内部申明即可进行动态的互连，这点不同于o s c i ( o p e ns y s t e m ci n i t i a t i v e ) 的s y s t e m c 引擎，由s o c d e s i g n e r 构建的系统并不需要重新编译或添加 额外的代码即可进行仿真。 s o c d e s i g n e r 的调度器以其仿真时钟周期为步长去执行时钟周期精确的模型，通过调用每个组 件的时钟接口函数来保证系统模型内组件的同步，从而模拟硬件的并行性。在多数情况下，s o c d e s i g n e r 的一个仿真时钟周期概念上等于硬件行为的一个时钟周期，每一个仿真时钟周期被分 为两个相位c o m m 朋i c a t e 和u p d a t e 。下面是组件需要在两个相位各自实现的任务： c o m m u n i c a t e 阶段 执行模型组件间的通讯 u p d a t e 阶段 更新模型组件的共享资源 7 东南大学硕士学位论文 将组件的行为映射到两相位( c o m m u n i c a t e u p d a t e ) 执行方案有利于实现模型组件的功能 与通信分离。然而，s o c d e s i g n e r 的仿真架构仅仅强迫用于通讯的接口函数只能在c o m m u n i c a t e 阶段被调用，而并不能保证对共享资源的更新一定被推迟到u p d a t e 阶段，这使得模型设计者一 定程度上需要去维护模型组件良好构架。 图2 5 说明了s o c d e s i g n e r 在仿真阶段的调度机制，组件在仿真阶段每个时钟周期会被调 用两次。 图2 - 5 时钟周期精确的调度机制 s o c d e s i g n e r 所提供的纯粹基于时钟周期的执行模式使得不仅模型的最小控制步长受限于 一个时钟周期，而且其组件只对映射到一个两相位执行方案的时钟信号敏感，这大大提高了s o c d e s i g n e r 仿真精度。 8 第三章时钟周期精确显示子系统宜a 级横型 第三章时钟周期精确显示子系统交易级模型 3 1 显示子系统体系结构 本章基于g i vp l u s 系统芯片吲的设计，使用s o c d e s i g n e r 工具构建了一套以s o c 芯片为核心 的显示子系统性能仿真模型，为显示子系统的优化设计的研究提供了分析和评估的平台。 图3 - 1 描述了g i vp l u s 系统芯片的体系结构框架。它采用a r m 7 t d m i 为核心，a m b a a h b 和a p b 总线为内部通信手段。它的显示子系统片内部分包括l c d 控制器和e m i 两个部分。其中 l c d 控制器支持多种s t n 屏和1 1 丌屏，e m i 用于控制片外存储器( s d r a m 芯片或s r a m 芯片) 的数据传输。g i vp l u s 系统芯片在e m i 内部设计了一个四级深度的写操作缓存。本章针对g 1 v p l u s 系统芯片设计了一套显示子系统性能仿真模型包括a r m t t d m i 内核，a h b 总线、l c d 控 制器和e m i 控制器。片外存储器采用s d r a m 模型和s r a m 模型。 3 2 模型总体框架 图3 - 1g i v p l u s 系统芯片体系架构 本文提出的显示子系统性能仿真模型的组件都是由三个主要部分组成：a h b 总线通讯模型、主 设备模型以及从设备模型( 如图3 七所示) 。a h b 总线通讯模型是由s o c d e s i g n e r 基于交易级建模 方法实现，负责在主设备模型和从设备模型之间建立统一的通讯接口。主设备模型是整个模型中所 有操作的初始发起者，它通过总线通讯模型访问从设备；处理器内核和l c d 控制器都属于主设备。 从设备模型负责解释和执行总线通讯模型传递来的操作命令：e m i 便属于从设备。 本章后续内容将详细阐述各个模型的设计和实现，并通过s o c d e s i g n e r 提供的仿真工具对建立 的显示子系统性能仿真模型进行验证，从而说明模型的正确性。 东南大学硕士学位论文 囊垂童 圭设备 模型三 li i 一 m 总线通讯模型 i ii 耧篓童糙兰 3 3 总线通讯模型 3 3 1a m b a 总线规范 图3 2 显示子系统性能仿真模型总体框架 a m b a ( a d v a n c e dm i c r o c o n t r o l l e rb u sa r c h i t e c t u r e ) 是一个片上系统内部的通讯标准，它定 义了三种不同的总线： 1 a i i b ( a d v a n c e dh i g h p e r f o r m a n c eb u s ) ：是一个高性能、高时钟频率的系统总线。支持处 理器、片上存储器、片外存储器接口以及低功耗外设间的有效连接。所以该总线上通常挂接了处理 器内核( a r m 7 ) m i ) 、d m a 、s p m 等高速主设备，还连接了外设存储器控制器。 2 a s b ( a d v a n c e ds y s t e mb u s ) ：是一个高性能、高时钟频率的系统总线，与a h b 类似，不 同点在于它是早期的高速总线，接口上与a h b 有所不同。 3 a p b ( a d v a n c e dp e r i p h e r a lb u s ) ：为低功耗的慢速外设而设计的。它为支持外围设备而进行 了降低功耗以及接口复杂性的优化设计。所以，该总线上通常挂接了一些对速度要求不是很高的外 部设备，a p b 上的设备通过一个总线桥与a h b 进行通讯。 在本文的模型中，大部分的模块都是位于a i - i b 总线上的，因此，我们着重理解a i - i b 总线协议。 a h b 需要如下的特征才能满足高性能高时钟频率系统：猝发传输、分离传输、单周期总线控制权移 交、支持仲裁、支持字节、半字和字传输、单时钟周期沿操作和更宽的数据总线配置( 6 4 1 2 8 位) 。 典型的a m b aa h b 系统架构包括： a h b m a s t e r s ：发起总线上的r e a d 或w r i t e 操作。在任何时刻都只选中一个主设备( h s e l ) ， 来驱动共享信号中包含的信息，而所有相连的a h bs l a v e s 都能接收到。由于a h b 协议的 流水线的特性，不同协议阶段的信号可能由不同的主设备驱动。 a h bs l a v e ：如果a h bs l a v e 在一个地址范围内( 地址解码器) 被选中了，它将对于发起该 r e a d 或w r i t e 操作的a h bm a s t e r 响应一个表明等待、成功或者失败的认证码。 a h ba r b i t e r ：仲裁器负责保证任何时刻只有一个主设备具有对总线资源的使用权。 由于 a h b 总线协议对地址周期和数据周期的流水线操作的规定，同一时钟周期可能会存在两个 不同的交易并行进行。 a h bd e c o d e r ：所有的a i - 1 b 器件都要求有一个中心解码器，它将用于为每一笔交易的地址 解码，并且为相关的a h bs l a v e 提供一个选择信号。 1 0 第三章时钟周期精确显示子系统交易级模型 图3 3a h b 总线架构 a h b 总线采用中心数据选择的连接方案，所有的主设备发出地址和控制信号来申请传输，由仲 裁器根据某种策略来决定哪个主设备可以申请到总线，并将它发出的地址和控制信号发给所有的从 设备。集中译码器将主设备发出的地址进行地址译码，判断主设备需要访问的是哪一个从设备，并 将要访问的从设备选中，同时向该从设备发出相应的信号。图3 3 说明了拥有三个主设备( m a s t e r ) 和四个从设备( s l a v e ) 的a h b 总线架构的设计方法。 当主设备需要访问从设备时，它首先向总线仲裁器( a r b i t e r ) 申请总线，如果此时总线空闲， 没有其它的主设备在使用总线，则仲裁器将总线使用权授予该主设备，同时根据主设备发出的访问 地址判断是哪一个从设备，如果此时从设备存在且空闲，则从设备响应并开始主从设备简单传输。 地址解码器( d e c o d e r ) 是负责将从设备的内容返回给对应的主设备的。 主设备在总线上有两种传输方式：猝发传输和单个数据传输。总线的地址线和数据线是分开的， 数据线中又分为读数据线和写数据线。每完成一次主设备和从设备之间的传输，都需要完成以下两 个过程： 在第一周期内发出一个地址和控制信号； 如果总线被允许使用，则在第二周期或接下来的几个周期内存取数据。 在传输过程中，从设备使用信号h r e s p 来表明自身的状态： o k a y 表示当前传输进行正常： e r r o r 表示当前传输错误或失败； r e t r y 表示当前传输不能立刻完成，需要主设备继续尝试传输； 东南大学硕士学位论文 s p l r r 表示当前传输不能立刻完成，因为仲裁器打断了传输，需要主设备继续尝试传输剩下 的数据。 在正常传输时，如果总线信号h r e a d y 信号为高时，表明当前传输已经完成。此时主设备可 以继续下一个数据的传输请求。如果总线信号h r e a d y 信号为低时，表示当前的从设备需要更多 的时间来准备数据，此时从设备可以在传输过程中插入等待信号，从而延长传输来完成传输操作。 所有的传输可以分为四类，由h t r a n s 信号来说明当前传输类型： d l e 传输：表示当前主设备虽然拥有总线占有权，但并不希望完成有效的数据传输；此时 主设备访问的从设备必须给出一个没有插入等待状态的回应信号，并且忽略该次访问； b u s y 传输：在猝发传输的过程中，主设备如果认为无法立即完成某个传输，可以在中间插 入b u s y 传输，用以延迟某个传输； n o n s e q u e n t i a l 传输：表示一个猝发传输的首个传输或者是一个单个传输，该种传输对 应的地址和控制信号和前一个传输没有关联； s e q u e n t i a l 传输。表示当前的传输正处于猝发传输的中间或末尾状态，传输对应的地址 和控制信号和前一个传输有关联，需符合一定的递增方式。 在猝发传输过程中，一次传输的字节总数是由h b u r s t 信号和h s i z e 信号共同决定 ( b e a t s x s i z e ) ，h b u r s t 信号提供了八种可能的传输类型，即单个传输，未定义猝发传输，以及4 、 8 和1 6 拍( b e a t s ) 的递增或环回猝发传输。每一拍的传输大小由h s i z e 信号提供，类型可能是从 8 b i t s 宽到1 0 2 4 b i t s 宽( 即宽度为2 的倍数) ，具体的传输方式如图3 - 4 所示，它是一个传输类型为4 拍递增的猝发传输，即一次传输四拍，每一拍的传输大小为一个字长( 3 2 b i t s ) ，访问的地址从0 x 3 8 到0 x 4 4 ： h c l k 了刚蠛龇 潮 h a d o r 3 1 ：0 h b u r s t l 2 ：0 h w r f t e h s i z e 2 ：0 h p r o t 3 0 h w d a t a l ：3 1 ：0 i r e a o y h r d a t a 3 1 潮 t 1t 21 31 41 5 t 6 了7 1ii1li ) o n o n s e qx x s e o ) o ( s e q懋鼬) 。 ) 。( 蚴x x d x 3 c 慰o x t o怒慰腿 x ) ( i n c r 4 ) o 腿 x x c o n l r o 曩d r 魄暖 慰腿 s i 珏z l 蚺f 。f1 ) 。(r ( d 制3n d a - a ,v v 踟协v ￥d 3 t a腿 o 柏8 ； f 0 x 3 c 1 0 蓐4 0 |a f 。“ v | | |v vv4 d 照x ) ( 毯v 坼濠y 姆丽v 慨 晓燃狐触壁热 ：丝 图3 _ 4 总线请求为四拍，大小为字的猝发递增传输 以主设备读取从设备为例，从上图中可知，在t 1 时刻时，主设备向总线发起请求，因为主设 备是第一次请求传输，所以h t r a n s 信号为n o n s e q ，同时主设备还将所要传输的地址( 0