（微电子学与固体电子学专业论文）基于锁相环技术的片内时钟稳定电路.pdf

摘要 摘要 对于流水线型a d 转换器而言，时钟稳定电路是一个关键的模块电路。时钟 信号占空比偏离5 0 一定范围会给信噪比等动态性能带来严重的影响，随着系统 输入信号频率的升高，时钟信号的占空比和抖动性能对a d 转换器的信噪比、有 效位数以及无杂波动态范围的影响也越来越可观，故时钟稳定电路在此类系统中 有着广泛的应用。 延迟锁相环d l l 由于其具有输入输出相位同步、能产生等相位间隔多相时钟 信号的特点，其在时钟占空比稳定电路中的应用相当广泛。本文首先介绍了模拟 锁相环基本原理，设计了一种基于延迟锁相环的时钟占空比稳定电路结构。分析 了时钟占空比稳定对a d 转换器性能的影响，研究了时钟信号的抖动参数对a d 转换器的实际可达信噪比和有效位数的制约，得到了在给定信噪比条件下，最大 时钟抖动的计算公式，为时钟稳定电路确定抖动性能参数提供了依据。 本文基于a s m c 0 3 5 9 m 3 3 5 0 vb i c m o s 工艺设计了时钟稳定电路中涉及的 各模块电路，其中包括高速时钟缓冲电路的分析设计、鉴相器、电荷泵、环路滤 波器、压控延迟线以及多相非重叠时钟产生电路的分析设计。在此基础上对各模 块电路利用c a d e n c es p e c t r e 进行仿真验证，并对整体电路进行功能仿真验证以及 参数测试。仿真结果表明该时钟稳定电路基于延迟锁相环结构，能产生多相不重 叠时钟，输入时钟频率1 0 0 m h z 和1 2 5 m h z 时钟占空比可调节范围达到1 0 - - - 9 0 ， 调节精度优于5 0 5 ，锁定时间小于l g s ，性能达到设计要求。 关键词：片内时钟占空比稳定流水线a d 转换器延迟锁相环b i c m o s a b s t r a c t a b s t r a c t w i t ha d v a n t a g e so fp i p e l i n e da r c h i t e c t u r e s ，t h ep i p e l i n e da dc o n v e r t e rh a sb e e n p r o v e dt ob em o r es u i t a b l ei nh i g hs p e e d , h i g hp r e c i s i o na p p l i c a t i o n s t od e c r e a s et h e d e g r a d a t i o no fs y s t e mp r e c i s i o n ，d c s ( d u t yc y c l es t a b i l i z e r ) h a sb e e nw i d e l yu s e di n s u c ha p p l i c a t i o ns y s t e m s a st h es a m p l i n gr a t eo fa dc o n v e r t e ri n c r e a s e s ，c l o c kd u t y c y c l ea n dj i t t e rp e r f o r m a n c ew i l lc a u s et h ed e g r a d a t i o no fs n r , e n o ba n ds f d r t o a c h i e v eah i g h e rd y n a m i cp e r f o r m a n c eo fa dc o n v e r t e r c a r e f u l l yc o n s i d e r a t i o no f c l o c kd u t yc y c l es t a b i l i z a t i o na n dl o w e r j i t t e rm u s tb em a d e w i t ht h ef e a t u r e so fd l ls u c ha ss y n c h r o n i z a t i o nb e t w e e nt h ei n p u ta n do u t p u t s i g n a l s ，e q u a ls p a c e dm u l i t i p h a s ec l o c k sg e n e r a t i o na n de l i m i n a t i o no ft i m i n gs k e w , i t h a sb e e nw i d e l yu s e di nh i g hs p e e dh i g hp r e c i s i o na dc o n v e r t e r sa sad u t yc y c l e s t a b i l i z e r i nt h i sp a p e ri ti sf i r s ts t u d i e dt h eb a s i cp r i n c i p l eo fp h a s e l o c k e dl o o pa n d d e l a y - l o c k e dl o o p ，i n c l u d i n gp d ，c pa n dv c d l ，s e c o n d ，a n a l y z e dt h ei n f l u e n c et ot h e d y n a m i cc h a r a c t e r i s t i c so fa dc o n v e r t e rc a u s e db yc l o c kd u t yc y c l ev a r i a t i o n ，t h i r d ， s t u d i e dt h er e l a t i o n s h i pb e t w e e nc l o c kj i t t e rp e r f o r m a n c ea n di t sl i m i t a t i o nt os n r ， s f d ra n de n o ba n dt h e n ，ap r o p o s e dd l lb a s e d c l o c kd u t yc y c l es t a b i l i z e rf o ra n p i p e l i n e da dc o n v e r t e ri sp r e s e n t e d t h er e q u i r e dm o d u l a rc i r c u i ts u c ha sp d ，c p , l p fa n dv c d la r ea n a l y z e da n d c a r e f u l l yd e s i g n e d ；a n dt h ee s s e n t i a ld i s c u s s i o nh a s b e e nm a d e t h ei m p l e m e n t a t i o no fd c sc i r c u i ti sb a s e do na s m c 0 3 5 1 a m 一3 3 1 5 0 vb i c m o s p r o c e s s s i m u l a t i o nr e s u l t su n d e rc a d e n c es p e c t r es h o w st h a tt h ec l o c kd u t yc y c l eo f i n p u tc l o c kc a nb ea d j u s t e df r o m10 9 0 w h i l et h eo u t p u tc l o c kd u t yc y c l eo fd c s m a i n t a i n e d5 0 ，a n dt h ea v e r a g ed u t yc y c l ee r r o ri sl e s st h a n5 t h er a n g eo fi n p u t c l o c kf r e q u e n c yi s10 0 m h zt o12 5 m h z t h ep r o p o s e dd c sc a na l s og e n e r a t e m u l t i p h a s ec l o c ks i g n a l sf o rt h ep i p e l i n e da dc o n v e r t e r s t h el o c k i n gt i m eo ft h e d l li sl e s st h a nil l s s i m u l a t e dr e s u l t ss h o w st h a tt h ep r o p o s e dd c sc i r c u i tc a nb e u s e da sac l o c kd u t yc y c l es t a b i l i z e rf o ra12 5 m s p s12 b i tp i p e l i n e da dc o n v e r t e r s k e y w o r d ：c l o c ko nc h i p d c s p i p e l i n e da bc o n v e r t e r d l lb i c m o s 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果：也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名：虽堂 日期 垫堙：至 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。( 保密的 论文在解密后遵守此规定) 本学位论文 本人签名： 导师签名： 解密后适用本授权书。 日期 蛰忸： 日期。叫斗 第一章绪论 第一章绪论 1 1 研究背景和意义 当前几乎所有工程技术领域都会涉及信号处理的问题，涉及到的信号表现形 式包括电、磁、机械以及热、光、声等信号。信号处理就是要对信号进行分析、 变换、综合、估值与识别。典型的信号处理系统，包括模拟信号输入，模拟信号 的滤波和a d 转换，数字信号处理，数字信号d a 转换和滤波，最后是模拟信号 的输出。电子系统把外部模拟信号通过数据采集电路进行采集，并通过数据转换 器转换成数字信号以供d s p 、c p u 等处理器做数字信号处理，再经处理结果转换 为模拟信号输出，以控制各种设备以满足人们的需要。很明显这一信号链的关键 在于a d 与d a 转换器的性能。半导体技术、数字信号处理技术以及通信技术的 快速发展，近年来模数( a d ) 转换器、数模转换器( d a ) 也处于高速发展的阶段。 数字信号处理技术在高分辨率图像处理，视频处理以及无线通信等领域的广泛应 用，对高速、高精度a d 转换器的发展起到了相互推动的作用。此外对于正在兴 起的基于i pc o r e 和片上系统s o c 的研究来说，低功耗、低电源电压、小面积的 可嵌入式a d 转换器核心模块更是迫切需求。 高速的实现方式主要有快闪( f l a s h ) 结构、折叠( f o l d i n g ) 结构、流水线型 ( p i p e l i n e d ) 结构掣1 1 。f l a s h 结构与折叠结构a d 转换器具有速度快，采样速率高( 可 高达i g s p s ) f l a s h 结构和折叠结构( 比较器) 由于面积和功耗的原因，它们只适 合于精度不超过1 0 b i t 的高速数据采样系统。然而，基于p i p e l i n e d 原理的流水线结 构a d 数据转换系统由于采用冗余数字校准技术，其对比较器的要求可大大降低。 对于流水线级中的子d a c 存在的不理想因素也进行校准技术，因此，流水线型a d 转换器更适合与高速高精度的应用领域，其在高精度情况下功耗与面积都要优于 f l a s h 和折叠结构的a d 转换器。目前市场上的a d 转换器主要供货商有a d i 、t i 、 l i 等，其产品均能代表业界先进的设计水平。如a d i 的a d 9 4 4 6 ( 1 6b i t8 0 m s p s ) ， t i 的a d 5 5 0 0 ( 14 b i t12 5 m s p s ) 等。 典型的高速a d 转换器( 如流水线型a d 转换器) 需要利用输入时钟的两个边 沿来产生核心电路所需的各种定时信号。因此导致整个数据采集系统的性能对输 入时钟的脉冲宽度很敏感。要保证高速a d 转换器的动态特性如s n r 、s f d r ，时 钟信号脉冲宽度必须为5 0 5 ：5 t 1 1 。由于驱动的时钟信号通常由外部引入，其脉 冲宽度不一定满足系统需要。因此，必须在高速a d 转换器芯片内部设计专门的 脉冲宽度稳定电路。而随着输入信号频率的升高，时钟信号的精度对整个a d 转 基于锁相环技术的片内时钟稳定电路 换器转换精度尤其是信噪比的影响会越来越大【2 1 。时钟精度对a d 转换器转换精度 的影响主要体现在采样保持电路的采样精度，这其中主要的原因是由于时钟抖动 和时钟歪斜。 综上所述，为了满足高速高精度a d 转换器对转换精度和速度的要求，对时 钟信号采用占空比稳定技术，保证输出给a d 转换器中的余量放大器或者采样保 持电路的时钟信号占空比的稳定并且尽量减小时钟抖动的研究是有意义的【3 1 。 1 2a d 转换器简介 计算机技术、通信技术和微电子等相关技术的快速发展，信息技术已经渗透 到军事、民用领域的各个领域。先进的电子设备或电子系统中，高速、高分辨率 a d 和d a 转换器已成为决定诸如雷达、声纳、高分辨率和图像显示、军事与医 疗成像、高性能控制器与传动器，以及包括移动通信和基站接收机在内的数字通 信系统等现代电子设备或系统性能的重要环节。 自1 9 7 3 年第一个单片集成a d 转换器问世至今，a d 、d a 转换器已经成为 人类实现数字化的先锋。a d 、d a 转换器在加工工艺、精度、采样速率上都有 长足的进步。而a d 转换器今后的发展方向是超高速、超高精度、单片集成化， 高速高精度的a d 、d a 转换器将是重点开发的集成电路器件。 a d 转换器是任何数据采集系统的核心，它将连续的模拟信号转换成适合数 字信号处理的二进制代码。输入信号为模拟信号，一般经过采样保持电路，通过 比较及数字编码后得到n 位数字输出信号。 随着无线通信、数字信号处理、计算机技术和高速数据采集技术的不断发展， 使高性能a d 转换器成为整个信号处理链的关键器件。表1 1 列出了不同应用领域 对a d 转换器的分辨率和速度的不同要求，可以看出采样速率和分辨率是其中最 关键的指标1 4 j 。 表i 1 高速a d 转换器的应用领域以及设计要求 a d 转换器应用领域 高速a d 转换器的技术指标 无线局域网数据通信 1 - 5 0 m s s ，6 - - 1 0 b i t a d s l 数据通信 3 - 1 0 m s s ，1 2 1 6 b i t c a t v 解码m o d e ma d 转换器 l 0 m s s ，8 1 0 b i t 数字多标准电视基带a d 转换器2 0 m s s ，8 1 0 b i t h d t v 5 0 7 5 m s s ，l o b i t 多标准广播电视接收器的数字中频i o o 2 0 0 m s s ，8 1 2 b i t 磁盘处理系统2 0 0 - 1 0 0 0 m s s ，6 - - s b i t 第一章绪论 3 1 3 片内时钟稳定电路研究动态 在集成电路产业中，一般普遍认为工艺技术的进步要快于电路设计技术，特 征尺寸的不断减小，集成密度的不断提高给电路设计者提出了更高的挑战，对于 诸多信号处理应用中的高性能关键器件如a d 转换器和d a 数据转换器便是其中 的典型。应用于高速、高精度a d 转换器中的片内时钟管理电路，其性能参数， 如：输出时钟占空比、时钟抖动、相位噪声等关键参数对整个a d 转换器动态特 性的影响，足以引起重视与深入研究。 在超大规模集成电路系统中，时钟信号用于同步和激励系统内的不同模块， 其基本参数包括频率、相位、幅度和占空比。其中占空比可以定义为高电平持续 时间和整个时钟周期的比值。 超大规模集成电路的高速度、低电压、低功耗的趋势下，系统对时钟信号的 要求愈来愈高，高速采集系统为了获得更大的数据吞吐量，往往采用诸如双数据 率、双采样、流水线等结构。在这些系统中，5 0 占空比的时钟信号则是系统获 得最佳性能与稳定性的保障。以流水线型a d 转换器为例，在采样频率不高的情 况下，相邻采样周期均保证足够的建立时间，当采样时钟周期频率提高到一定程 度时，占空比的失配将造成建立时间的不对称，从而降低模数转换器的信噪比 ( s n r ) 和无杂波动态范围( s f d r ) 引。 正如前文所述，高速高精度a d 转换器中系统对时钟信号的要求主要集中于 脉宽稳定实际上就是占空比稳定，还有对时钟精度即抖动的要求，要做好a d 转 换器片内时钟，必须处理好以上两方面的问题。国际上对占空比稳定问题的研究 日益重视，由不完全统计的i e e e 关于时钟占空比稳定电路相关文献的数量可以看 出趋势( 1 9 9 9 年的l 篇到2 0 0 6 年的6 篇) 。在查阅到的相关文献和报道中，时钟 占空比稳定电路的可调节范围为l 9 9 1 6 】工作频率最高可达6 g i - - i z 刀。但是可调整 的频率范围和占空比可调整范围相互矛盾，两者之间存在着折中的关系，在具体 的应用中应该根据性能参数要求在时钟信号可调节频率范围和可调节占空比范围 之间取舍。下面介绍国内外针对以上问题的研究概况。 2 0 0 0 年f e n g h a om u 等采用0 6 斗mc m o s i 艺设计了一种闭环结构的时钟信 号占空比调整电路，输出信号的占空比为5 0 。控制信号通过电荷泵和运算放大 器放产生。当输入信号的占空比为5 0 时，参考信号由输入信号通过电荷泵产生。 否则，参考信号由环形振荡器经电荷泵产生。占空比控制电路由p m o s 与n m o s 构成类似于反相器结构的电路实现。若参考信号由振荡器产生，那么该电路输出 信号的占空比不受输入信号影响。此类电路一般用于单一占空比调整电路。其占 空比可调节范围不够大1 8 l 。 4 基于锁相环技术的片内时钟稳定电路 s u n g r u n g h a n a 在2 0 0 5 年提出了一种新的占空比控制电路1 9 1 。其占空比控制 电路由两个触发器构成。输入信号通过一个触发器产生输出信号的上升沿。脉宽 控制信号通过另一个d 触发器产生复位信号使两个触发器均被复位，并产生输出 信号的下降沿。电荷泵判断输出信号的占空比并控制电压控制延迟线的延迟时间， 使电压控制延迟线输出相对于输入信号有一定延迟的信号，这个信号就是所需要 的脉宽控制信号。输入时钟信号频率为1 g h z - i 2 7 g h z ，占空比可从3 5 以步长 5 调节到7 0 。因其在电路中嵌入了d l l ，故脉冲宽度稳定的同时可以使输入、 输出时钟信号相位锁定。电源电压3 3 v ，功耗1 5 0 m w ，测试参数表明其在1 2 5 g h z 时，时钟抖动小于等于2 3 p s 。 2 0 0 5 年，l l i 等人采用在延迟锁相环输出端连接一级占空比控制电路，使输 出时钟信号的占空比与输入时钟相同。该电路采用0 3 5 9 m 标准c m o s i 艺实现， 其输出时钟信号占空比为5 0 ，当输入信号为2 5 0 m h z 时的峰峰值抖动为1 6 p s 。 该电路结构简单，但输出时钟信号脉冲宽度会受输入时钟信号的影响【l0 1 。 2 0 0 6 年，m a x i m 公司的产品删i m 9 4 5 0 ，在片上集成了v c x o ，输入频率 范围为8 k h z 5 0 0 m h z ，输出频率范围为1 5 m h z 1 6 0 m 】。在1 2 k h z 2 0 m h z 频 带范围内，其输出时钟抖动在o 8 p s 以t ! j 。 2 0 0 5 年，a d i 公司的产品a d 9 51 0 采用片上集成p l l ，外加片外v c x o ，实现 了多时钟输出的专用时钟芯片。低的时钟抖动是它的亮点，均方根抖动可以低到 0 2 5 p s 1 2 】。 查阅业界著名公司的a d 转换器产品说明书，如a d i 公司的产品a d 9 5 x x 、 a d 9 4 x x 和a d 9 2 x x 系列，以及m a x i m 公司的m a x i m l 2 x x 系列以及t i 公司的 a d s 5 5 x x 系列，可知推荐的时钟接入方式均为外部专用振荡器产生时钟源，而片 内核心电路的时钟信号则由片内的占空比调整电路提供。加在a d 转换器芯片上 的时钟信号源一般都是低抖动时钟信号。这一低抖动时钟信号通常由晶体振荡器 或片外时钟驱动电路提供【1 3 1 。若不采用片内时钟稳定电路，而是直接由外部时钟 源直接提供系统时钟，则a 巾转换器对外部时钟源的要求会非常苛刻，从而对于 用户来说成本的增加成为了必然，引入片内时钟稳定电路就是为了使a d 转换器 的时钟接入方式更灵活并减小整个数据采集系统的成本，同时片内时钟稳定电路 还可以产生非重叠时钟来满足转换器的要求。 由以上分析可知，现阶段占空比稳定电路的研究方向和待解决问题包括时钟 占空比的可调节范围，脉冲宽度可控以及对时钟抖动的抑制。一般此类电路多采 用以d l l 为核心的时钟管理电路来为流水线型a d 转换器提供其所需要的多相 时钟信号。现今的高速高精度a d 转换器中，片内时钟稳定电路的外部输入时钟 源为片外提供的专用时钟驱动电路提供低抖动的时钟信号，或者低抖动的晶体振 荡器提供外部输入时钟。一般这种外部时钟都具有极低的抖动。片内时钟稳定电 第一章绪论 路的时钟抖动主要来自电路本身。为了达到系统要求，片内时钟稳定电路的噪声 必须控制的足够低，并且片内时钟稳定电路还应能提供时钟同步、合成非重叠时 钟信号等功能。 1 4 论文结构说明 第一章主要介绍选题的意义以及高速高精度a d 转换器中采用时钟脉宽稳定 技术( 也就是占空比稳定) 的必要性。简要的介绍了时钟脉宽稳定技术的国内外 发展现状以及未来发展趋势，提出了本文的研究方向。第二章主要介绍锁相环原 理，推导锁相环与延迟锁相环各模块的传输函数以及总传输函数，了解相位锁定 原理。基于延迟锁相环原理设计了一种时钟稳定电路结构，并通过m a t l a bs i m u l i n k 对设计的结构进行行为级建模验证其可行性。第三章分析了影响a d 转换器动态 特性的因素，主要介绍了时钟抖动对a ，d 数据采样系统的信噪比s n r 的限制， 并分析其原理，推导出了a d 转换器中输入信号频率，系统信噪比以及孔径抖动 之间的制约关系，为直观的估计时钟抖动性能提供了有力的依据。第四章利用所 研究的时钟稳定技术，针对具体a d 转换器对时钟性能的要求，采用a s m c 0 3 5 t m 3 3 5 0 vb i c m o s 工艺，设计了一种基于d l l 原理的片内时钟稳定电路，包括鉴 相器，脉冲产生单元，积分器，压控延迟线等的分析设计过程以及仿真结果。该 时钟稳定电路可用于1 2 b i t - 1 2 5 m h z 流水线型加转换器。在输入频率为1 0 0 m h z 和1 2 5 m h z 时该电路能产生5 0 占空比的时钟信号，其输入时钟占空比可调节范 围达到1 0 一- 9 0 ，精度达到5 0 + 0 5 并且能产生多相非重叠时钟信号。第五章 在前四章的基础上提出了本文的研究结论和未来研究展望。 第二章基于锁相环技术的片内时钟稳定电路结构 7 第二章基于锁相环技术的片内时钟稳定电路结构 片内时钟稳定电路的核心是提供占空比稳定的时钟脉冲信号，配合后级的时 钟驱动电路来产生满足a d 数据采样系统要求的低抖动的时钟信号。时钟稳定电 路的实现方法主要有基于p l l ( p h a s el o c k e dl o o p ) 和d l l ( d e l a yl o c k e dl o o p ) 的 结构。两种结构各有侧重点、各有优劣，本章将主要介绍两种实现方式的原理和 特点，最后基于d l l 原理设计了一种片内时钟稳定电路的结构。 2 1 锁相环原理介绍 锁相的概念是在2 0 世纪3 0 年代提出的。就其发展历史可以追溯到1 6 6 5 年， 霍金斯第一次给出了两个振荡器之间出现相位锁定的物理解释，1 9 3 2 年贝尔赛什 第一个公开发表了锁相环路的数学描述，提出了同步检波理论，再到1 9 4 0 年锁相 技术第一次成功地应用于电视机水平扫描行同步装置中，它抑制了外界噪声对同 步信号的干扰，使电视图像的同步性能得到很大改善。至此锁相环才开始得到了 广泛的应用【l5 1 。对于集成电路来说，七十年代随着集成电路技术的发展，逐渐出 现了集成的环路器件，通用单片集成锁相环以及多种专用的集成锁相环，而这些 就为锁相技术在广泛的领域的应用提供了条件。锁相环凭借其优秀的窄带滤波跟 踪特性，从发明至今的7 0 多年的发展历程中，锁相环不断地在电子学、通信和仪 器中找到了新的应用，例如存储器、微处理器、硬盘驱动电路、射频和无线收发 模块电路以及光纤接收器等。 锁相环是一个能够跟踪输入信号相位的闭环自动控制系统。简单的说它是这 样一种电路：将振荡器输出的信号与一个参考信号同步，使它们工作在同一频率 下。同时锁相环也是一种反馈系统，该系统的反馈信号用来将输出信号的频率和 相位锁定为输入信号的频率与相位。当前集成电路中锁相环的主要应用包括频率 倍增、频率合成以及时钟恢复等等。 锁相环是一个相位跟踪系统，如图2 1 所示输入信号为【1 4 】 耽( ) = ks i n ( c o i t + 吼( c ) )式( 2 - 1 ) 图2 1 锁相系统框图 式( 2 - j ) c 9 v i 为输入信号的幅度，f 是载波信号角频率，吼( c ) 是以载波信号相位 8 基于锁相环技术的片内时钟稳定电路 t 为参考的瞬时相位。若输入信号是未经过调制的载波信号，o i ( ) 是常数，是 输入信号耽( ) 的初始相位。实际中，输入信号一般是调频调相信号，通常0 i ( c ) 是 时间的函数。 输出信号如下： v o c t ) = 圪c o s ( f o o t + o o ( ) )式( 2 - 2 ) 式( 2 - 2 ) 中v o 是输出信号的幅度，是锁相环内振荡器的自由振荡角频率，以( d 是以载波相位t o o t 为参考的瞬时相位，在未受控制前它是一个常数，但在输入信 号的控制之下，以( c ) 就成为一个时间的函数。 锁相环路是一个相位控制系统。对环路起作用的是输入信号耽( c ) 的瞬时相位， 它的幅度通常是固定的。输出信号v o ( t ) 的幅度通常也是固定的，只是其瞬时相 位受到输入信号的瞬时相位的控制，可以直接建立输出信号瞬时相位与输入信号 瞬时相位之间的控制关系。 要保持两个振荡信号的频率相等，必须保证两个信号的相位差恒定。换句话 说，如果能保证两个信号之间的相位差恒定，那么必然保证两个振荡起的频率相 等，这种现象被称为频率同步或相位锁定。这是锁相技术最基本的概念，也是锁 相技术的理论基础。故了解相位锁定对理解锁相环理论是必要的也是必须的。 首先我们知道对于任一正弦信号它的幅度都可以用u l e l t o t + 8 ( t ) 在虚轴上的 投影来表示，它的相位就是该矢量与实轴的夹角，可知为t o t + p ( c ) 。 幅度 c o o ( t ) + o o ( f ) 相位 图2 2 输入与输出信号的相位关系 如图2 2 所示，输入信号的相位为c + o i ( ) ，输出信号的相位为t o o t + o o ( c ) ， 则两者的相位差为： o e ( t ) = t + 仇( 亡) 】一 o j o t + o o ( c ) 】式( 2 3 ) 0 e ( t ) = ( f 一d ) t + o i ( d 一( 0式( 2 - 4 ) 选取作为参考，推导出输入信号的瞬时相位为如下形式： i ( t ) + e i ( t ) = i ) o t + ( f t o o ) t + 仇( 0式( 2 5 ) 令( i ，o = i ) o 一i ) l 为输入信号频率与环路自由振荡频率之差即环路的固有频 率。并且设 第二章基于锁相环技术的片内时钟稳定电路结构 9 e 1 ( t ) - - c 1 ) o ( t ) + 吼( c ) p l ( t ) 为输入信号以c t ) d c 为参考的瞬时相位，可以得到： w l t + 吼( c ) = w o t + 0 1 ( c ) 输出信号的瞬时相位改写为： 式( 2 6 ) 式( 2 - 7 ) c t ，d t + o o ( d = t o o t + 口2 ( c )式( 2 8 ) 口2 ( c ) 是以为参考的瞬时相位。将式( 2 - 6 ) 与式( 2 8 ) 代入式( 2 3 ) 可以得到环 路的瞬时相位差为： e e ( t ) = 9 1 ( ) 一口2 ( c )式( 2 - 9 ) 由式( 2 9 ) 可得到系统的瞬时频差： d 0 。( t ) d e i ( t ) d e z ( t ) j f 一= 。+ i f 一矿 式( 2 1 0 ) 由式( 2 1 0 ) 可以看出，当输入角频率与输出角频率不同时，输入输出信号的瞬 时相位差将随着时间无限增大，输入信号矢量和输出信号矢量将相对旋转，这时 系统进入失锁状态。当且仅当输入信号的频率相等时，两矢量角速度相同，夹角 保持不变，系统才进入锁定状态【1 5 】。 锁相环路是一个相位负反馈系统，它由一个鉴相器或鉴频鉴相器( p d 或p f d ) 、 环路滤波器( l f ，一般是低通滤波器) 和一个压控振荡器( v c o ) 构成。鉴相器对输入 的参考信号的相位和反馈回来的输出信号的相位进行比较，当两信号的相位差保 持恒定或者为零时，环路就进入稳态，则表示相位已经锁定，此时输出信号的频 率就等于输入信号的频率f o u t = f r e f 。否则鉴相器继续进行相位比较，输出一个信 号嵋d 经过低通滤波器或称环路滤波器转换为直流信号，t 就是压控振荡器的 控制电压，它控制v c o 的输出信号频率往参考频率的方向逐渐接近，直到频率 锁定。其原理框图如图2 3 所示： 图2 3 经典锁相环结构框图 由图2 3 可知，经典的锁相环结构包括一个检测输入信号与输出信号相位差 的鉴相器电路( p d ) ，有一个输出信号频率随控制电压变化的压控振荡器电路 ( v c o ) 。因为鉴相器的输出昂d 由直流分量和高频分量组成，而压控振荡器的控制 电压在稳态时必须保持恒定，这样鉴相器的输出信号就必须经过滤波处理。故必 须在鉴相器和压控振荡器之间插入一个低通滤波器( l p f ) ，用来抑制鉴相器输出 1 0 基于锁相环技术的片内时钟稳定电路 嵋d 的高频成分，只把嵋d 的直流分量输出送给压控振荡器，这样才能构成一个基 本的锁相环电路。 反馈环路比较的是输入和输出的相位。如果环路增益足够大，那么在稳态时， 输入相位o i n 与输出相位谚o u t 之间的相位差会降低到很小的值，使相位对齐。那么 什么是相位锁定条件呢? 如图2 - 3 所示，假设d o u t 一口i n 恒定且很小。如果 谚o u 。一口i n 的值不随时间改变，那么环路就进入锁定状态。由此引申出一个推论即： d o o u td 纸n 1 f 一百= u 式( 2 1 1 ) 因此有( ) o u t = ( d i n 这就是频率同步或相位锁定的原理。锁相环一旦锁定，其输 出相对于输入存在一个小的相位差，但该相位差不会随时间变化，输入和输出的 频率却是精确相等的【1 6 1 。 在进行下节内容的介绍前，有必要解释锁相环的几个术语。 ( 1 ) 捕获过程： 假如固有频差在一定范围之内，依靠锁相环路的相位跟踪作用，会迫使输出 信号的相位跟踪输入信号相位的变化，这样，两信号之间的相位差将不会随时间 无限增长，而是最终会使两者的相位差保持在一个有限的范围之内，这个过程就 是锁相环路的捕获过程。 ( 2 ) 捕获频带： 可以通过捕获而使输入频率和输出频率锁定的最大起始频率差( 输入与输出 频率最大起始频率差) 。当锁相环处于失锁状态，输入信号的频率缓慢靠近压控振 荡器的自由振荡频率时，系统能进入同步状态的频率范围。捕获过程完成之后， 系统进入同步状态。捕获过程所需要的时间称为捕获时间t d 。捕获时间的大小不 但与环路的参数有关，而且与起始状态有关。对于一定的环路来说，是否能通过 捕获而进入同步状态完全取决于起始的频差。如果起始的频差超过某一范围，环 路就不能捕获了。这个范围的大小也是锁相环路的一个重要指标，它表征了环路 能通过捕获过程而进入同步状态所允许的最大固有频差，称为环路的捕获带。 ( 3 ) 锁定状态： 当捕获过程结束，环路达到稳定，系统就进入同步状态。而同步状态往往也 被称为锁定状态。 ( 4 ) 稳态相差： 当环路输入为固定频率信号，且环路进入同步状态以后，环路内压控振荡器 的振荡频率已经等于输入信号的频率，即输出信号已锁定在输入信号上，两信号 之间只差一个固定的相位，这就是锁定以后的稳态相差，它是一个很小的值。 ( 5 ) 锁定范围： 第二章基于锁相环技术的片内时钟稳定电路结构1 1 当系统处于锁定状态，输入参考频率缓慢变化，偏离压控振荡器的自由振荡 频率，系统仍然能维持锁定的频率范围称为锁定范围。通常锁定范围也被定义为 能够保持锁定状态所允许的最大固有频差。 2 2 锁相环电路结构与数学模型 前文所述的经典锁相环存在锁定捕获的问题【1 7 1 。因为当锁相环电路工作时， 假设其压控振荡器工作频率远离输入频率，即锁相环处于失锁状态，则在什么条 件下锁相环才能从失锁状态重新进入锁定状态是我们关注的问题d 8 l 。因鉴相器检 测的是不同频率的输入和输出信号，环路从失锁状态到锁定状态的转变就变成了 一个完全非线性的现象。可以证明环路的“捕获范围”与环路滤波器或低通滤波 器( l p f ) 的主极点频率l p f 是同一数量级，换句话说，只有在( d i n 和c o o u t 之间的频 率差比l p f 略小的时候，锁相环环路才能正常锁定。这样的限制就要求输入频率 t o l n 的值必须控制的非常准确，且因为压控振荡器的的中心频率随工艺和温度变化 相当大，进而需要较大的捕获范围【l6 1 。在现代的大多数应用中，经典锁相环的捕 获范围已经被证明是远远不够的。 电荷泵锁相环( c p p l l ) 是近年来应用非常广泛的一种锁相环结构。它引入了 鉴频鉴相器( p f d ) ，p f d 除了能检测相位还能检测频率，这被称为辅助捕获。p f d 的引入大大改善了锁相环环路的捕获范围。图2 4 为电荷泵锁相环的原理框图： k 图2 4 电荷泵锁相环结构框图 下面介绍用于模拟锁相环电路中的各模块电路的结构和数学模型： 2 2 1 鉴相器数学模型 鉴相器( p h a s ed e t e c t o r ，p d ) 是这样的一种电路。p d 的平均输出瓣两输入 信号之间的相位差p 成线性比例关系，如图2 5 所示。理想情况下，瓣p 之 间的关系是直线，并且当( p = 0 时，该直线通过原点。其直线斜率就是p d 的“增 益”，单位为伏弧度( v r a d ) 。 v o u t = k p d 妒式( 2 一1 2 ) 1 2 基于锁相环技术的片内时钟稳定电路 - - _ _ 一 jl v o t r r 缈 ( a ) 鉴相器 ( b ) 传犏曲线 图2 5 鉴相器理想模型以及传输曲线 典型的鉴相器可以由一个异或门构成。当两输入信号相位差发生变化时，输 出端的脉冲宽度随之相应变化，可得到一个与p 成正比的直流电平，相比于其他 鉴相器只能对上升沿或下降沿产生响应，异或门构成的鉴相器电路对上升沿和下 降沿都响应而产生脉冲误差。 鉴相器是锁相环电路的重要组成部分，它完成的功能是对参考信号和反馈信 号之间的相位比较，其输出信号用来控制环路滤波器和后级的压控振荡器v c o 的振荡频率或者压控延迟线v c d l 的延迟时间。鉴相器检测的只是同频率信号的 相位差，对于延迟锁相环d l l 来说应用较多，而对于p l l 来说传统的鉴相器的 特点正限制了p l l 的捕获范围。 2 2 2 鉴频鉴相器数学模型 对于p l l 来说，为了改善锁相环的捕获范围，用于p l l 中的鉴相器还需增 加频率检测的功能。现代的锁相环电路中大多采用鉴频鉴相器( p h a s ef r e q u e n c y d e t e c t o r ) p f d 作为相位检测和频率检测的电路。 鉴频鉴相器的思想是，通过通过鉴频器比较输入频率t - o i n 和输出频率i ) 伽t ，产 生一个与t o o u t u ) l n 成正比的直流分量v l p f ，并且将此电压加到反馈环路的压控振 荡器( v c o ) 上。当初始输入频率差很大时，p f d 起的是鉴相器的作用，它驱使输 出频率值山叫。接近输入信号频率值( i ) i n ，而此时鉴相器保持“静止”。而当 l ( i ) o u t 一( o i n i 足够小时，鉴相器才开始工作，这种方法间接地提高了锁相环电路的 捕获范围。p f d 不但能够比较输入信号的相位差，还能够比较它们的频率，它的 输出不但和输入信号的相位差有关，在p l l 还未锁定的时候其输出也与输入信号 的频率差有关，能够大大加快锁定速度。 最简单的p f d 可以由一个异或门( ) ( o r ) 构成【l6 1 ，通常d 触发器( d f f ) 也能完成 p f d 的功能。如图2 6 所示： 第二章基于锁相环技术的片内时钟稳定电路结构 1 3 图2 6d f f 构成的p f d 结构 p f d 检测参考输入信号与v c o 输出信号的相位频率的差异并将此转换为电 压信号。图2 6 中，在初始状态下，u 、d 信号为低电平，a 为参考信号，b 为反 馈回路信号。该p f d 由两个边沿触发、带复位信号的d f f 组成，触发器的信号 输入端d 均接逻辑“l ”。两输入信号a 、b 作为触发器的时钟信号。若b 信号由 低变高，则d 信号输出高电平。接着a 也从低变高，于是u 信号也输出高电平， 此时与门的输出使两个触发器复位。u 和d 信号同时在短时间变高，但两者平均 值之间的差值依然能够正确的地表示输入相位差或频率差。 平均输出和输入相差之间的关系是直线，并且在输入相差为零时该直线通过 原点。这条直线的斜率就是鉴相器的增益，其单位为v r a d 。其理想的传输特性 如图2 7 所示： 钉 一2石0 2 万 相位误差 图2 7 p f d 理想传输特性 可建立鉴频鉴相器的数学模型为【1 9 1 ： v p f d ( s ) = k p f d q o i n ( s ) 一叩o u t ( s ) 】 式( 2 一1 3 ) 其中k p f d 为鉴频鉴相器的增益，p i n ( s ) 一午。u t ( s ) 为鉴频鉴相器的相位差。 2 2 3 电荷泵数学模型 鉴频鉴相器输出的逻辑电平值应被转化为模拟量才能驱动环路滤波器。而这 中转化是通过电荷泵来实现的。电荷泵因具有只需无源滤波器、提供无限大的直 流增益及无限制的捕捉范围等特点在锁相环电路中被广泛应用。图2 8 所示为典 型的电荷泵电路： 1 4 基于锁相环技术的片内时钟稳定电路 图2 8 电荷泵结构图 锁相环电路的电荷泵由两个带开关的恒流源组成。根据p f d 输出的u p ，d o w n 两逻辑信号，来控制是对环路滤波电容c l p f 的充电或放电。电荷泵的输出是电流 信号，环路滤波器的作用就是将电流信号转换为电压信号，同时将电荷泵输出电 流中的高频分量滤除，达到减小压控振荡器( v c o ) 控制信号v c t 的噪声，提高输出 信号频谱纯度的目的【1 7 1 。电荷泵输出电流的表达式为： m 1 c p - 1 s s 磊 式( 2 一1 4 ) 其中( p 为输入信号与反馈回来的信号的相位差，i s s 为上下两恒流源的电流。 设p f d 的增益为： 弘= 舞( a r a d ) 式( 2 1 5 ) 2 2 4 环路滤波器模型 常用的环路滤波器有无源滤波器和有源滤波器。这里本文以一个二阶无源r c 滤波器为例，推导p f d 和电荷泵加环路滤波器的传输函数。 图2 9 二阶低通滤波器构成的环路滤波器 二阶滤波器的传输函数推导为： 第二章基于锁相环技术的片内时钟稳定电路结构 1 5 耶) = ( al i 去 式( 2 1 6 ) 耶) = j 型 s ( g + c d i + 砟蹉s 】 式( 2 1 7 ) 鉴频鉴相器电