（微电子学与固体电子学专业论文）多时钟域soc的dft架构和测试矢量生成研究.pdf

上海大学硬士学位论文 摘要 随着集成电路制造技术的快速发展，系统芯片s o c ( s y s t e m o l lc h i p ) 正逐渐 交成现实，它采用基于i p ( i n t e l l e c t u a lp r o p e r t y ) 的设计方法，在单一芯片上实 现信号采集、转换、存储、处理和i o 接口等全部系统功能，极大地缩小了系 统体积，提高了设计效率，缩短了设计周期，减少了产品的上市时间( t i m e t o m a r k e t t i m ) 。但是i p 核的复用导致s o c 内经常含有多个时钟域，各时钟域 之间存在复杂的数据传递关系。多时钟域s o c 很容易出现建立时间或者保持时 间不满足的现象，导致电路进入亚稳态而不能正常工作。而且在产生测试矢量 时也很容易产生失效的测试矢量。多时钟域给电路的时序设计、功能设计、测 试架构的建立以及测试矢量产生等提出了更严峻的挑战。 本文针对口复用的s o c ，首先介绍了测试访问机制的发展现状和一些常见 的测试矢量生成算法，然后在此基础上重点研究了基于口复用的多时钟域s o c 的d f t ( d e s i g nf o rt e s t a b i l i t y ) 架构和测试矢量生成方法，提出了一种基于顶层 测试模式控制思想的d f t 架构和一种新颖的a t p g ( a u t o m a t i ct e s tp a t t e r n g e n e r a t i o n ) 方法安全充分捕获方法，同时分析了嵌入式存储器的故障模型 和测试矢量生成算法，提出了m a r c h c + 2 算法。然后使用这些方法，针对一款 视频叠加芯片进行d f t 架构设计和测试矢量生成，通过仿真验证了本文提出的 d f t 架构和测试生成方法的有效性。 多时钟域s o c 经常含有多个口，各口经常使用不同的可测试性设计方法， 如何在顶层对这些m 的测试进行有效控制，是d f t 的一个关键问题。本文提 出了一种基于顶层测试控制模块的测试访问机制，根据各口使用的可测试性设 计方法，将电路分为n ( n o ) 个测试模式。测试控制模块包括测试模式控制模 块、测试输入控制模块和测试输出控制模块，在各模式下，测试控制模块用以 控制测试输入信号和接收测试响应信号。在顶层，这些测试控制信号和测试响 应信号可以共用总线，扫描测试的扫描输入和输出端口还可以和系统端口复用。 一般在d f t 设计时，系统只需增加5 9 个测试端口。在此测试访问机制的基础 v 上海大学硕士学位论文 上，对各口的可测试性设计进行整合，建立整个s o c 的d f t 架构。 s o c 中的多个时钟域之间经常存在着复杂的数据传递关系，使用传统的 a t p g 算法产生测试矢量时，不考虑时序问题，很可能产生失效的测试矢量。 本文在普通方法和安全捕获方法的基础上，提出了一种新颖的a t p g 方法，即 安全充分捕获方法。使用这种a t p g 方法，根据时钟之间的数据传递关系，对 时钟进行分组，确定时钟捕获顺序。经过一次扫描移位周期之后，有多个捕获 周期，从而使用较少的测试矢量得到较高的测试覆盖率。 嵌入式存储器的测试是s o c 可测试性设计的一个重要部分。本文研究了常 用的m a r c h 算法，然后提出了一种适合于双端口s r a m 的m a r c h c + 2 算法，将 存储器的测试分为字间失效检测、字内失效检测和同时读写失效检测三个部分， 可以检测多种存储器故障，达到1 0 0 的故障覆盖率。然后使用软件实现了 m b i s t ( m e m o r yb u i l di ns e l f t e s t ) 的设计。 最后，基于课题组a m 基金项目v a d s o c 芯片进行了d f t 架构设计实现， 并使用文中提出的测试矢量生成方法产生了测试矢量，将文章中所提到的设计 思想在实际s o c 中进行了应用，并取得了较好的结果。 关键词：安全充分捕获方法，内建自测试，扫描测试，可测试性设计，层次 化扫描设计。 v i 上海大学硕士学位论文 a b s t r a c t w i t ht h er a p i di m p r o v e m e n to fi cd e s i g n sa n dt e c h n o l o g i e s d e s i g n e r sc a n i n t e g r a t eac o m p l e xs y s t e mo no n ec h i pa n ds y s t e mo nc h i p ( s o c ) h a sb e e n w i d e l ya d o p t e dr e c e n t l y b a s e do ni pr l 络u et h a th a v eb e e nv e r i f i e d s o cw h i c h a l w a y sh a v em u l t i p l ec l o c kd o m a i n sc a na c h i e v ea l lo ft h ef u n c t i o n s , s u c h 够 s i g n a lc o l l e c t i o n , c o n v e r s i o n , s t o r a g e ，m a n a g e m e n t , i oi n t e r f a c ea n ds oo n b y u s i n gt h es o cd e s i g ns c h e m e ，t h ed e s i g n e r sc a nr e d u c et h es y s t e md i m e n s i o n , a d v a n c et h ed e s i g ne f f i c i e n c y , s p e e du pt h ec y c l ea n dd e c r e a s et h et i m et o m a r k e t ( t im ) o f t h ep r o d u c t i o n s s o cw i t hm u l t i p l ec l o c kd o m a i n si se a s yt o g e ti n t om e t a s t a b l es a t eb e c a u s eo f h o l dt i m ev i o l a t i o n so rs e t u pt i m ev i o l a t i o n s a n di sh a r dt og e n e r a t et e s tp a t t e r n sb e c a u s eo fi n v a l i dp a t t e n s s oi ti sh a r d e rt o d e s i g nt i m i n g , f u n c t i o n , d e s i g nf o rt e s ta n dg e n e r a t et e s tp a t t e r n sf o rs o c w i t h m u l t i p l ec l o c kd o m a i n s t h i sp a p e rf i r s t l yt a l k sa b o u tt h et e s ta c c e s sm e c h a n i s ma n da t p g ( a u t o m a t i ct e s tp a t t e r ng e n e r a t i o n ) a l g o r i t h m sa b o u tt h es o c b a s e do ni pr e u s e t h e nd e s i g nf o rt e s t a b i l i t y ( d f t ) m e c h a n i s ma n da t p ga r er e s e a r c h e d ，a n d a d v a n c e san e wd f tm e c h a n i s mb a s e d0 1 1t h et e s tc o n t r o lm o d u l eo ft h et o p l e v e la n dan 蹦a t p gm e t h o d - s a f ea n dc o m p l e t ec a p t u r em e t h o d a tl a s tt h e f a u l tm o d e l sa n dt e s ta l g o r i t h m so fm e m o r i e sa r et a l k e da b o u ta n dan e w a l g o r i t h mn a m e dm a r c h c + 2i sa d v a n c e d v a d s o cw h i c hi sap r o d u c t i o no f a mp r o g r a mt a s kt e a mi su s e dt ov e r i f yt h e s em e t h o d s ，a n dw eh a v ev e r i f i e dt h e a v a i l a b i l i t yo f t h ed f t m e c h a n i s ma n da t p gm e t h o dt h r o u g hs i m u l a t i o n t h e r ea r eo f t e nan u m b e ro fi p si ns o cw h i c ha r eo f t e nb e e nt e s tw i t h d i f f e r e n tm e t h o d s s oh o wt oc o n t r o lt h et e s to f a l lt h ei p so nt h et o po f t h es o c i sak e yi s s u e t h i sp a p e rp r e s e n t san e wm e t h o dt os o l v et h i sp r o b l e m t h es o c a r ed e v i d e di n t on ( n 0 1w o r km o d e l sa c c o r d i n gt h ed f tm e t h o d so fe a c h 毋 t h e nat e s tc o n t r o lm o d u l ei sd e s i g n e dt oc o n t r o lt h et e s to fe a c hi et h et e s t v 上海大学硕士学位论文 c o n t r o lm o d u l ec o n t a i n st h r e es u b m o d u l e s ：t e s tm o d ec o n t r o lm o d u l e , i n p u t c o n t r o lm o d u l ea n do u t p u tc o n t r o lm o d u l e t h et e s tc o n t r o lm o d u l ei su s e dt o c o n t r o la l lt h et e s tc o n t r o ls i g n a l sa n dr e c e i v er e s p o n s e si ne a c hw o r km o d e t h e s et e s ts i g n a l sc a ns h a r eb u s e s ，a n dt h es c a ni na n ds c a no u ts i g n a l so fs c a n t e s tc a l la l s os h a r eb u s e sw i t hs o m eo t h e rs y s t e ms i g n a l s o n l y5 - 9m o l ep o r t s a l en e e d e di ng e n e r a ld f t an e wd f tm e c h a n i s mf o rs o cw i t hm u l t i p l ec l o c k d o m a i n si sa d v a n c e da tt h eb a s eo f t h i st e s ta c c e s sm o e h a r t i s ma tl a s t t h e r el i f e a l w a y sc o m p l e xd a t at r a n s f e r si n $ 0 cw i t i im u l t i p l ed o c k d o m a i n s s o m ei n v a l i dt e s tp a t t e r n sm a yb eg e n e r a t e dw h e ng n e r a t i n gt e s t p a t t e r n sw i t hg e n e r a la t p gm e t h o d sw i t h o u te o m i d e r i n gt i m i n g an e wa t p g m e t h o dw h i c hi sn a m e ds a f ea n dc o m p l e t ec a p t u r em e t h o do nt h eb a s eo f c o m b i n a t i o n a la t p ga l g o r i t h ma n ds a f ec a p t u r et h e n o l o g yi sa d v a n c e di n t h i s p a p e r i nt h i sm e t h o d a 1 1t h ed o c k s f 1 r ec l a s s i f i e di n t os e v r a lt y p e sa c c o r d i n gt o t h ed a t at r a n s f e r s a n ds e v e r a lc a p t u r ec y c l e sa a p p p l i e df o l l o w i n gas h i f tc y c l e s ow ec a ng e tt h es a m et e s tc o v e r a g ew i t hm u c hl e s st e s tp a t t e r n s t h ed f to fe m b e d e dm e m o r yi sf i l li m p o r t a n tp a r to fs o cd e s i g n s t h i s p a p e rr e s e a r c h e st h em a r c ha l g o r i t h ma n d t h e na d v a n c e san e w a l g o r i t h mn a m e d m a r c h c + 2 i nt h i sa l g o r i t h m ，t h em e m o r yt e s t i n gi sd e v i d e di n t ot h r e ep a r t s ： f a i l u r ed e t e c t i o nb e t w e e nw o r d s f a i l u r ed e t e c t i o ni nw o r d sa n df a i l u r ed e t e e t i o n w h e nr e a d i n ga n dw r i t i n ga l ei m p l e m e n t e da tt h es a m et i m e a n dm a n yf a u l t m o d e l si nm e m o r i e sc a nb ed e t e c t e da n dt h et e s tc o v e r a g ec a nr e a e l a1 0 0 a tl a s t , t h em e t h o d st h a tm e n t i o n e di nt h i s p a p e ra r ci m p l e m e n t e do n v a d s o cw i c hi sd e s i g n e db y a m p r o g r a mt a s kt e a m ，a n dab e t t e rr e s u l ti sg o t k e y w o r d s ：s a f e a n dc o m p l e t ec a p t u r em e t h o d ，b u i l di ns e l f t e s t , s c a nt e s t , o e s i g nf o rt e s t a b i l i t y , h i e r a r c h i c a ls c a ns y n t h e s i s 。 v i i i 上海大学硕士学位论文 原创性声明 本人声明：所呈交的论文是本人在导师指导下进行的研究工作。 除了文中特别加以标注和致谢的地方外，论文中不包含其他人已发 表或撰写过的研究成果。参与同一工作的其他同志对本研究所做的 任何贡献均已在论文中作了明确的说明并表示了谢意。 签名：筵掘壅。日期：垫! 丑。三，1 7 本论文使用授权说明 本人完全了解上海大学有关保留、使用学位论文的规定，即： 学校有权保留论文及送交论文复印件，允许论文被查阅和借阅；学 校可以公布论文的全部或部分内容。 ( 保密的论文在解密后应遵守此规定) 名：童墨簟垫日期：竺! 坚! ：7 上海大学硕士学位论文 第一章绪论 目前，系统芯片s o c 已经成为超大规模集成电路设计的主要方法，而集成 电路设计技术的进步滞后于集成电路制造技术的发展，已成为制约未来集成电 路工业进一步发展的关键。面向s o c 的新一代集成电路设计方法学的研究对于 推动集成电路的发展是至关重要的。以网络通信、软件和微电子为主要标志的 信息产业的飞速发展，既提供了一个前所未有的发展机遇，也营造了一个难得 的市场与产业环境。集成电路作为电子工业乃至整个信息产业的基础得益于这 一难得的机遇，呈现出快速发展的态势。以软硬件协同设计、具有知识产权的 i p 核复用和超深亚微米技术为支撑的系统芯片s o c 已成为超大规模集成电路 发展的趋势“1 ，s o c 内部也常含有多个时钟域。在这种形势下，对于口核以 及s o c 的测试，特别是多时钟域s o c 的测试，呈现出比以往a s i c ( a p p l i c a t i o n s p e c i f i ci n t e g r a t e dc i r c u i t ) 更为复杂的情况，遇到更多困难，需要新的测试结构 和测试策略u 一1 。 1 1课题的提出及相关技术发展现状 随着微电子工艺技术和i c 设计技术的不断提高，系统设计的复杂性越来 越高，s o c 正逐渐变为现实。为了提高设计效率和缩短上市时间，复用以前的 设计模块已经成为设计的必由之路。这种设计模块并不局限于本公司的内部设 计，它还可扩展到其他人设计的模块，这样的模块称为嵌入式内核( e m b e c l d o d c o 瞄。基于i p 核的设计给设计和测试提出了许多挑战性的问题，如知识产权 o p ) 、系统集成、测试策略等。而且目前的s o c 设计一般都基于多个时钟域， 增加了s o c 的时序、功能设计难度，从而给s o c 的可测试性设计和测试矢量 生成提出了更高的要求。目前，系统级芯片的测试开销已经占据了芯片研究开 销的一半以上，因此，s o c 可测试性设计特别是多时钟域s o c 的d f t 架构和 测试矢量生成研究是s o c 技术中非常关键的部分，具有非常重要的意义4 1 。 另外，课题进行可测性设计实现的v a d s o c ，也具有很好的实用价值和应 用前景。目前，国内外要实现在模拟视频信号中叠加入一定量字符信息的方法 上海大学硕士学位论文 基本上有两种模式b 1 。一种是将摄像机输出的视频信号先输入到图像卡或图形 编辑器转换成数字图像，再在p c 机中运用相应的操作软件以实现字符信息的 叠加：另一种是用一些标准的集成电路和分立元件组成专用的字符叠加设备。 后者由于设备的造价相对较低，较为适用于一些所需叠加字符信息量较少，字 符信息相对变化较少的场合，故其使用范围较广。 近几年来，国内使用摄像监控系统的地方越来越多，如银行，大型商场等。 在这些摄像监控系统中，有许多摄像监控点拍摄的图像画面极为相似，有些如 不加指定会很难区剐，这就使整个系统的正常运行存在一定的不便之处。特别 是当图像录像后重放时，这个问题就更突出。为此，在很多摄像监控系统中使 用了上述第二种方法所讲的字符信息叠加设备，使系统中每一个摄像监控点的 图像画面上叠加一定数量的文字字符或图标符号等，以使每一个画面都能很容 易地区别，同时，这些叠加了文字字符或图标的视频信号能直接输入到录像机 进行录像和在监视器上显示。 针对上述第二种方法，本文作者所在国家a m 基金子课题项目组设计了叠 加字符信息于视频信号v a d s o c 芯片。用该系统制作的专用字符叠加设备工 作在由摄像机和监视器组成的摄像监控系统中时，是以较独特的挂接方式介入 系统的( 如图1 1 所示) ：设备的视频信号输入端和叠加信息输出端为同一个节 点，设备的介入对原系统无插入损耗。这不仅能保证摄像监控系统的信号质量， 也为原有摄像监控系统的改造提供了极大的便利。v a d s o c 系统将第四章节详 细介绍。 图1 - 1 使用v a d - s o c 所构建的摄像监控系统结构图 f i g u r e l 1i m a g es u v m ，i s 0 i ys y s t e md e v e l o p e db yv a d s o c 针对s o c 的测试有其独特的特点： 1 ) 具有多个需要测试的独立模块； 2 ) 各独立模块需要不同的测试策略； 2 上海大学硕士学位论文 3 ) 对整个系统的整体测试等。 多时钟域s o c 的测试除了上述特点之外，还给时序、功能设计、测试机制 和测试矢量生成等都提出了更高的要求。所以，多时钟域s o c 的可测试设计解 决的关键问题是：如何将各口的测试在顶层集成，从而在顶层控制整个s o c 的测试；如何对多时钟域s o c 产生测试矢量，从而能够使用较少的测试矢量得 到较高的测试覆盖率；如何有效测试s o c 的嵌入式存储器；如何在不过分增加 测试电路面积开销、系统电路延迟开销和系统测试时间的基础上，保持较高的 测试故障覆盖率等硒。 本论文主要从上述这些问题出发，从d f t 架构和测试矢量生成方法两个方 面，进行多时钟域s o c 的可测性设计研究。 1 2 多时钟域s o c 的可测试性设计 随着集成电路制造工艺的发展，每隔一年半芯片规模增长一倍，工作速度 翻番，这是从2 0 世纪后半期集成电路发展趋势总结出来的经验规律，通常称 为摩尔定律，如图1 - 2 所示。直到目前为止，集成电路产业仍然按照摩尔定律 在快速发展。在2 0 0 2 年，使用o 1 3 i t m 工艺技术可以使得集成电路的规模达到 3 3 0 m 只晶体管。 带 宽 增 长 比 特 每 秒 动态随机存储器 i n t e l 微处理器 图1 2m o o r e 定律和互联网带宽的增长率 f i g u r e l 2 t h e m o o r e l a wa n d t h e b a n d w i d t h i n c r e a s e o f i n t e m e t 3 上海大学硕士学位论文 随着集成电路的设计技术和深亚微米制造技术的迅速发展，集成电路已进入 片上系统时代。 1 2 1多时钟域s o c 的d g l 架构和测试矢量生成 s o c 规模的复杂性给基于口核的多时钟域s o c 的可测性设计带来了诸多 挑战，多时钟域s o c 中包含许多不同的模块或内核，它们的可测试性和可观察 性”，已成为测试的主要问题。系统芯片中的某些模块( 如第三方提供的i p 核) 采 用不同的d f t 方法，甚至不包含任何测试结构，也是系统d f t 设计时必须考 虑的问题。多时钟域s o c 的系统级d f t 包括对测试可行性、测试时间、测试 成本和测试结构对芯片面积的影响等做出设计决策。 面向多时钟域s o c 的可测试性设计技术研究有两条途径：提高系统的可测 试性或降低系统的不可测试性。前者针对已有的多时钟域s o c 设计，通过引入 必要的附加电路，提高系统的可控制性和可观察性。后者是考虑如何生成一个 可测试的电路架构，也就是避免不可测的架构。高层次可测试性综合研究证明， 寻找不可测的电路架构并避免其生成，对整个系统的可测试性具有较大的贡献。 另外，s o c 内各时钟域之间常存在错综复杂的数据传递关系，进行s o c 的时序设计和功能设计时都必须考虑这个问题，否则很容易造成时序上的不满 足，不能正确实现预期的功能。在可测试性设计中，特别是使用扫描测试方法 时，可扫描触发器直接连接成扫描链，之间没有组合逻辑路径，更容易出现时 序上保持时间不满足的问题。所以，对多时钟域s o c 进行d f t 架构设计时， 需要特别注意多时钟域之间的同步问题。 多时钟域也同样给s o c 的测试矢量生成带来了问题。组合a t p g 算法在生 成测试矢量时不考虑电路的时序特性，而且任何时刻都只能有一个时钟捕获数 据，达到一定的测试覆盖率需要生成大量的测试矢量，而且很可能有失效的测 试矢量生成m 8 。因此必须改进多时钟域s o c 的测试矢量生成方法( 参考文献) 。 在此基础上，出现了一种安全捕获方法9 1 ，对时钟进行分组，使用带有时序特 性的测试矢量生成算法，在达到同等测试覆盖率的前提下，一定程度上减d , t 生成的测试矢量的数目，但是这种方法比较片面。 4 上海大学硕士学位论文 一个完整的系统级芯片测试应该包括测试架构的建立和测试矢量生成两个 方面，以保证在顶层控制整个系统的测试，使用较少的硬件开销、延迟开销、 测试时间开销达到一定的测试覆盖率要求。 1 2 2可测试性设计的意义 以前人们采用专用的测试设备来完成集成电路制造完成后的测试。在电路规 模不大的情况下，这种方法是可行的。但随着设计越来越复杂，电路规模越来越 大，测试也变得越来越复杂，测试的费用越来越高，单纯依靠专用的测试设备的 做法变得越来越不可行，于是人们不得不在设计的一开始就考虑电路的测试问 题，这就是所谓的可测试性设计。 可测试性设计一般包含两个方面的内容盯：为了使测试变得简单，增加适 量的电路；在测试过程中，必须向电路施加一定量的测试序列，即测试向量，测 试向量应尽可能简单。采用可测性的设计方法可以给测试工作带来很多益处：如 减少测试时间、简化测试过程、提高故障覆盖率等。目前常用的可测性设计有很 多种，如基于扫描设计、内建自测试b i s t ( b u i l d i n s e l f t e s t ) _ 、边界扫描设计 等。 可测试性设计的意义主要有： 1 ) 缩短产品上市时间：由于在设计时考虑了可测性设计，这就允许设计者 自动进行测试模式生成，从而大大缩短了整个设计周期，加快产品进入市场的 速度。 2 ) 降低测试费用：由于在设计时考虑了可测性设计，使得设计者可以顺利 运行a t p g ( a u t o m a t i c t e s t p a t t e m n g e n e r a t i o n ) 工具，而a t p g 工具通常具有 测试模式压缩能力，可以减少测试模式数目，缩短芯片测试时间，从而降低测 试费用。 3 ) 提高产品质量：可测性设计可以使设计获得较高的测试覆盖率。 1 3 论文的主要研究内容 本论文对s o c 的可测性设计问题以及多时钟域的特点进行了研究，提出 5 上海大学硕士学位论文 了一种适合于多时钟域s o c 的d f t 架构和测试矢量生成方法( 包括安全充分 捕获方法和针对嵌入式存储器的m a r c h c + 2 算法) ，论文研究的主要内容如下： 1 ) 结合s o c 的可测性设计问题，研究了目前常用的几种测试访问机制2 1 和可测试性设计方法，提出了一种基于顶层测试控制模块的访问机制，并由此 提出了一种适合多时钟域s o c 的d f t 架构。 2 ) 研究适合多时钟域s o c 的层次化扫描设计方法，然后分析测试矢量生 成算法，在常用的测试矢量生成方法和安全捕获方法的基础上，提出了一种适 合于多时钟域s o c 的安全充分捕获方法，从而在同等测试覆盖率和测试面积的 前提下，大大减少了测试矢量。 3 ) 研究了嵌入式存储器的常用m a r c h n 3 1 算法，针对双端口异步s r a m 提 出了一种高效的m a r c h c + 2 算法，得到1 0 0 的测试覆盖率，并且根据此算法对 s r a m 进行了m b i s t 设计。 本论文在以上工作和研究的基础上，使用上述方法对课题中的v a d s o c 进行了验证。v a d s o c 内集成了m c u 、m e m o r y 、v a c 、c o n t r o l 四个m ， 有7 个时钟域，基本符合多时钟域s o c 的特点。v a d s o c 的基本结构和设计 原理将在第四章详细介绍。在课题中，使用s y n o p s y s 公司的软件d f t c o m p i l e r 和m e n t o r 公司的m e m o r ya r c h i t e c t u r e 实现了该d f t 架构，然后使用s y n o p s y $ 公司的软件t e t r am a x 生成测试矢量，并通过仿真验证了该d f t 架构和测试矢 量生成方法的有效性。 1 4论文的结构安排 本文在研究多时钟域s o c 可测试性设计的基础上，提出了一种基于顶层测 试控制思想的d f t 架构和测试矢量生成方法( 包括安全充分捕获方法和针对嵌 入式存储器的m a r c h c + 2 算法) ，并使用一款视频叠加芯片v a d s o c 进行了验 证。研究内容涉及多时钟域s o c 技术和深亚微米技术以及目前常用的d f t 方 法全扫描、b i s t 等，其中第三、第四和第五章是本文的重点。 第一章概论部分提出了选题的意义，论文的研究内容和结构安排。 第二章说明了多时钟域s o c 的时序、功能设计难度以及对多财钟域s o c 6 上海大学硕士学位论文 进行可测试性设计的难度。然后介绍目前常用的几种测试访问机制，最后介绍 了有关测试生成算法的一些基本问题。 第三章详细说明了针对多时钟域s o c 的d f t 架构设计方法和测试矢量成 方法。首先研究顶层测试控制模块的设计，然后针对多时钟域的复杂$ o c 的特 点，研究了层次化扫描设计方法。研究多时钟域s o c 的时序特点，在常用测试 生成方法和安全捕获方法的基础上，提出了一种适合于多时钟域s o c 的安全充 分捕获方法。研究嵌入式存储器的故障模型u 柏，在常用的m a r c h 算法的基础上， 针对双端口异步s r a m 提出了一种新颖的m a m h c + 2 算法。 第四章简单介绍了v a d s o c 芯片的基本结构和设计原理，对v a d s o c 进行d f t 架构设计。采用作者提出的m a r c h c + 2 算法，对v a d s o c 内的双端 口s r a m 进行了m b i s t 设计。然后将存储器i p 旁路，使用层次化扫描设计方 法对该s o c 进行扫描设计。最后设计顶层的测试控制模块，给出了电路的顶层 电路图和门级网表，用于后面的布局布线等工作。 第五章使用安全充分捕获方法对v a d s o c 产生测试矢量，然后对该d f t 架构进行仿真验证，证明该d f t 架构和测试矢量生成方法的有效性。 第六章总结了论文的研究成果和本文研究不足之处，并提出了本课题进 一步研究的方向与任务。 7 上海大学硕士学位论文 第二章多时钟域s o c 的可测试性设计发展现状和 测试矢量生成算法概述 随着设计与制造技术的发展，s o c 已经成为现实，s o c 经常含有多个时钟 域。多时钟域s o c 的测试架构建立和测试矢量生成方法，已经成为多时钟域 s o c 的关键技术之一。本章首先介绍多时钟域s o c 的一些特点，然后介绍了 目前常用的测试访问机制和测试生成算法。这是研究、改进多时钟域s o c 的 d f t 架构和测试矢量生成方法的基础。 2 1多时钟域s o c 在s o c 设计中，如果所有的电路模块共用一个时钟，模块中所有的寄存器 都是由同一个时钟边沿来触发，这样的时钟设计可以使s o c 的整个设计流程易 于处理，从综合( s y n t h e s i s ) 、布局布线( p l a c e & r o u t e ) 至f 静态时序分析( s t a t i c t i m i n g a n a l y s i s ) 都可以得到比较完美的实现。但是，在s o c 设计中，常常会出 现如下情况：设计中需要2 个或2 个以上的锁相环( p l l ) 产生不同的时钟源， 即存在多个异步时钟；寄存器不是由同一个上升沿或下降沿触发，即存在多沿 触发、多个分频时钟等，这些因素可归结为多时钟域的问题，都会导致s o c 时 序、功能设计以及可测试性设计更加困难。 1 亚稳态与多时钟域 触发器是s o c 设计最常用的基本元件。如果触发器正常工作，必须使触发 器在工作过程中满足一定的数据建立时间和保持时间。对于使用时钟上升沿触 发的触发器来说，建立时间指在时钟上升沿到来之前，触发器数据端的数据保 持稳定的最小时间。而保持时间是时钟上升沿到来之后，触发器数据端的数据 还应继续保持稳定的最小时间。触发器的建立时间和保持时间如图2 - 1 所示。 为保证触发器正常工作，在时钟上升沿前后的这个窗口内，触发器数据端的 数据应该保持不变( 电容器充放电需要时间) 。在建立，保持之间的小窗口中变 8 上海大学硕士学位论文 l 图2 - 1 触发器的建立时间和保持时间 f i 9 2 1t h es e t u pt i m ea n dh o l dt i m eo f at r i g g e r 化时，数据是不确定的，使得触发器工作在一个不确定的状态( 或者为高电平或 者为低电平) ，这种不确定状态就称为亚稳态。如果建立时间或保持时间不能得 到满足，触发器就会进入亚稳态，如图2 2 所示。当f f l q 的数据满足不了f f 2 寄存器的建立时问时，f f 2 寄存器进入亚稳态区域。当触发器处于亚稳态时， 且处于亚稳态的时间超过了一个时钟周期，这种不确定状态还会影响到下一级 的触发器，最终导致连锁反应，从而使整个系统功能失常。因此，在s o c 设计 中要绝对避免这种情况出现。 蝴八八八八 器乇确脚。八咫二7 f f 2 ，q 厂c 亚稳态 区域 图2 - 2 触发器的亚稳态现象 f i 9 2 - 2m c t a s t a b i l i t yo f at r i g g e r 在s o c 设计中，按时钟性质可以分为单时钟域设计和多时钟域设计。一个 单时钟域设计的例子如图2 - 3 ( a ) 所示。单一的时钟贯穿整个电路系统，电路 9 上海大学硕士学位论文 中所有的时序元件都是由同一时钟触发；而多时钟域设计采用了2 个或2 个以 上的不同时钟来触发不同的触发器，如图2 3 ( b ) 所示。相对多时钟设计，单 时钟设计不存在时钟之间的延迟( s k e w ) ，建立保持时间约束容易满足，从而 不易出现亚稳态现象。因此，单时钟域的芯片设计相对简单，可靠性也高。 多时钟域可分为两种情况：一种是频率不同、相位差也不同；另种是频 率不同、相位差恒定。如图2 4 所示。从图2 4 ( a ) 可看出，由于两个时钟的 相位差始终是变化的，即时钟之间的延迟不确定，因此，时钟之间直接传输数 据容易出错。对于相位差恒定、不同频率的两时钟域( 图2 4 ( b ) ) 来说，由于 时钟之间的延迟是固定的，时钟域之间数据传输的性能就会降低。 辨聊 时钟illl ( a ) 单时钟域设计 ( b ) 单时钟域设计 图2 3 单时钟域与多时钟域设计 f i 9 2 3d e s i g nw i t hs i n g l ec l o c kd o m a i no r m u l t i p l ec l o c kd o m a i n s 晰a 田匿 团厂 时钟b i r i l | 厂 鍪厂 ( a ) 不同频率、不同相位的两个时钟 ( 相位差始终在变，见图中阴影部分) 时他日厂 门厂 时钟b ；r r 时钟l ji习l ( b ) 不同频率、相同相位的两个时钟 ( 相位差恒定，见图中阴影部分) 图2 4 多时钟域设计的时钟信号 f i 9 2 - 4t h ec l o c ks i g n a lo f d e s i g n sw i t hm u l t i p l ec l o c kd o m a i n s s o c 一般含有c p u 、d s p 、m e m o r y 、a d c d a c 、p l l 等多个m 模块，因 此经常含有多个时钟域。从上面的分析可知，在时钟域之间传输数据时很容易 出错。对多时钟域s o c 进行可测试性设计特别是扫描设计时，扫描链上的触发 器在移位周期更容易出现维持时间不满足的情况。而且将不同时钟域内的触发 器连在一条扫描链上时，该问题更加严重，一定要加入同步逻辑，否则很容易 1 0 上海大学硕士学位论文 使电路进入亚稳态，导致测试实效。在测试生成时，各时钟域之间的数据传递 关系会导致失效测试矢量的产生，最终导致测试失效。因此，多时钟域不仅对 s o c 的时序和功能设计带来困难，同样对s o c 的可测试性设计和测试矢量生 成造成困难。第三章会详细介绍多时钟域s o c 进行扫描设计的方法和测试矢量 生成方法。 2 2基于i p 复用s o c 的测试访问机制的发展现状 随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门 的集成，现在又发展到p 的集成：系统芯片s o c 的设计。一个典型的系统芯 片，可能含有来自不同厂商的c p u 、d s p 、m e m o r y 、a d c d a c 、p l l 等不同 的核电路( c o r e ) ，或许还有系统整合这些设计而加入的用户定义逻辑( u s e r d e f i n el o g i c u d l ) 。因此s o c 内部经常含有多个时钟域，这些时钟域之间存 在着错综复杂的数据传递关系，是进行s o c 设计的关键技术之一。 s o c 中的口来源不同，有着各自不同的测试模型和测试要求。而且当口 集成到系统之后，原本坤边界上的输入输出( 1 0 ) 端口会嵌入到s o c 芯片中 去，p 的可测试特性会发生变化。因此必须进行s o c 的测试访问机制( t e s t a c c e s s m e c h a n i s m , t a m ) 研究。针对s o c 所面临的挑战，i e e e 及v s i a 等国际组织 为s o c 测试标准的制定做出了不懈的努力，分别提出了i e e ep 1 5 0 0 标准和 v s i a 测试访问体系。很多p 最初是作为单一芯片而设计的，因而大都含有i e e e 1 1 4 9 1j t a g 结构，利用j t a g 结构进行s o c 的测试也很方便。 2 2 1i e e ep 1 5 0 0 标准的研究 i e e ep 1 5 0 0 标准是针对s o c 的坤核测试的标准，它主要侧重于对嵌入式 口核测试需求的两方面进行规定：其一是围绕核的测试环( i pw r a p p e r ) 二是 片上测试访问机制1 1 5 , 1 6 1 。 i e e ep 1 5 0 0 的目的是要制定一个核心电路的测试标准化架构，它包含三点： 1 ) 定义口核与系统芯片之间的测试界面； 2 ) 建立嵌入式核的存取与隔断机制，使得测试向量与程序可重复使用，并 上海大学硕士学位论文 提供系统芯片中m 核之间的连接及u d l 的测试； 3 ) 为了有效改善p 核用户和p 核提供者的测试效率，期望能将符合p 1 5 0 0 标 准的核以即插即用( p l u g - a n d - p l a y ) 方式整合于系统芯片中。 因此，i e e ep 1 5 0 0 的研究范围也就确定，它主要包括：制定核心电路周围的 测试界面、界面的访问( a c c e s s ) 与隔断( i s o l a t i o n ) 机制及一种可用来描述p 1 5 0 0 的测试架构与流程的核测试描述语言( c o r et e s tl a n g u a g e ，c t l ) 。 i e e ep 1 5 0 0 嵌入式核测试的基本架构核心模块有三个部分：口测试环、测 试访问杌制( t a m ) 和测试控制机制( t c m t e s tc o n t r o lm e c h a n i s m ) ，如图2 5 所示。 图2 5i e e ep 1 5 0 0 基本架构 f i 9 2 - 5i e e ep 1 5 0 0s t a n d a r ds t r u c t u r e p 1 5 0 0 的测试环是围绕内核的一个