（微电子学与固体电子学专业论文）宽频段射频电路的esd保护设计.pdf

摘要 摘要 在集成电路制造过程中，静电放电是众多可靠性问题中最重要的一项。随着 集成电路尺寸的日益缩小和工作频率的快速增加，对于射频集成电路的静电放电 保护设计是c m o s 工艺下射频集成电路应用的关键性问题。射频集成电路的每个 i o 端都需要e s d 保护电路。然而，e s d 保护电路所带来的寄生效应，将会对宽 频段射频集成电路的阻抗匹配、噪声指数和功率增益三方面的射频性能有负面影 响。随着射频电路工作频率的增加，由e s d 保护电路所引起的射频性能下降将更 明显。因此，射频前端电路和e s d 保护电路需要整合设计以同时提高射频性能和 e s d 耐受度。 本文讨论了射频e s d 保护设计中的新挑战，e s d 保护电路对射频核心电路的 影响，衡量射频e s d 设计的方法，列举和讨论了c m o s 工艺下射频电路的e s d 防护架构。重点研究了等面积分布式静电放电( e s d e s d ) 并在此基础上改进得到的 递减面积分布式静电放电( d s d e s d ) 防护架构。e s d e s d 防护架构是指将e s d 防 护元件分成几个等面积的单元安置在信号输入端到内部电路端之间，d s d e s d 则 是将e s d 防护器件分成面积不同的各部分，从信号端到核心电路按递减尺寸安置。 在分布式放大器( d a ) 上应用这两种分布式e s d 保护电路，在t s m c0 1 8 mr f 工 艺条件下使用a d s ( a d v a n c e dd e s i g ns y s t e m ) 进行特性仿真。仿真结果证明：配置 这两种新型e s d 保护架构，可以成功地在宽带射频放大器中整合设计射频性能和 e s d 耐受度。 关键词：静电放电( e s d ) 保护电路宽频段射频电路等面积分布式静电放电 ( e s d e s d ) 递减面积分布式静电放电( d s d e s d ) 分布式放大器( d a ) a b s t r a c t a b s t r a c t e l e c t r o s t a t i cd i s c h a r g e ( e s d ) i so n eo ft h em o s ts e r i o u sr e l i a b i l i t yi s s u e si ni c m a n u f a c t u r i n g w i t ht h ec o n t i n u o u ss c a l i n go fc m o st e c h n o l o g ya n dr a p i di n c r e a s eo f o p e r a t i n gf r e q u e n c i e s ，e s dp r o t e c t i o nd e s i g nf o rr fc i r c u i t sh a sb e e no n eo ft h ek e y c h a l l e n g e st oi m p l e m e n tr fi c si nc m o st e c h n o l o g y o n c h i pe s dp r o t e c t i o nc i r c u i t s a r en e e d e df o ra l li op a d si ni n t e g r a t e dc i r c u i t s h o w e v e r , t h ee s d - i n d u c e dp a r a s i t i c e f f e c t sw i l lc a u s er fp e r f o r m a n c ed e g r a d a t i o no nt h r e ea s p e c t s ，w h i c ha r en o i s ef i g u r e ， p o w e rg a i n ，a n di n p u tm a t c h i n g t h i si m p a c tw i l lb e c o m em o r es e r i o u sa st h eo p e r a t i o n f r e q u e n c yo fr fc i r c u i t si n c r e a s e s t h e r e f o r e ，t h er ff r o n t e n dc i r c u i ta n dt h ee s d p r o t e c t i o n c i r c u i tn e e dt ob ec o - d e s i g n e dt os i m u l t a n e o u s l yo p t i m i z et h er f p e r f o r m a n c ea n de s d r o b u s t n e s s t h i sp a p e rd i s c u s s e sv a r i o u sn e wd e s i g nc h a l l e n g e si nr fe s d p r o t e c t i o na n dt h e i m p a c t so fe s dp r o t e c t i o nc i r c u i t s o nr fc o r ec i r c u i t s i tp r e s e n t sam e t h o df o r e v a l u a t i n gr fe s dp r o t e c t i o nd e s i g n sa n da d d r e s s e st h ee s dp r o t e c t i o ns t r a t e g i e sf o r r fc i r c u i t si nc m o st e c h n o l o g ya sw e l l t h ee q u a l s i z e dd i s t r i b u t e de s d ( e s d e s d ) p r o t e c t i o ns c h e m ea n dt h ed e c r e a s i n g - s i z e dd i s t r i b u t e de s d ( d s d e s d ) p r o t e c t i o n s c h e m ea r er e s e a r c h e d t h ee s - d e s dp r o t e c t i o ns c h e m ed i v i d e so n ee s dp r o t e c t i o n d e v i c ei n t os e v e r a le q u a l s i z e dp a r t sa n dp l a c i n ge a c ho ft h e mf r o mt h es i g n a lp i nt ot h e c o r ec i r c u i t ，w h i l et h ed s d e s dp r o t e c t i o ns c h e m ed i v i d e so n el a r g ee s dp r o t e c t i o n d e v i c ei n t os e v e r a lp a r t sw i t hd i f f e r e n ts i z e sa n da l l o c a t e st h ee s dp r o t e c t i o nd e v i c e s w i t hd e c r e a s i n gs i z ef r o mt h es i g n a lp i nt ot h ec o r ec i r c u i t t w od e s dp r o t e c t i o n s c h e m e sa r ea p p l i e dt op r o t e c td i s t r i b u t e da m p l i f i e r s ( d a s ) a g a i n s te s ds t r e s s e s f o r t s m c0 18u mr fp r o c e s s ，t h ec i r c u i tc h a r a c t e r i s t i c sa r et e s t e db yu s i n ga d s s i m u l a t o r b yu s i n gt h e s et w on e we s dp r o t e c t i o ns c h e m e s ，b o t ho fr fp e r f o r m a n c e a n de s dr o b u s t n e s sc a nb es u c c e s s f u l l yc o d e s i g n e di nt h eb r o a d b a n dr fa m p l i f i e r s k e y w o r d s ：e l e c t r o s t a t i cd i s c h a r g e ( e s d ) ，p r o t e c t i o nc i r c u i t s ，b r o a d b a n dr f c i r c u i t s ，e q u a l - s i z e dd i s t r i b u t e de s d ( e s - d e s d ) ，d e c r e a s i n g - s i z e dd i s t r i b u t e de s d ( d s - d e s d ) ，d i s t r i b u t e da m p l i f i e rf o a ) 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学分和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名：日期 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本人签名： 导师签名： 日期 醐卓中蚂 第一章绪论 第一章绪论 1 1 研究背景和目的 e s d ( e l e c t r o s t a t i cd i s c h a r g e 静电放电) 耐受力是c m o s 集成电路制造中最重要 的可靠性问题之一。随着c m o s 集成电路工艺尺寸不断减小和工作频率的快速增 加，在不影响正常的核心电路功能的情况下为芯片提供有效的e s d 保护已经是个 巨大的挑战。 为了满足高速和射频电路的抗e s d 要求，传统的e s d 保护电路由一对二极管 安置在靠近i o 引脚处，同时配置电源线静电放电保护电路，从而在不引起核心电 路性能严重退化的情况下提供全芯片静电放电保护能力。这一组二极管被设计成 特定尺寸来提供足够好的e s d 保护水准符合实际标准。遗憾的是，即使如此小小 的二极管对的寄生电容也能引起核心电路r f 表现水平的下降。因此，在e s d 耐 受力和射频表现之间必须做个权衡。 e s d 保护电路主要应用于集成电路的i o 接口，在第一时间泄放e s d 电流。 由于e s d 保护电路本身并不属于核心电路，对集成电路会有影响。相比于模拟电 路，r f i c 前端电路更容易受到e s d 保护电路寄生效应得影响，也就更难在电路 性能和e s d 耐受度之间取得平衡。对于射频电路来说，通常低噪声放大器 ( l o w n o i s ea m p l i f i e r , l n a ) 及功率放大器( p o w e ra m p l i f i e r p a ) 为r f i c 前端电路的 前级部分，其阻抗匹配、信号增益或输出功率，对于静电放电防护电路的寄生效 应相当敏感，使得一般用于多数集成电路的防护电路，并不适合直接搭载至射频 集成电路信号端。虽然针对l n a 的e s d 保护设计已有了广泛的研究【l 】【2 1 ，但是对 于p a 的e s d 保护电路研究仍然较少，尤其是对于高速宽频段射频集成电路的e s d 保护研究较少。 出于得到高e s d 耐受度的目的设计了大尺寸e s d 保护器，其所带来的电容性 负载，由于阻抗失配和带宽减小等原因对宽频段射频集成电路会有严重的负面影 响。为了使e s d 保护器件对核心电路r f 表现的负面影响降到最小，最佳选择就 是将核心电路和e s d 保护电路进行整合设壬t ( c o 。d e s i g n ) t 3 1 。假如有可能部分或者 完全将e s d 箝制器件整合进正常的核心功能电路中，那么对于r f 表现的负面影 响就会消失。同时为了保证加了e s d 保护的芯片仍然能够工作在宽频段，必须在 设计结构上有更好的方法。 本论文研究了当今r f e s d 保护设计的特点，发展现状及适合于射频集成电 路静电放电保护的各种电路。使用等面积分布式静电放电防护架构及其改进而来 的递减面积分布式静电放电防护架构对分布式放大器( d a ) 进行整合设计 2 宽频段射频电路的e s d 保护设计 ( c o d e s i g n ) 的静电放电保护，使得e s d 保护电路融入到核心电路中形成一个整体， 达到既提供了有效的e s d 保护又不对核心电路r f 性能产生较大负面影响的目的， 确保r f 电路功能正常。 使用整合设计的设计理念和新型分布式静电放电防护架构设计出的分布式放 大器，通过a d s ( a d v a n c e dd e s i g ns y s t e m ) 仿真器在t s m co 1 8 u r n 工艺库下进行电 路仿真，比较未配置e s d 保护电路和搭载两种分布式e s d 保护电路的d a 的各种 仿真参数，对其搭载e s d 保护电路后的r f 性能进行比对评价，验证设计效果。 实验证明使用这种新型宽频段e s d 保护架构，分布式放大器在射频性能上只有较 小程度退化，具有优秀的宽频性能表现，这样的设计方法和保护结构将不会是宽 频段射频集成电路在r f 性能方面的负面影响因素。 1 2 论文结构 论文第二章分析了r f e s d 保护电路设计的关键，介绍了r f e s d 的基本概念， 失效机理，保护器件，讨论了r f e s d 保护中的保护电路和核心电路相互影响等 关键问题，总结了r f 。e s d 设计的表征方法。 第三章对c m o s 工艺下射频集成电路中的e s d 保护架构进行了广泛的研究和 分类总结。 第四章对适用于宽频段射频集成电路的等面积分布式e s d 防护结构( d e s d ) 进行了优化改进，通过a d s 仿真，分析，讨论了这种结构在宽带r f e s d 保护上 的优越性。 第五章将两种分布式e s d 保护架构应用于分布式放大器，进行整合设计通过 对搭载分布式e s d 保护电路的分布式放大器在r f 性能方面的仿真，讨论这种设 计的效果。 第二章r f - e s d 保护电路设计的关键 3 第二章r f e s d 保护电路设计的关键 2 1r f e s d 基本概念 对于射频电路的e s d 设计，必需关注的问题和方法和惯用在数字电路中的 e s d 保护设计有一些基本的区别。高速发展的e s d 保护设计如果可能的话通常使 用一些传统的e s d 设计惯例，但当它们不适合r f 电路应用时也常常放弃一些设 计惯例、e s d 保护电路和设计方法。在r f e s d 设计的发展中，除了新方法外， r f e s d 设计规则也在转向和采纳原微波射频电路设计者的设计方法，一种独特的 r f e s d 设计方法将会被建立，同时满足r f 功能应用和静电放电保护的要求【4 1 。 r f e s d 保护设计目前正随着持续增大的应用频率而向前发展。关键问题是什么因 素使得这种新的r f e s d 设计方法区别于传统的e s d 设计方法，并且它和r f 电 路设计方法又有多大区别。 r f - e s d 的应用频率决定该用怎样的e s d 的防护方案：在r f e s d 设计中， e s d 保护的架构和方法有可能和应用频率有关。低于1 g h z ，传统的片内硅e s d 保护电路方案就足够了。在1 g h z 和5 g h z 之间，那么e s d 保护器件的选择就得 在负载和其它r f 性能参数间做个权衡。在5 g h z 1 5 g h z ，r fe s d 整合综合设计 是不可避免的程序。超过以上这些应用频率，片外保护和非传统e s d 架构有可能 是必要的。 e s d a n d r f e s dv s r f e s d - r f o n - c h i pa n d o f f - c h i p i n d e p e n d e n td e s i g n o p u m i z a u o n c o s y n t h e s i s o f f - c h i p p r o t e c t i o n p r o t e c u o n e s dr o b u s t a c t i v ea n dp a s s i v e e l e m e n t s l 厂 g h z5 g h z1 0 g h z5 0 g h z 图2 1i 心e s d 设计和应用频率的关系 e s d 元件中的r f 模型：除了射频电路和元件，建立射频电路需要直流和射频 模型。因此，所有e s d 元件必须有完整的r f 品质模型。这和对e s d 模型依赖度 不高数字电路e s d 设计方法有很大的区别。数字电路e s d 设计不需要一个物理模 型。相反，射频应用需要一些形式的e s d 元件的射频模型分析，因为这些e s d 元 件会影响所有的r f 功能参数。这会影响物理设计实现。 4 宽频段射频电路的e s d 保护设计 r f e s d 设计方法：除了需要高品质r f 模型，e s d 设计方法也需要完整的 r f 模型支持。因此，e s d 保护的计算机辅助设计方法必须解决这个问题。举个例 子，有可能需要在数字设计中用不到的新的计算机辅助设计方法，并且这种方法 更适合与r f 设计环境。 r f e s d 设计芯片子功能合成：配置了r f e s d 保护设计，数字、模拟和射频 段的合成有可能需要基片和互连系统的特殊结构，来隔离电噪声，同时在芯片各 类型电路区段间提供e s d 保护。这需要特殊的物理结构和电路来安置各子功能块 的e s d 保护电路。尽管使用了与应用于数字e s d 设计相同的e s d 保护网络，但 由于射频应用方面的影响，设计选择却大不相同。比如，e s d 二极管可以用在在 两个芯片子功能块的地线之间。在e s d 数字设计中，这么做的关键是不同电压的 隔离，而对于r f e s d 设计方法来说，关键问题却是电容耦合，及其对电路网络 r f 稳定性的影响1 5 j 。 r f e s d 测试方法：在r f 元件的e s d 测试中，需要在元件级和系统级建立特 殊的测试来评价e s d 退化。特殊的r fe s d 测试方法需要关注不同的直流和射频 参数退化来估计加e s d 应力之前和之后的情况【6 】。数字e s d 设计方法和r f e s d 设计方法之间的一个区别就是数字e s d 设计关注于直流电压漂移和漏电流，而 r f e s d 设计方法却主要关注于射频参数，以及直流特性退化和射频特性退化哪个 先发生。 r fe s d 失效标准：在r f 应用中，功能上的要求与数字应用中的要求区别非 常大。需要建立基于射频参数，直流参数和系统级要求的特殊的r f 参数和e s d 失效标准。这些都区别于传统的只关注直流漏电流评价的e s d 保护方法【6 】。 2 2r f e s d 失效机理及判断 e s d 失效机理导致r f 半导体元件的潜在性损伤和毁坏两种失效。e s d 失效 机理和工艺类型，器件，电路结构和r f 芯片结构密切相关。 r fi o 接口电路在有源器件( l n a 核心，p a 核心，和r f 开关核心) 和r f 焊 垫之间的网络中包含许多无源器件，这些无源器件网络对于射频信号来说就像是 滤波器和阻抗变换器。另一方面，传统的混合信号i o 接口电路由有源器件直接连 接到i o 接口上。它们从根本上拥有不同的电路结构，因此，两种类型的i o 接口 在e s d 应力下呈现不同的影响。 在传统混合信号i o 接口，巨大和破坏性的e s d 电流直接毁坏有源性器件的 漏端。结果是造成器件的直流漏电流急剧增大，甚至是器件漏端开路。在射频电 路i o 接口，静电放电电流首先遭遇无源器件网络。破坏性电流沿着无源性器件 第二章i 沉e s d 保护电路设计的关键 5 流动，造成器件特性偏移，如金属迁移，并且随之而来的是串联寄生阻抗的增加。 根据电路结构，有源器件随之损毁。有源器件可被流经金属互连线的e s d 电流直 接击穿，或被沿电容耦合的e s d 过应力电势差形成的强电场间接击穿，这都取决 于电路结构。 器件在测试情况下增大的直流漏电流是传统混合信号i o 接口的通常失效标 准。但是，对于射频电路，并不清楚增大的直流漏电流是否可以可靠地预测性能 退化或失效。任何有源器件网络的毁坏在射频工作中都会带来更明显的性能变化， 因为它改变了匹配网络的特性。 总之，很明显e s d 在r f 系统芯片上的影响不仅需要简单的直流漏电流测试， 也需要复杂的射频功能测试，射频性能的判定需要对s 参数进行比较，以及大信 号的r f 运行。 2 3e s d 防护器件 在集成电路中加入e s d 防护电路，该e s d 防护电路要发挥防护效果，以避免 集成电路内的组件被e s d 所损伤。当e s d 电压出现在i o 脚位上时，制作于该i o p a d 旁的e s d 防护电路必须要能够及早地导通来排放e s d 放电电流。因此，e s d 防护电路内所使用的组件必须要具有较低的击穿电压( b r e a k d o w nv o l t a g e ) 或较快 的导通速度。 e s d 防护组件在e s d 应力之下，如果具有较低的工作电压( o p e r a t i n gv o l t a g e ) ， 则在该e s d 防护组件上所产生的电能( p o w e r ) 就会较小，也就是因静电放电而产生 的热量就会较小。这些热量就由该e s d 防护组件来承受，当静电放电所产生的热 量大于该e s d 防护组件所能承受的极限值，该e s d 防护组件便会烧毁，如果要能 承受更大的e s d 放电电流，则必需增加该e s d 防护组件的组件尺寸及布局面积以 提升其承受能力。 2 3 1 二极管 二极管元件在正向偏压及反向偏压之下，其工作电压是不相同的，例如二极 管元件在正向偏压之下的工作电压约在0 8 一1 2 v 左右，但是该二极管元件在反向 偏压之下的工作电压约在1 3 1 5 v 左右。因此，当相同大小的e s d 放电电流流 经该二极管组件时，在反向偏压情形下所产生的热量远大于该二极管组件在正向 偏压情形下的热量，也就是说在相同元件尺寸大小的前提之下，二极管组件在正 向偏压之下所能承受的e s d 电压将远大于该组件在反向偏压之下所能承受的e s d 6 宽频段射频电路的e s d 保护设计 电压值。因此，如何设计一个具有高e s d 承受能力但只占用小布局面积的e s d 防 护电路，必须要考虑元件在不同偏压之下的特性。 二极管在最传统的e s d 保护结构中使用的很广泛，并且容易设计。经过适当 布局设计的二极管具有快速导通及布局简易的特点，除具备不错的e s d 耐受度， 本身所造成的寄生电容也比g g n m o s 小。 一般二极管是以p 型n 阱( p + n w e l l ) 或n 型p 阱( n 钾w e l l ) 结构实现。相比 于n + p w e l l 二极管，由较低开启电阻的p 十n w e l l 二极管有更高的e s d 失效电 压。使用有效面积间距更大、有效面积尺寸更宽的二极管，反向击穿稳固性更高。 这些在保护电路设计时应予以考虑。 最后，使用二极管作为r f 电路输入e s d 保护还具有对焊垫电压负载线性度 良好的优点【7 1 。与g g n m o s 和l v t s c r 不同的是，二极管提供了更大的自由， 二极管可以串联以得到低的总电容值同时又有利于实现混合电压情况的应用。然 而，在这种情况下，反向击穿电压的考虑尤为重要，因为串联二极管上的压降和 互连的正电源线的压降会落在另一个二极管上。 2 3 2m o s f e t 至于m o s 组件的e s d 承受能力，跟该组件的第二次击穿点电流( i t 2 ， s e c o n d a r y - b r e a k d o w nc u r r e n t ) 有关。当e s d 放电电流大于该组件的i t 2 ，该组件便 会造成不可回复性的损伤。 栅极接地n 型金属一氧化物半导体场效应晶体管( g a t e g r o u n d e dn m o s ； g g n m o s ) ，因其拥有优异的e s d 耐受度，已成为广泛应用于数字及一般模拟集 成电路的e s d 防护元件，在射频集成电路中，也常常被用于电源对地的箝制电路 中。然而该元件寄生电容较大，难以应用于r f 信号端，因此为射频集成电路所设 计的e s d 防护电路中，几乎不将g g n m o s 作为信号端的e s d 箝制电路元件。 2 3 3s c r 器件 可控硅整流器( s i l i c o n c o n t r o l l e dr e c t i f i e r s c r ) ，众所周知s c r 器件是最有效 的e s d 保护器件，它拥有导通时箝制在低电压，以及寄生电容小的特性【8 】。当i c 工艺越来越先进，操作电压随之下降，s c r 器件导致闩锁( l a t c hu p ) 效应的风险逐 渐降低，便成为未来有潜力的e s d 防护元件。研究显示，总电容小于l o o f f ，抗 e s d 结构可达2 k ve s d 承受力( 约1 4 a ) 。s c r 的e s d 承受力高于g g n m o s 器 件。在各种e s d 防护组件之中，由于s c r 组件在顺向偏压与逆向偏压之下的工作 电压都只有大约1 v 左右，因此s c r 组件可在更小的布局面积之下承受极高的e s d 第二章r f e s d 保护电路设计的关键 7 电压。与二极管相比，s c r 需要依赖外界触发电路的设计，方能使其导通电压低 至合理范围，造成导通速度稍不如二极管，触发电路设计较为复杂，也容易引起 误触发现象。 2 3 4 电感 集成电路中的电感，由于其频率响应特性，使其能应用为r f 前端的防护元件 【9 】。电感的谐振频率约设计在r f 前端电路工作频率，在电路正常工作时呈现高阻 抗，对信号衰减及阻抗匹配影响程度可控制在可接受范围内；当承受e s d 脉冲时， 则呈现低阻抗从而能疏导e s d 电流，达到保护内部电路的效果。与其它几种防护 元件相比，电感反而不适用于数字及模拟集成电路的e s d 防护。另外，以电感作 为防护元件，需要较大的实现面积，对于降低成本而言，较为不利。 2 4r f 电路与e s d 保护电路的相互影响 2 4 1r f e s d 设计中的关键问题 随着i c 工艺不断深入超深亚微米区域，i c 工艺和电路设计技术的进展明显对 r f i c 设计有着重要的推动作用。同时对于r f i c 的e s d 保护设计作为r f i c 设 计的新挑战在研究和发展上都带来了重要的成就。r f e s d 保护电路设计的关键问 题是识别r f e s d 保护的独特性能和理解e s d 保护单元和被保护核心r f i c 之间 的相互作用。通常来说，典型的应用于无线掌上设备r f i c 必需具备高水平抗e s d 能力，因为这样的设备更易于受到e s d 导致的破坏。基本上，r f e s d 保护的原 理仍然是需要一条低阻抗电流分流通路瞬间安全地释放e s d 和很强的引脚电压箝 位能力来避免介电损伤【l o 】。 然而，意识到r f e s d 保护设计相比普通i c 电路有其独特的地方是很重要的， 其中一个特殊的关键问题就是是e s d 保护网络和被保护核心r f i c 电路之间的相 互作用问题。一方面，e s d 保护结构是被保护核心i c 的附加器件，因此，它不可 避免地会引入寄生效应作用在核心电路上，对芯片性能带来负面影响，这是是一 种定义为e s d t o c i r c u i t 影响的现象】。由于普通的集成电路对e s d 保护电路产 生的寄生效应并不十分敏感，所以寄生效应常常被i c 设计者在实际应用中忽视。 然而，由于r f i c 对所有寄生效应都很敏感，e s d 引起的寄生效应包括寄生电容 ( c e s d ) ，寄生电阻( r e s d ) ，噪声耦合，和自生噪声，等等，在r f i c 设计中必须被 考虑到以避免由于e s d 寄生效应引起的r f i c 性能退化。另一方面，i c 核心电路 宽频段射频电路的e s d 保护设计 也可能给e s d 保护电路带来不利影响，就是一种定义为c i r c u i t - t o e s d 影响的现 象【l l 】。例如，普通的，快速的强信号可能会引起e s d 保护结构的误触发，造成故 障。因此，r f e s d 保护设计必须在全芯片层面上必须考虑以确保设计成功。 2 4 2c i r c u i t t o e s d 影响 图2 2 各种e s d 保护结构t l p 测试【1 1 】 电路对e s d 的巨大影响会给r fe s d 保护造成不良影响。从原理上看，e s d 保护器件相当于一个开关，这个开关在j 下常的电路运行时是处于关闭状态，而遇 上e s d 浪涌时就会触发以泄放e s d 瞬时电流【1 0 1 。换句话说，e s d 结构必须对任 何所需信号及其合理波动是免疫的，而必须对不想要的e s d 脉冲做出有效迅速的 反应以提供e s d 保护。然而，可以看到由输入电压信号引起的位移电流d v a t ， 以及输入电流信号上的巨大波动造成的影响a h a t 会通过寄生电容和寄生电感耦 合到e s d 器件中，从而导致e s d 保护结构不需要的过早触发导通，这种情况被称 作r fe s d 保护结构的误触发。很明显，e s d 网络过早触发会引起e s d 保护单元 和整个芯片的完全故障。 这种负面现象可以从以下分析中理解。通过参考文献【1 1 】的相关实验结果，可 以看到在e s d 保护结构传输线脉冲( t l p ) 测试中，e s d 保护结构触发电压y t l 会在 t l p 测试中使用的t l p 脉冲上升时间f 7 发生改变。t l p 测试数据表明触发电压会 随着t l p 脉冲上升时间的减少而减少】【1 2 】。这种现象很清楚地展示在图2 2 中， 在图2 2 中，各种不同的e s d 保护结构如g r o u n d e d g a t en m o s ( 且i g g n m o s ， 第二章r f e s d 保护电路设计的关键 9 n m o s l - 3 ) 和双向可控硅整流器( 即s c r ，d s c r l 3 ) ，这些用不同方法设计出来的保 护结构在从2 0 0 p s 到2 0 n s 的不同的上升时间下用t l p 测试仪测试。k l 对7 的强依 赖性可以很容易地从数据中看出。k 对0 的直接依赖性是由于波形的高d 吖出率 所致位移电流造成的。 图2 3g g n m o se s d 保护结构截面图 脯仁 协i 图2 4d 函数据分布表明正常，快速，强l 讧信号 会引起r fe s d 保护结构误触发从而导致芯片故障f 1 3 】 以图2 3 中所示的g g n m o se s d 保护结构为例子，它的保护机理如下所述。 当e s d 脉冲加载在漏极时，它的漏结会反偏直至击穿。雪崩击穿产生的空穴沿着 p 阱电阻流到地端，在源结形成正向压降，导通，从而通过寄生横向n p n 结构泄 放e s d 电流。因此，7 t l 直接由衬底电流i s u b 控制，该衬底电流主要由空穴电流组 成。可是，如果d 叫d t 很大，位移电流f = c d r a t 将会耦合到衬底，并入衬底电流 i s u b ，并加速触发进程。粗略的计算表明开启g g n m o s 所需的触发阈值d v d t 范 围是从3 x 1 01 0 v s 到1x 1 0 v s 。这个估算数据如来自于参考文献 1 3 】的图2 4 所示。 此外，根据相关业内资料，典型的人体模型( h b m ) e s d 测试，真实h b me s d 1 0 宽频段射频电路的e s d 保护设计 波形和t l p 测试获得的d v d t 数据范围是7 x 1 08 v s 到1x 1 01 1 v s ，如图2 4 所示【1 3 】。 很明显，这两个数据集大致位于相同的频带宽度内，支撑了a t l a t 位移电流在y t l f r 现象中起关键作用的论点。考虑一些最新的文献记载的r f i c 设计，它们的删a t 数据点有2 5 g h z c m o s 时钟恢复电路的2 5 x 1 08 v s ，1 g h z c m o s 时钟合成芯片 的- , - 4 3 x 1 07 v s 和由7 i g h z 数字时钟噪声耦合在数模混合c m o s 接收器芯片而引 起的1 2 3 x 1 01 v s o 如图2 4 所示，这些r f i c 信号数据近似于d v a t 频带宽度， 在这之间开始引发7 t l f r 效应。因此，考虑到可能的更强信号和更高频率，很有必 要担心正常的r f 信号或混合信号i c 中严重的数字噪声会在i 0 引脚意外地触发 e s d 保护结构，导致芯片故障。因此误触发现象必须在r f e s d 设计中被充分考 虑。解决这个问题的方法是探索对d v a t 影响不敏感的新型e s d 保护触发机理。 2 4 3e s d t o c i r c u i t 影响 e s d 保护结构不可避免地会产生寄生效应从而影响电路性能。e s d t o c i r c u i t 影响包括相关寄生c e s d 和r e s d 的r c 延迟，c e s d 所致衬底i o 噪声耦合，和会 影响时钟速度的e s d 自产生噪声，这些都会影响信号完整性，r f 阻抗匹配，功率 传输效率，频带宽度和r f 芯片的噪声性能【1 3 】。 这节根据一些文献资料列举了几种r f i c 设计实例来证明e s d 对电路的影响。 在这个研究中，选取了三个接口射频构建模块，包括一个5 g h z 低噪声放大器 ( l n a ) ，一个5 g h z 混频器，一个2 4 g h z 功率放大器( p a ) 。这个e s d 保护使用的 是一个1 0 0 u m 宽的最优化的g g n m o s 结构，其预期e s d 保护水平是达到h b m 模型下2 k v 。g g n m o se s d 结构使用一种混合模式e s d 仿真设计方法，从而使 测量的c e s d 只有0 4 1 p f t l 4 1 【1 5 】。 图2 5 输入端带有g g n m o se s d 保护结构的5 - g h zl n a 电路示意图【1 4 1 第二章r f e s d 保护电路设计的关键 表2 1 未配置和配置g g n m o se s d 保护电路的5 g h zl n a 电路参数比较【1 4 】 参数s 2 1 ( d b )s 1 l ( d b )n f ( d b )b w - 3 b b ( g h z ) 没有e s d 2 4 2 51 22 8 84 1 8 6 3 8 g g n m o s e s d2 2 47 54 2 84 6 图2 5 展示了l n a 电路的示意图【1 4 】，这个电路有两级的高增益l n a ，其特点 是全芯片阻抗匹配，掉电操作和高低增益控制。它的设计规格是供电电压峙3 v ， 功耗p s u p p l y = 1 9 8 m v ，中心频率= 5 g h z ，增益g a i n = 2 4 d b ，噪声指数n f = 2 8 8 d b 和三级输入截点l i p 3 = - 1 0 6 d b m 。g g n m o se s d 保护结构只连接在输入端。根据 相关论文【1 4 】带有e s d 保护电路和不带有e s d 保护电路的相同l n a 电路的临界电 路参数都列举在表2 1 中，它清晰地展示了所有关键性能，如增益( s 2 1 ) ，n f ，反 射系数( s 11 ) 和频带宽度( b w 3 d b ) ，这些参数受g g n m o se s d 保护结构的严重影 响，尽管这个保护结构已经为了最小化寄生效应而作了优化。 图2 6 在i 诤和l o 引脚具有g g n m o se s d 保护的5 g h z 混频器电路示意图【1 5 1 表2 2 未配置和配置g g n m o se s d 保护电路的5 g h z 混频器电路参数比较【1 5 】 参数 变频增益( d b ) s 1 1 ( d 8 )n f ( d b ) 没有e s d 2 1 63 71 l g g n m o se s d1 7 631 2 3 5 图2 6 列举了一个混频器电路【1 5 】，这是一个5 g h z 分谐波直接下变频的混频器， 其特点是全芯片匹配，r f = 5 2 5 g h z ，局部震动频率l o = 2 6 g h z ，中间频率 1 2 宽频段射频电路的e s d 保护设计 i f = 5 0 m h z ，v c c = 3 v ，p s u p p l y = 1 0 8 m y ，g a i n = 2 1 6 d b ，n f = il d b 。g g n m o s e s d 保护结构连接在i 疆和l o 引脚。根据相关论文【1 5 】，带有e s d 保护结构和不带有 e s d 保护结构的混频器电路的典型性能参数列举见表2 2 ，其清晰地展示了所有关 键电路参数，包括增益，噪声指数，和s 1l ，这些参数都如同预料的一样受e s d 保护电路显著影响。 、f c c 图2 7 在输出端带有g g n m o se s d 保护的2 4 g h zp a 电路示意酬1 2 】 表2 3 未配置和配置g g n m o se s d 保护电路的2 4 o h zp a 电路参数比较【1 2 1 参数没有e s d g g n m o se s d 小信号增益( d b ) 2 7 9 2 7 输出功率( d b m ) 1 8 91 8 1 功率附加效率p a e 1 5 8 7 1 3 6 1 二次谐波( d b c ) 3 9 8 4 3 0 4 三次谐波( d b c ) 3 2 5 23 5 0 1 l d b 压缩点 87 6 反向反射系数s 2 2 ( d b ) 9 3 97 0 4 根据相关资料，图2 7 所示是一个p a 电路【1 2 】，是一个一个完整的a 级功率放 大器，其具备全芯片匹配特色，中心频率= 2 4 g h z ，v c c = 3 3 v ，供电电流i c c = 1 4 6 m a ， 输出功率p o 矿1 8 9 d b m ，小信号增益= 2 7 9 d b ，功率附加效率= 1 5 8 7 ，l d b 压缩 点p l d b = 8 d b m 。g g n m o se s d 保护结构只连接在输出端。表2 3 列举了带有e s d 保护结构和不带有e s d 保护结构的p a 电路的相关性能参数，可以清楚地看到所 有相关电路参数都受到小的e s d 保护结构的负面影响。 这些证明即使使用经优化具有最小寄生效应的r fe s d 保护节后，r f 电路的 所有相关电路性能参数几乎都受到r fe s d 保护结构的不良影响。 第二章r f - e s d 保护电路设计的关键 1 3 2 4 4r f e s d 设计挑战 找到解决r f e s d 保护问题的合适方案是一项非常有挑战性的设计问题。经 过总结归纳得到由表2 4 列举的r f e s d 保护设计中所面临的问题和挑战。一方面， 并不存在一种大家所期待的万能的r fe s d 保护方法，因为r f e s d 保护设计是真 正的面向应用，它却决于被保护的r f i c 电路。另一方面，所有传统的e s d 保护 方法只有在e s d c i r c u i t 相互作用被充分考虑和最小