（微电子学与固体电子学专业论文）时钟占空比校准电路设计.pdf

摘要 摘要 时钟占空比校准电路( d u t yc y c l ec o r r e c t o r , d c c ) 广泛地应用于双倍数据率同步动态随机存取内 存( d d rs d r a m ) 、双采样模数转换器、时钟数据恢复( c d r ) 等电路中，以实现一个5 0 占空比的时 钟，从而保障系统的正常运作和效能的最佳发挥。 论文概述了现有的经典占空比校准技术，分析比较了数字式d c c 和模拟式d c c 的优缺点。由 于模拟式d c c 具有校准精度高和可调范围宽的优点，论文着重对模拟式d c c 进行了研究。为了解 决基于传统检测方式的模拟式d c c 易受电路和工艺失配影响的问题，同时减小芯片面积，论文提出 了一种基于连续时间积分器的占空比检测方式，并针对不同的应用场合，设计了两款d c c - 1 ) 适用于流水线型模数转换器( p i p e l i n e da d c ) 的低抖动d c c ：通过引入合成级并采取同定下降 沿的校准方式，电路在进行占空比校准的过程中几乎不引入附加抖动，从而满足高速高精度a d c 的需求。论文基于c h r t0 3 5 9 m2 p 4 mc m o s 进行了电路及版图设计，芯片面积为1 8 0 x 1 3 0 9 m 2 。 测试结果表明：可校准频率范围为0 5 m h z 一2 8 0 m h z ，其中2 0 0 m h z 以下可校准占空比范围大于 3 0 一7 0 ，校准误差小于1 ，2 0 0 m h z 以上可校准占空比大于3 7 7 0 ，校准误差小于6 ； 固定沿的附加均方根抖动为0 1 3 p s ，结果基本满足拟定的设计指标。 2 ) 用于校准高速时钟占空比的高速d c c ：通过直接在时钟传播路径中校准来提高工作速度。电路 基于s m i c0 1 8 v mm i x e ds i g n a l 工艺实现，版图面积仅为6 0 x 4 5 9 m 2 。s p e c t r e 仿真结果表明：电 路可校准频率范围为1 0 m h z 一4 g h z ：可校准占空比范围大于3 5 一6 5 ；校准误差在1 以内； 建立时间小于5 0 0 n s ，满足拟定的设计指标。 关键词：占空比校准，流水线型模数转换器，连续时间积分器，低抖动，高速时钟 a b s t r a c t a b s t r a c t d u t yc y c l ec o r r e c t o r ( d c c ) h a sb e e nw i d e l yu s e di nm a n ys y s t e m sa d o p t i n gad o u b l ed a t ar a t e ( d d r ) t e c h n o l o g y , s u c ha sd d rs d r a m ，d o u b l e - s a m p l i n ga d ca n ds o m eh i g hs p e e dc l o c kd a t ar e c o v e r y ( c d r ) c i r c u i t s i nt h e s es y s t e m s ，b o t hr i s i n ga n df a l l i n ge d g e so ft h ec l o c ka r eu s e dt os a m p l et h ei n p u td a t a , r e q u i r i n gt h a tt h ed u t yc y c l eo ft h ec l o c kb ep r e c i s e5 0 t h u s as i m p l ea n de f f e c t i v ed c cb e c o m e n e c e s s a r yt oe n s u r eb e s tp e r f o r m a n c eo ft h e s es y s t e m s e x i s t i n gd c ct e c h n i q u e sa l es u m m a r i z e da n dd i v i d e di n t ot w oc a t e g o r i e s ：d i g i t a ld o ca n da n a l o g d c c a sa l l a l o gd c c sh a v er e l a t i v e l yw i d e ra d j u s t a b l er a n g ea n db e t t e rp r e c i s i o n ，t h i st h e s i sw i l lf o c u so n a n a l o gd c ci m p l e m e n t a t i o n t oo v e r c o m et h es e n s i t i v i t yo fm i s m a t c h e sa n dr e d u c ec h i pa r g ao f c o n v e n t i o n a ld u t yc y c l ed e t e c t i o nm e t h o d ，an e ww a yb a s e do nc o n t i n u o u s t i m ei n t e g r a t o ri sp r o p o s e d b a s e do nt h ep r o p o s e dd e t e c t i o nm e t h o d t w od c c sa p p l i e di nd i f f e r e n ts i t u a t i o n sa r ed e s i g n e d ： 1 ) ad c cf o rp i p e l i n e da d cw i t hl o wa d d e di i t t e r b ya d o p t i n gas y n t h e s i ss t a g e ，t h ec i r c u i tm i n i m i z e s o n eo ft h ec l o c ke d g e 。sp r o p a g a t i o np a t h ，w h i c ha v o i d si n t r o d u c i n gt o om u c hj i t t e ra n df u l f i l st h eh i g h s p e e dh i g hr e s o l u t i o na d ca p p l i c a t i o n t h ec i r c u i ti si m p l e m e n t e di nac h r t0 3 5 p m2 p 4 mc m o s p r o c e s sa n dt h ea r e ai sa ss m a l la sl8 0 x13 0 u m 2 t h ee x p e r i m e n t a lr e s u l t ss h o wt h ec i r c u i tw o r k so v e ra w i d ef r e q u e n c yr a n g ef r o m0 5 m h zt o2 8 0 m h z b e l o w2 0 0 m h z t h ea c c e p t a b l ed u t yc y c l ei sl a r g e r t h a n3 0 - 7 0 a n dt h ec o r r e c t i o ne r r o ri sl e s st h a n 1 砥咖l ea b o v e2 0 0 m h z ，t h ea c c e p t a b l ed u t _ ， c y c l ei s1 a r g e rt h a n3 7 - 7 0 w i t hac o r r e c t i o ne r r o rw i t h i n 6 t h ea d d e dr m sj i t t e ro ft h ef i x e d f a l l i n ge d g ei sl e s st h a n0 13 p s t h em e a s u r e dr e s u l t sm e e tt h ee s t a b l i s h e dr e q u i r e m e n t s 2 ) h i g hs p e e dd c c b yc o r r e c t i n gt h ed u t yc y c l ei nt h ec l o c kp r o p a g a t i o np a t hd i r e c t l ya n da v o i d i n ga n y r i m m i n gs y n t h e s i s t h eo p e r a t i o nf r e q u e n c yi sm a x i m i z e d t h ec i r c u i ti si m p l e m e n t e di nas m i c 0 18 9 mm i x e ds i g n a lp r o c e s sw i t ha i la r e ao f6 0 x 4 5 b m s p e c t r es i m u l a t i o ns h o w st h em a x i m u m o p e r a t i o nf r e q u e n c yi sa sh i g ha s4 g h z a n dt h ea c c e p t a b l ed u t yc y c l er a n g ei sl a r g e rt h a n3 5 - 6 5 t h ec o r r e c t i o ne r r o ri sw i t h i n 1 a n dt h es e t t l i n gt i m ei sl e s st h a n5 0 0 n s t h es i m u l a t i o nr e s u l t s m e e tt h ee s t a b l i s h e dr e q u i r e m e n t s k e y w o r d s ：d u t yc y c l ec o r r e c t o r , p i p e l i n e d 舡) c ，c o n t i n u o u s t i m ei n t e g r a t o r , l o wj i t t e r , h i g l ls p e e d c l o c k i i 图片索弓 图片索引 图1 1时钟占空比对a d c 转换性能的影响1 图1 2 不同工艺角下反相器的传输函数2 图2 1脉宽控制环路( p w c l ) 5 图2 2低压p w l 5 图2 3快锁式的p w c l 5 图2 - 4 交互式的p w c l 。6 图2 5 高线性度、快速建立的可编程p w c l 6 图2 - 6l 一9 9 调整范围的高速d c c 6 图2 - 7 组合式的电荷泵7 图2 8 采用电流模技术的d c c 一7 图2 9 开环数字式d c c 8 图2 1 0 插相的基本原理：( a ) 电路图；( b ) 时序图；( c ) 相位关系8 图2 一l l 半周期延迟合成5 0 占空比：( a ) 电路结构；( b ) 时序图9 图2 1 2 半周期延迟实现电路( h c d l ) 9 图2 1 3 伪反相器实现的调整级电路1 0 图2 1 4 改善线性度的调整级1 0 图2 1 5 推挽式的调整级1 0 图2 1 6 差分式的调整级1 1 图2 一1 7固定相差的调整电路1 1 图2 1 8 添加d u m m y 门来减小失配1 l 图2 1 9 微调的数字式调整级1 2 图2 2 0 基本的电荷泵及其等效模型1 2 图2 2 1基本电荷泵：( a ) 漏开关型；( b ) 栅开关型；( c ) 源开关型1 3 图2 2 2基于f v c 检测的d c c 1 4 图2 2 3 合成时序1 4 图2 2 4 脉宽鉴定器的结构和工作时序1 4 图2 2 5 基于p f d 的5 0 占空比检测1 5 图2 2 6 工作时序及调整原理1 5 图2 2 7 受占空比控制的环形振荡器1 5 图2 2 8 数字式占空比检测的原理1 6 图2 2 9 基于积分器的占空比检测1 6 图2 3 0 积分器对不同占空比的响应：( a ) = 5 0 ：( b ) 5 0 1 7 图3 1 p i p e l i n e da d c 的基本架构及时序1 9 图3 2 子级量化器的基本结构1 9 图3 31 5 b i t s t a g e 子级量化器的开关电容实现( a ) 采样模式；( b ) 放大模式2 0 图3 _ 4 单极点系统的信号建立过程2 1 图3 51 4 b i t ，8 0 m s p sp i p e l i n e da d c 的s i m u l i n k 模型2 2 图3 - 6占空比5 0 时的s 玳a d 、s f d r 2 3 图3 7占空比3 7 时的s 烈a d 、s f d r 2 3 图3 8s f d r 、s i n a d 与采样时钟占空比的关系2 3 图3 - 9 完整的模数转换过程2 4 图3 1 0 时钟抖动造成采样误差2 4 图3 11 抖动对a i ) c 信噪比的影响2 5 图3 1 2 低抖动d c c ：( a ) 架构；( b ) 时序图2 5 图3 1 3 合成级的实现：( a ) 原理图；( b ) 真值表2 6 图3 1 4 合成级的瞬态仿真2 6 图3 1 5 两级运放的波特图2 7 图片索弓 图3 1 63 0 0 m h z 占空比检测结果2 7 图3 1 7 调整级电路2 7 图3 一1 8 施密特触发器：( a ) 两种实现电路；( b ) 传输函数2 8 图3 1 9 混合电路的抗串扰布局2 8 图3 2 0 独立供电减小串扰2 9 图3 2 1插入屏蔽线减小串扰2 9 图3 2 2 采用包围式的屏蔽2 9 图3 2 3低抖动d c c 版图布局3 0 图冬l高速d c c 总体结构3 2 图4 _ 2 推挽式调整级的调整效果3 2 图4 3 输出占空比随调整电压变化曲线3 2 图4 _ 4 单级r a i l t o r a i l 放大器3 3 图4 _ 5 放大器的波特图3 3 图4 6 积分器检测结果( f i n - - 4 g h z ) 3 3 图4 - 7 简化的高速d c c 小信号模型3 3 图年8 采用p m o s 实现的有源阻抗匹配3 4 图禾9 采用均衡负载实现的阻抗匹配3 5 图4 - 1 0 数字调谐的有源阻抗匹配3 5 图牟l l 运放版图设计3 6 图4 - 1 2 减小寄生c 州的晶体管版图3 6 图4 - 1 3 引发闩锁效应：( a ) 物理结构；( b ) 等效模型3 7 图4 一1 4 高速d c c 版图布局3 7 图5 11 0 m h z 时钟输入的建立过程3 9 图5 22 0 0 m h z 时钟输入的建立过程3 9 图5 33 0 0 m h z 时钟输入的建立过程，3 9 图5 4 低抖动d c c 后仿真眼图。4 0 图5 5 上升、下降沿抖动比较。4 0 图5 6 测试环境4 0 图5 7 可调占空比和频率范围4 l 图5 8 校准误差4 1 图5 。90 5 m h z ，9 9 输入校准结果4 2 图5 1l8 0 m h z ，8 9 输入校准结果4 2 图5 1 32 8 0 m h z ，7 0 输入校准结果4 2 图5 1 5 不同采样点的采样误差4 3 图5 1 6 误差电压随相差变化结果4 3 图5 1 7 输出时钟上升、下降沿的抖动比较4 4 图5 1 8 抖动比较：( a ) 输入下降沿；( b ) 输出下降沿4 4 图5 1 92 0 0 m h z ，9 8 占空比输入的建立过程4 5 图5 2 04 g h z ，3 5 占空比输入的建立过程4 5 图5 2 1i g h z 输入时钟的调整电压纹波4 5 图5 2 24 g h z 输入时钟的调整电压纹波4 6 图5 2 3 可调占空比和频率范围4 6 图5 2 4占空比校准误差4 6 图5 2 51 0 m h z ，9 9 9 占空比输入的校准结果4 7 图5 2 72 0 0 m h z ，9 8 占空比输入的校准结果4 7 图5 2 94 g h z ，6 5 占空比输入的校准结果4 7 图5 3 l 输出时钟的眼图4 7 5 5 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成 果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并 表示了谢意。 期掣p 出 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研 究生院办理。 研究生签名：袒b 师签名：塞垒堡日 i 第一章绪论 1 1 论文背景及意义 第一章绪论 自2 0 世纪7 0 年代以来，得益于工艺技术的提高，c a d 技术的智能化和电路结构的不断积累与 革新，集成电路的发展一直遵循着“摩尔定律”，即每十八个月芯片集成密度增加一倍而同时成本降 低一半。数字集成电路无疑将大大得益于这种规律，随着特征尺寸的缩小和电源电压的降低，其集 成密度大大提高而功耗同时减小。相比之下，模拟电路的动态范围受到限制，加上尺寸缩小带来的 各种非理想效应，其性能改善不大而设计难度却大大提高。在这种趋势下，人们不断地试图将模拟 领域的信号处理工作部分地甚至完全转化到数字域。 作为自然界中模拟信号与电路中的数字信号之间的接口，模数转换器的需求不断提高。对于模 数转换器，速度和精度始终是人们不断追求的目标，在众多类型的a d c 中，流水线a d c 由于结构 设计的灵活性，可以在速度、精度和功耗之间很好地折衷，加上丰富的校准技术，使其成为高速高 精度a d c 的首选。目前已公布的商用产品包括a d i 的a d 9 4 6 0 ( 1 6 一b i t ，1 0 5m s p s ) j ，类似的还有 1 1 公司的a d s5 4 8 4 ( 1 6 b i t ，1 7 0 2 0 0 m s p s ) 2 等。对于流水线a d c ，为了提高其转换速率，通常使 用两相非交叠时钟来控制其转换过程，在这种时钟下，相邻级在同一时刻将处于采样和保持两种不 同的状态，为了使各级( 尤其前两级) 均有相近的建立时间来保证足够的转换精度，要求两相非交 叠时钟的有效电平持续时间相近，这就要求输入时钟的占空比约为5 0 。 高速高精度a d c 的采样时钟往往通过高性能的p u 。( p h a s el o c k e dl o o p ) 、d l l ( d e l a yl o c k e d l o o p ) 产生，为了避免这些模块造成a d c 电路环境的干扰，简化a d c 设计的复杂性，加上系统通 常采取共用时钟源的方式，一般不将时钟产生模块集成到a d c 中。此外为了保证较低的抖动，同时 受到芯片p a d 的带宽限制，采样时钟需要以差分正弦的形式输入芯片，然后在片内进行整形。在整 形和传播的过程中，由于整形环节阈值偏差和传播过程中不同类型晶体管之间的失配、寄生等因素 将可能造成占空比的失调，最终影响a d c 的转换性能。 图1 1 为某款采用流水线结构a d c 中输入时钟占空比对转换性能( s 卜取s f i ) r ) 的影响p j 。由图可 见当占空比小于4 0 或大于6 0 时，a d c 的s f d r 急剧下降，仅在5 0 左右可以获得最佳的转换性 能。为此p i p e l i n e d a d c 大多采用了占空比校准电路( 亦称占空比稳定电路，d u t yc y c l es t a b i l i z e r ， d c s ) 。从图1 1 中可以发现，当该电路工作时( d c so n ) ，输入时钟占空比为3 0 - 7 0 时，a d c 的 性能基本没有太大变化。 s f 口r f d c so n ) 一 ，、一 、 、 钎or l d c so f f )i i 、 、 i f s n r ( d c so f f ) f r s n re d c s o n 、 图1 - 1时钟占空比对a d c 转换性能的影响 除了高速高精度a d c 中的应用外，在v l s i 高速度、低电压的趋势下，系统对时钟信号的要求 越来越高，许多高速系统中为了获取更大吞吐量，常常采用诸如双数据率( d o u b l ed a t ar a t e ) 、双采 样( d o u b l es a m p l i n g ) 、流水线等技术。在这些系统中，5 0 的时钟占空比往往是系统可靠运作的基 本保障，使系统获得最佳效能。 占空比校准电路还广泛应用与p l i j d l l 等时钟处理电路中。对于p l l ，为提高速度同时降低噪 富pl卷耋z 东南大学硕士学位论文 声，其v c o 往往采用差分形式，在双端转差分时由于不同类型晶体管性能差异、工艺、电压、温 度( p v t ) 偏差等容易造成占空比失调，而倘若直接用单端整形则由于v c o 输出信号本身上升、下降 时间所占比例增加，加上v c o 输出共模电压和整形电路阈值电压的失配，可能造成更大的失调。值 得关注的是，p l l 这种输出占空比失调的问题在深亚微米工艺中将越发突出【4 j 。 与p l l 相比，d l l 由于具有稳定性好、无抖动累积效应、便于片上集成等优势，在时钟产生电 路应用中越来越广泛。然而，d l l 中的压控延迟线( v o l t a g ec o n t r o l l e dd e l a yl i n e ) ，无论是差分还是 单端，由于同样受到晶体管类型、电路结构、p v t 偏差的影响，不可避免地产生占空比的失调，甚 至很多时候设计者会利用占空比失调来换取延迟，不难推知这种失调将随着调整过程和输入时钟频 率而不断变化。因此，许多d l l 的设计也将占空比校准电路列为其中的必要模块之一p 卜一j 。 对于更高频率的时钟，占空比校准甚至影响其传播。图1 2 为一个经过优化后的反相器的传输 曲线。在t y p i c a l 条件下，通过合理设计n m o s 和p m o s 的尺寸，反相器的开关阈值在v d d 2 ( - - 0 9 v ) 附近，但在f n s p 和s n f p 两个工艺角下，由于n m o s 和p m o s 产生相反方向的失配，开关阈值将 产生偏离，这种偏离将导致时钟占空比的失调。随着芯片集成度的提高，时钟信号需要传播的路径 随之延长，这种占空比失调的累积最终可能导致时钟信号在传播过程中衰减成直流电平。 1 5 之1 0 5 0 l ：一二? 一一l 。? ：。 ： f n 5 pi 5 n f pii 。 _ 弋 t y p f c a i 一 ； i ；： 1 1 0 60 7 0 80 911 1 v i n ，v 1 2 图1 2 不同工艺角下反相器的传输函数 对于5 0 占空比，一种简单的获取方式是二分频，然而在时钟频率较高的情况下，受工艺的限 制，工作在二倍时钟频率的v c o 将很难实现。由于处于工艺极限，仿真结果可信度降低，这样的时 钟产生电路设计难度将大大提高，且芯片的功耗、面积也将不可避免地增大，凶而对于高速时钟， 一个简单而有效的占空比电路具有其必要性和优越性。 1 2 国内外研究现状 时钟占空比校准的研究主要包括两个方向：第一个趋势是工作速度不断提高，这是和其应用场 合相适应的，越是时钟频率高的系统，对占空比的要求越苛刻，但同时由于上升、下降时问在整个 时钟周期中的比例增大，却越容易出现占空比失调：第二个研究趋势是低附加抖动的占空比校准电 路，这主要应用与流水线a d c 及其它高速高精度的开关电容电路中。 目前时钟占空比校准电路设计方面比较有代表性的方案包括： f m u 和c s v e n s s o n 发表了一篇基于p w c l ( p u l s e w i d t hc o n t r o ll o o p ) 的占空比校准方案u 叫文 章。该电路基于0 8 1 a mc m o s 工艺，可校准时钟频率达到6 2 5 m h z 。该方案未将时钟抖动列为设计 考虑凶素和设计指标。此后的四五年里，数篇报道 1 1 - 2 0 对该论文进行了一定的改良，但关键的调整 级仍采用伪反相器( p e s u d oi n v e r t e r ) ，检测电路也无一例外采用了电荷泵的检测方式。 由y o o ，c j e o n g ，c 和k i h j 等人提出了一种基于数字方式的时钟占空比校准电路【2 1 1 。电路采 用0 3 5 t u nc m o s 工艺，输入时钟2 5 0 m , 6 0 0 m h z ，可调整占空比为5 0 1 0 ，校准精度为5 0 0 8 ，输出时钟抖动峰峰值为6 5 p s 。由于采用了开环的结构，仅5 个时钟周期完成校准，且具有p o w e r d o w n 功能，调整信息数字存贮。 由k a r t h i k e y a n s 提出了一种针对开关电容电路( 包括流水线a d c ) 时钟占空比校准电路【2 2 】。 该电路校准过程中保持一个时钟沿不被调整，采用基于开关电容技术的f v c ( f r e q u e n c y t o v o l t a g e ， 频率电压转换，事实上其转换结果：对于相同占空比，转换结果正比于时钟频率；而对于相同的输 入频率，转换结果反比于占空比) ，但由于其中f v c 需要一定的工作时序，这种结构的速度仅限于 几十m h z 以内。 台湾辅仁大学黄弘一等人在2 0 0 6 年提出了一种可调占空比( 1 9 9 ) 和频率( 2 0 m 一2 6 g h z ) 都很高的占空比校准电路 2 3 1 ，该电路基于0 1 8 t t m c m o s ，利用了组合电荷泵的结构进行占空比检测， 而调整级仍采用伪反相器。 2 第一章绪论 纵观上述各个研究，以往的占空比校准电路设计主要侧重于可校准的时钟频率，以及可调整的 输入占空比。随着其实际应用场合的不断变化和拓展，近年来研究侧重点除了研究更高速度的占空 比校准电路外，低附加抖动的时钟占空比校准电路也越来越引起学术界的关注。 1 3 研究范围和主要内容 本论文针对不同应用场合，分别完成了基于c h r t0 3 5 1 a r n3 3 v2 p 4 mc m o s 工艺的适用于 p i p e l i n e da d c 的低抖动d c c 设计和基于s m i c0 1 8 p r om i x e ds i g n a l 的高速d c c 设计。论文的主要 研究内容包括： 1 ) 、p i p e l i n e d a d c 中的时钟占空比问题和抖动问题； 2 ) 、低抖动的d c c 结构研究和电路设计； 3 ) 、高速d c c 的结构研究和电路设计。 论文首先概述了d c c 的应用和发展现状，总结了现有d c c 电路设计中的关键技术，并在此基 础上提出了基于连续时间积分器的时钟占空比检测方式。然后介绍了p i p e l i n e da d c 的基本原理，并 着重分析其信号建立过程以说明采样时钟占空比和抖动对其转换性能的影响。针对p i p e l i n e d a d c 的 时钟占空比和抖动问题提出了基于连续时间积分器检测的低抖动d c c 电路结构，并完成了电路设计 及版图实现。本文同样针对高速时钟的应用场合完成了高速d c c 电路的设计，并讨论了其版图实现 时需要注意的问题。论文的最后分别给出了两个电路的仿真和测试结果，并予以比较分析。 具体内容安排如下： 第一章绪论，提出的研究论文、意义和论文的主要工作及章节安排。 第二章概述了近年来的各种占空比校准技术，并从各个设计指标上进行分类和比较，然后总结 出d c c 设计要点和关键电路设计，并提出基于连续时间积分器的占空比检测方式。 第三章详细分析了p i p e l i n e da d c 的建立过程及时钟占空比及抖动对其转换性能的影响，然后提 出适用于p i p e l i n e d a d c 应用的低抖动d c c 架构，并基于所提出的检测方式进行电路设计和版图实 现。 第四章介绍了高速d c c 的应用，并同样基于所提出的占空比检测方式完成了高速d c c 的结构 和电路设计，讨论了其版图实现过程中需要注意的问题。 第五章给出了电路的仿真和测试结果，并对结果进行了比较分析。 3 东南大学硕士学位论文 第二章时钟占空比校准电路研究 本章将阐述d c c 电路设计的相关参数，并对现有的设计技术进行分类比较，总结出d c c 电路 设计的两个关键环节，即调整电路和检测电路。然后分别概述了各种占空比调整电路和检测电路， 并指出现有的检测方式存在的不足。在此基础上提出基于连续时间积分器的占空比检测方式，为后 续章节中的电路设计打下基础。 2 1d c c 设计的相关参数 对于时钟占空比校准电路，设计过程中需要关注的指标主要包括如下几点： 可调输入占空比：指在一定频率下，能被校准至目标输出占空比( 通常为5 0 ) 输出的输入占空比 范围。在实际应用中通常至少要求3 0 。7 0 的可调输入占空比。可调输入占空比的范围与电路结构 密切相关。 可调输入频率：即电路可以正常校准的输入时钟频率范围。当输入时钟频率太低时，可能超过占空 比调整环节的调整范围，从而不能校准到指定误差范围；反之，当输入时钟频率过高，则可能造成 占空比检测环节的误差增大甚至失效，从而不能校准至指定误差范围。需要指出的是，可调输入频 率和可调输入占空比之间往往是相互矛盾的，在设计时需要进行折衷。 校准误差：校准误差即输出时钟与目标输出占空比之间的差异。校准误差通常至少应限制在5 以 内，高精度的占空比校准则可能达到0 1 的水平。 建立时间：指从时钟馈入后到校准至目标占空比所用的时间。由于校准的过程往往造成输出时钟的 失效，建立时间越短越好。 附加抖动：正如前文所述，p i p e l i n e da d c 对于时钟抖动十分敏感，然而由于d c c 通常仅对时钟进 行处理而不是再生时钟，则输出时钟的抖动一般要比输入时钟大，由于d c c 电路而引起的抖动视为 附加抖动。 除此之外，由于许多d c c 电路需要被集成到p i j 仍l l 等锁相电路中，则需要d c c 在校准占空 比的过程中至少保持一个时钟沿具有固定相差，以免造成锁相电路不能锁定。最后，由于d c c 电路 通常用于换取整个系统中其它模块的设计余量，通常希望其芯片面积及功耗应远小于所能换取的余 量代价。 2 2d c c 的分类 在过去的近十年间，各种针对不同应用的d c c 被不断提出和改良。合理的分类和比较有利于在 设计过程中相互权衡，取长补短。和其它的校准系统一样，占空比检测的两个关键环节是检测的手 段和调整的方式，因而从实现方式看，d c c 可以大致分为模拟式d e c l l 8 1 2 2 】_ 【捌和数字式d c c 2 7 - 1 3 3 1 。 2 2 。1 模拟式d c c 在模拟式的d c c 中，脉宽控制环路( p w c l ) 是最常见的结构，其功能在于将输出时钟占空比 校准至5 0 ，同时通过缓冲器提高时钟的驱动能力。图2 1 为首次被提出的p w c l 电路。该电路 以电荷泵为占空比检测方式，采用伪反相器( p e r s u d oi n v e r t e r ) 作为调整级。图中的环振( r i n g o s c i l l a t o r ) 通过合理设计n m o s 和p m o s 的尺寸产生一个5 0 占空比的时钟作为基准。当输出时钟 的占空比偏离5 0 时，电荷泵检测产生的v c 与基准占空比检测电平v e f 产生差异，经放大后作为调 整级的控制电压，进而实现占空比校准。 该电路可能存在如下几个问题：伪反相器仅能在很小的频率范围内调整占空比，同时造成输 入输出时钟相差随频率和调整电压变化，无法与p u 佃l l 等锁相电路结合；作为基准的环振产生 的时钟占空比容易受p 、厂r 的影响偏离5 0 ，从而使最终的输出时钟也偏离5 0 ，且高频的环振将产 生较大的功耗：在锁定状态下，v r e f 由c p 的充、放电流和电流源的输出阻抗共同决定，当c p 存 在失配时，v 陀f 可能饱和而被筘位到电源或地，则环路将不能正常工作；如果两个电荷泵在稳态下 的d c 不一致，则调整电压将出现较大的纹波，引入较大的抖动甚至导致环路的不稳定。 4 第二章时钟占空比校准电路研究 图2 - 1 脉宽控制环路( p w c l ) 图2 2 中的低压脉宽控制环路1 1 1 通过采用低压电荷泵使电路可以工作在较低的电源电压，建立 时间也得到改善。此外，电路采用了脉冲发生器作为调整级，使电路在校准占空比时保证一个时钟 沿的相位不随调整过程而变化，从而可以集成到p u 佃l l 等锁相电路中，但该电路同样需要一个精 确的5 0 占空比时钟作为参考。 图2 2 低压p w c l 图2 3 所示快锁式( 风tl 舭l 【i n g ) 的脉宽控蒂。1 1 1 1 6 在图2 1 的基础上进行了改进，为了缩短建立 时间，该电路引入了v d d c ( v o l t a g e - d i f f e r e n c e t o d i g i t a l ) q g 路。该结构同样需要一个5 0 占空比的 时钟作为基准，且v d d c 将占用较大的芯片面积，也将产生更多的功耗。 图2 - 3 快锁式的p w c l 5 东南大学硕士学位论文 交互式( m u t u a l c o r i e l a i e d ) 的脉宽调整环【1 9 】摆脱了p w c l 对5 0 占空比基准时钟的依赖，如图2 4 所示，通过s t c ( s i n g l et oc o m p l e m e n t a r y ) 电路将调整级的输出时钟转换为两路互补的时钟，从而 使最终的输出时钟为两路同为5 0 占空比的互补时钟。由于不再需要环振作为基准，与文献【1 0 】( 图 2 1 ) 中的结构相比，该电路的功耗降低3 5 4 ，调整电压的纹波则减小9 3 7 ，但该电路仍然存在无 固定相差的问题。 图2 4 交互式的p w c l 在总结了上述各种p w c l 电路中存在的问题后，文献 1 8 1 提出了一种高线性度、快速建立的可 编程p w c l 。其总体电路如图2 5 所示。由于调整电路通常要在可调频率和可调占空比之间折衷， 该p w c l 采用多级的调整级( m u l t i s t a g ec s ) 来同时满足较宽的可调频率及可调占空比。调整级的 选取由鉴频器( f r e q u e n c yd e t e c t o r ) 和占空比检测电路( d u t yc y c l ed e t e c t o r ) 完成。s t c 避免了5 0 占空比基准时钟的需求。最后通过设置占空比检测电荷泵的充、放电电流，该p w c l 还可实现可编 程的占空比输出。 图2 5 高线性度快速建立的可编程p w c l 由h o n g y ih u a n g 等人实现了2 0 m h z 一2 6 g h z 的模拟式d c c 如图2 - 6 所示2 3 1 。其调整级采用了 伪反相器，而检测方式利用了差分的输出时钟形式，采用改进的组合式电荷泵( c o m b i n e dc h a r g e p u m p ，图2 7 ) ，从而可以同时减小滤波器的电阻电容和调整电压的纹波。 v 矗 c 桶n g 赶艏 图2 61 9 9 调整范围的高速d c c 6 第二章时钟占空比校准电路研究 c k + c k 图2 - 7 组合式的电荷泵 文献【2