（微电子学与固体电子学专业论文）系统芯片中的存储器接口电路设计.pdf

摘要 ( 存储器控制电路的设计和i p 互连是s o c 设计中常遇到的问题。在分析了已 有的i p 互连机制和s g r a m 特性后，本文给出多客户存储器接口的互连策略、 定义了接口通信协议并且用状态机实现了该接口电路的设计。 在嵌入式系统芯片中高速存储器接口控制电路是系统必不可少的重要组成 部分，由于有了存储器接1 3 的存在，使得系统内部客户模块不必专门了解存储 器本身的复杂特性，而只需关心传输协议和一些定义的迟滞参数，在客户看来 存储器仅仅是一个线性的帧缓冲器，所有的换页、区段切换都交由接口电路来 处理，从而大大简化了客户对存储器操作的复杂度。 在存储器性能确定的情况下系统如何高效率地使用该存储器决定于其接口 控制电路设计的优劣d 。本文从接口策略选择、接口协议制定以及存储器迟滞参 数入手讨论如何设计性能优良的存储器接口。s g r a m 是近年来出现的较为成 功的面向多媒体技术的内存器件之一，是一种高性能、高速度图像存储器。本 文利用有限状态机的设计方法很好地解决了s g r a m 接口设计中面临的客户仲 裁机制、时序搭配等问题。 、 关键字：s o c i p 互连s g r a m ；接口 协议有限状态机 a b s t r a c t m e m o w c o n t r o l l e rd e s i g na n di pi n t e r c o n n e c t i o na r et h ec o m m o ni s s u e si n s y s t e m o n a c h i p ( s o c ) d e s i g n h a v i n ga n a l y z e d t h ee s t a b l i s h e di pi n t e r c o n n e c t i o n s t r a t e g ya n ds g r a mc h a r a c t e r i s t i c s ，t h ea u t h o rp u tf o r w a r dt h em u l t i - a g e n tm o m e r y i n t e r f a c ei n t e r c o r m e c f i o ns t r a t e g y , d e f i n e dt h ei n t e r f a c e p r o t o c o la n di m p l e m e n t e dt h e m o m e r y i n t e r f a c ed e s i g n u s i n g f i n i t es t a t em a c h i n e s h i g hs p e e dm e m r o y c o n t r o l l e ri se s s e n t i a la n d i m p o r t a n t i na ne m b e d d e ds o c i t e l i m i n a t e st h en e e df o ra g e n tb l o c k st oh a v es p e c i f i ck n o w l e d g eo fr a m a r r a yb e h i n d i t i tt a k e sc a r eo f p r o t o c o l sa n d l a t e n c i e si na ne f f o r tt os i m p l i f ym e m o r ya c c e s sb y t h ea g e n tb l o c k s a g e n tb l o c k s s e e as i n g l el i n e a rf r a m e b u f f e r ，a l lp a g i n ga n db a n k s w a p p i n g i sh a n d l e db yt h ea n di st r a n s p a r e n tt ot h ea g e n tb l o c k s w h e ni t sp e r f o r m a c ei sd e t e r m i n a t e ，t h ee f f i c i e n c yo ft h em e m o r yi na s y s t e m d e p e n d s o nt h ed e s i g no ft h ei n t e r f a c ec o n t r o l l e rt h i sp a p e rd i s c u s st h ed e s i g no ft h e n i c ei n t e r f a c ec o n t r o l l e rf r o mi n t e r e o n n e c t i o n s t r a t e g ys e l e c t i o n ，i n t e r f a c ep r o t o c o l e s t a b l i s h m e n ta n dm e m o r y t i m i n gp a r a m e t e r s s g r a mi so n eo f t h es u c c e s s f u l g r a p h i c sd e v i c ew i t hh i g hp e r f o r m a n c ea n dh i g hs p e e d i nt h em u l t i m e d i a t e c h n o l o g y a p p l i c a t i o na r e ar e c e n t l y f s m r e s o l v et h ea r b i t r a t i o nm e c h a n i s ma n d t i m i n gm a t c h i n g p r o b l e m si nt h es g r a m c o n t r o l l e r d e s i g n k e y w o r d s ：s o c i pi n t e r c o r m e c t i o ns g r a mi n t e r f a c e p r o t o c o l f s m 插图清单 图11 集成电路设计能力增长= 率o j 复杂度增长率的差距 图1 2l c 设计方法学的演变 图13 传统的基于逻辑综合的a s i c 设计流程 图14 深亚微米设计流程 一 图1 5 系统芯片结构示意图 一 图2 1 a m b a 总线结构 一 图2 2 c o r e c o n n e c t 总线结构 一 图23 v s i a 片内总线层次结构和虚拟元件接口 图2 4 采h jo c b 方式的存储器接口策略 图25 采用虚接i j 方式的存锗器接【1 策略 图26 采牌专埘接 f 方式的存储器接口策略 图31s g r a m 的建口和保持日j 间参数定义 图32s g r a m 的访问耐i b q 参数定义 图33s g r a m 的t r c d 参数定义 圈3 4 s g r a m 的c a s 延迟定义 一 图3 5 模式寄存器与特殊模式寄存器 图3 6s g r a m 初始化和装载模式寄存器过程的时序图 图3 7s g r a m 行激活时序幽， 图38 s g r a m 读操作发起的时序圈 一 图3 9 c a s 迟滞为2 时连续b u r s t 读传输时序图 ， 图3 1 0 c a s 迟滞为3 时页内随机读传输时序图 图3 ”c a s 迟滞为2 时读周期后接预充电时序幽 图3 1 2c a s 迟滞为3 时终f l ：b u r s t 读传输时序图 图3 1 3 块写与位写操作示意图 图3 1 4 客户端同步写操作 图3 1 5 客户端成组读操作 图3 1 6 客户端块写操作 图3 1 7 客户端位写操作， 图41 数据通道和控制单元 图4 2 m e a l y 状态机 图4 3m o o r e 状态机 图4 ，4 通信状态机 国4 5 存储器接口控制器功能框图 4 2 ，3 4 5 b坦他他帽仃伯加加纠玛巧盯碍约鸩曲引弘；8叭 舛诣 幽4 6 仲裁器状态机的：状态转换酬 酗47 仲裁过稃仿真， 图4 8 时序控制尊元及其控制信号 图49 初始化过程 图4 1 0 初始化过程的状态转移图 图4 1 1 激活与凄写命令之间插入的两个控操作 图4 1 2i e 常数据传输过程数据传输过程的：状态转移图 酗4 1 3 故障处理的状态转移图一 图4 1 4 读计数器模块 幽41 5 数据通道模块一 图4 1 6 地址译码模块 图41 7 地址译码模块仿真结果 引鸥弭弱8盯弱刚 表格清单 表1 1s o c 总线与传统微机总线 表31s g r a m 接口信号 表3 2s g r a m 操作命令定义 表33 客户接口信号 表3 4 周期类型定义 表4 1 控制单元信号定义 表42 线性地址与非线性地址转换关系 1 2 2 2 2 7 3 2 3 3 5 0 5 9 塑二童萱宣 一 第一章前言 随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的战略地位越 来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、 战略性产业。 1 1i c 产业现状 世界集成电路产业的发展十分迅速。2 0 0 0 年世界半导体产值达2 0 0 0 亿美元， 而以集成电路为基础的电子信息产品的世界市场总额超过1 万亿美元，成为世界 第一大产业。据国外权威机构预测，未来十年内，世界半导体的年平均增长率将 达15 以上，到2 0 10 年全世界半导体的年销售额可达到6 0 0 0 8 0 0 0 亿美元，它 将支持4 5 万亿美元的电子装备市场。 集成电路的技术进步e l 新月异。目前世界集成电路大生产的主流技术为8 英寸 0 2 5 微米，正在向1 2 英寸0 1 8 微米过渡，根据美国半导体协会( s l a ) 预测，到2 0 1 0 年将能达到1 8 英寸0 0 7 0 0 5 微米。集成电路的技术进步还将继续遵循摩尔定 律，即每1 8 个月集成度提高一倍，成本降低一半。系统芯片( s o c ) 、微电子机械 ( m e m s ) 技术、神经网络芯片和生物芯片、砷化镓( g a a s ) 集成电路、锗硅( g e s i ) 集成电路、基于量子效应的单电子器件和量子集成电路等，正在成为人们研究的 1 0 , 8 e o , 窑1 , 0 0 0 , 弓l e o , 妻 1 0 , b 善 1 ， 岳 己 3 c 。m p l e x i t yg 谢w mr a l e 叫一， 泓栅r l d e s i g ng 旦吐 兰 二7 一暑嚣掣”蚰。一m ( s o u r c e ：s e m a t e c h 9 7 图1 1 集成电路设计能力增长率与复杂度增长率的差距 第一章前言 热点，2 1 世纪将有可能成为新的技术发展领域，其中硅技术作为主要的器件载体， 在可预见的未来仍将是主流。但是，据s i a 估计，j c 复杂性年增长率为5 8 ，而 设计能力年增长率仅为2 1 ，设计人力资源年短缺率为3 0 ，可见l c 设计的相 对落后已经成为f c 产业发展的瓶颈( 如图1 1 ) 。 我国的集成电路产业经过几十年的发展已经初具规模，形成了比较完整的工业 体系，超大规模集成电路产业发展高潮已经到来。集成电路产业通常分为设计、 制造和测试封装等。就设计业而言，我国大陆地区目前i c 设计能力还比较弱，从 业人员不足3 0 0 0 ，营业额仅1 0 亿元，但是发展速度很快，发展潜力巨大。根据 目前国内i c 发展和市场需求情况，“十五”规划中提出了要以芯片设计为突破口， 重点发展以下产品：微处理器类，包括c p u 、m c u 、m p u 和d s p ；移动芯片， 如基站芯片、射频( r f ) 芯片和军用电路；数字音视频电路，如高清晰度电视( h d t v ) 、 p d a 等；i c 卡类芯片。i ” 当前我国已经加入世界贸易组织( w t o ) ，未来f c 设计业既要按自身规律发展， 又须适应全球化，参与全球化竞争，转变发展思路，比如要从以前的以逆向设计 为主转向以基于单元库、i p 核的f 向设计发展，以掌握集成电路的核心技术、关 键技术为目标，突出重点的战略，在满足市场需求的同时，提高集成电路设计技 术水平及产品档次，对前瞻性技术进行研究开发，为技术更新及产品换代作好技 术储备。其中以超深亚微米( v d s m ) 3 二艺和i p 核复用技术为支撑的系统芯片( s o c ) 技术是目前i c 设计发展的主流，开发和应用s o c 也是当前l t 产业发展的需要。 国家8 6 3 计划信息技术领域中将超大规模集成电路s o c 项目列为重大专项，显示 了国家对这领域的足够重视，这个专项的主要研究领域为：关键电子信息产品 核心芯片的开发；超大规模集成电路i p 核开发；s o c 设计关键技术和制造关键技 术研究；超大规模集成电路设计产业化环境建设。i 2 1 2s o c 与i p 1 2 1 产业变革与技术变革 在约4 0 年的发展过程中，i c 产业大致经历了三次变革，产业结构逐步从垂直 型向水平型转变： 6 0 年代- - 7 0 年代，微处理器、存储器、逻辑i c 标准化导致系统整机制造 公司与f c 器件公司分离，i c 公司发展成为包含设计与制造乃至所有环节的垂直型 集成器件制造( i d m ) 公司。 蔓= 童堑童 8 0 年代- - 9 0 年代，a s i c 设计技术观念变革导致无制造的f a b l e s s 公司与 专职加工的f o u n d r y 企业分离，f a b l e s s 所占比重日益增加。 9 0 年代末至今，随着深亚微米工艺发展，l c 设计产业中的系统芯片 s o c ( s y s t e m o n a c h i p ) 设计和i p ( i n t e l l e c t u a lp r o p e 啊) 设计的分工，导致专职于 i p 开发的c h i p l e s s 公司兴起。 由此，f o u n d r y 、f a b l e s s 与c h i p l e s s 三足鼎立成为s o c 发展的基本模式。 导致变革的直接原因是设计规模、复杂度不断增加，使得任何公司和个人都不能 胜任所有的i c 环节，所以分工是必然的。 图1 2i c 设计方法学的演变 由于i c 设计方法的改进总是滞后于制造的发展，i c 设计方法学也在不断地演 变，以适应设计复杂度的增加和缩短产品面市时间( t i m e - t o m a r k e t ) 的需要。在对 设计复杂性的管理上，硬件设计从软件设计中借鉴许多东西。如图1 2 所示，根据 不同时期对设计复杂度的需要产生了三种主要的i c 设计方法：时序驱动设计、基 于模块的设计和基于平台的设计。 时序驱动的设计( 1 1 m i n g d r i v e nd e s i g n ，t d d ) = 早期的设计主要是面积驱动 的设计，其优化目标是，逻辑最小化，使用统计平均的线负载模型。这在深亚微 米设计中是不够的，导致在设计流程中的延迟结果的不收敛，反复次数增加。时 序驱动的设计适合中等规模的复杂a s i c 。在这种设计方法中，结合各个层次的 版图规划对互连延迟进行控制。其中关键的设计工具是版图规划工具和时序分析 第一章前言 工具。 图13 传统的基于逻辑综合的a s i c 设计流程 基于模块的设计( b l o c k b a s e dd e s i g n ，b b d ) ：系统规模的增大，产品推向市 场的时间的压力，使设计重用成为必然。而设计中对物理因素考虑的提前，以及 设计专业化的趋势，使得基于模块的设计方法得到发展。为支持b b d 设计方法， 需要发展专用的系统级算法分析工具以及基于模块的版图规划和互连延迟的管理 同时，要求软件准确地预估块的面积。c a d e n c e 公司为此提出了物理综合的概念。 基于平台的设计( p i a 渤r m b a s e dd e s i g n ，p b d ) ：这是基于模块的设计的发展。 它强调系统设计的观点，它包含了t d d 和b b d 的各种技术。同时它强调设计重 用，要求设计的块的接口能适用于不同的设计项目，使用总线胶合逻辑( g l u el o g i c ) 功能块，产生可预测的、能预先验证的、具有标准接口的功能块。p b d 技术要求 软件支持软硬件协同设计和验证，提供系统级的算法和结构分析。版图规划工具 强调总线和块的布局。p b d 是一种基于l p 的设计，面向s o c 设计，其设计流程 是有别于传统方式的、新的深亚微米设计流程。 第一章前言 一、一- 垫一一一一、i一一一一l 匝至亟匹珂匡蛋亘亘亟圈匣塑婴回f 目i ；* 一一i 菱 二二二二二一 p 赢司 图1 4 深亚微米设计流程 如果说2 0 世纪是l c 的时代，那么2 1 世纪将从l c 时代迈入i s ( 集成系统) 时 代，狭义地说这个集成系统即日前的s o c 。因此s o c 是集成电路技术当前最迫切 和最现实的方向。人类社会信息化迫切需要各种信息化系统的产品，如计算机、 通信网络、消费类信息产品( 3 c ) 等，只有当芯片实现时才能大量低成本地生产和 销售，形成巨大的市场。当前l c 制造技术已经可以把几十亿个器件集成到单个芯 片上，提供了构成s o c 的能力，迫切需要解决如何把各种信息系统实现在单个芯 片即s o c 上的设计技术。 1 2 2 s o c 技术 s o c 顾名思义就是把一个系统集成到一个芯片上，我们称之为系统芯片，作 为a s i c 设计方法学中的新技术，s o c 技术和l p 技术始于2 0 世纪9 0 年代中期。 1 9 9 4 年摩托罗拉公司发布的f l e xc o r e 7 m 系统( 用来制作基于6 8 0 0 0 t m 和p o w e r 第一章前言 p c t m 的定制微处理器) 和1 9 9 5 年l s il o g i c 公司为s o n y 公司设计的s o c ，可能 是基于l p 核完成s o c 设计的最早报道。由于s o c 可以充分利用已有的设计积累， 显著地提高a s i c 的设计能力，在保证设计质量的前提下极大地缩短设计周期、提 高l c 设计公司的市场竞争力，因此发展非常迅猛。在2 0 0 0 年的c i c c ( c u s t o m i n t e g r a t e dc i r c u i t sc o n f e r e n c e ) 会议上，摩托罗拉公司s o c 设计技术研究部主任 j o ep u r e e 作了题为“s o c ：t h ec o n v e r g e n c ep o i n tf o rs o l u t i o no ft h e2 1 s t c e n t u r y ”瞄】的主题报告。c i c c 是a s i c 设计领域高层次国际学术会议，其主题报 告代表着a s i c 设计领域的技术发展趋势，这充分说明了s o c 在a s i c 学术界和 工业界已经得到了高度的重视。s o c 设计技术的出现是集成电路产业发展历史上 的一次革命，它将全方位地、深刻地影响集成电路的设计、加工、市场和应用。 图1 5s o c 结构示意图 某些电子信息产品的发展，如个人数字助理( p d a ，p e r s o n a ld i g i t a l a s s i s t a n t ) 等，由于它们自身的应用特点决定了其必然是一个嵌入式的系统芯片。系统芯片 应包含两个基本部分：硬件部分和软件部分。硬件部分包括要在s o c 上集成的各 类模块，如处理器、总线、m p e g 、射频电路、存储器、存储器接口电路等，软 件部分主要指操作系统和重要的应用软件。也有人把s o c 定义为包含一个或者多 个微处理器内核( 如m p u 、m c u 和d s p 等) 、至少1 0 万门以及相当容量的存储器， 第一章前言 同时在芯片上实现多种电路功能( 如图1 5 ) ，因此这种系统的规模会很大，通常要 以i p 重用技术为主要设计方法，以深亚微米加工工艺为主要生产手段h 。 s o c 技术问题主要包括：设计方法、高性能于低功耗、新数学方法实现以及 新智能系统等等。就设计方法而言，由于传统的设计、测试工具已不能适应s o c 发展，需要突破传统的设计观念，从系统出发整体优化s o c 设计。s o c 设计方法 包括三个方面： 软硬件协同设计：系统芯片设计需从系统出发，主要体现在系统的定义与 描述、软硬件评估函数与划分算法、协同分析验证与测试、综合与优化、可测性 与功耗管理设计技术等等。 深亚微米设计：深亚微米工艺带来了系列的问题，首先面临的是时序收 敛问题( t i m i n gc l o s u r e ) ，比如原来对性能影响次要的二级物理效应现在成为不可忽 视的重要因素，需要更精确的器件与连线模型，原来器件延迟是主要延迟，现在 连线延迟是主要部分，而且只能在后端物理设计才能准确知道，这造成了将前端 设计与后端设计分离的传统i c 设计方法会由于设计迭代过程不收敛而导致设计失 败。深亚微米设计方法必须把前端的上层设计与后端的物理设计集成。再者就是 信号完整性问题，芯片可靠性分析也是需要考虑的问题。 i p 复用与互连：由于i p 可能来自不同的设计者，为了使各家开发的i p 模 块可以被广泛采用，产生了一些国际组织来协调i p 标准和互连方案的制定，如虚 拟插座接口联盟( v s i a ) 成立了系统级设计、i p 保护、片内总线、混合信号设计、 实现，验证、制造相关的测试等6 个开发工作组来制定设计重用标准。 很显然，设计重用的概念在s o c 中已经表现得越来越突出，设计重用是s o c 的一个非常重要设计方法。随着设计需求的增长，设计者开发产品的复杂度也呈 指数增长，于是人们通过重用j p 来降低设计的难度并提高设计效率。印刷电路板 ( p c b ) 级系统的开发用一些成熟的芯片模块，就是设计重用的一种在p c b 领域的 体现，同样，专用集成电路( a s j c ) 的设计也可以用一些通用模块，只是，设计重 用已经不再局限于p c b 中的芯片或a s i c 中的电路模块，它包括系统级的硬件模 块，甚至软件模块。设计重用的最终目标是建立一个包含软硬件模块的资源库， 该库的模块含各个层次( 物理层和系统层次等) 的描述，当工艺技术进步时，物理层 次的描述可能需要修改，但系统层次的描述仍然有效，这样才能真正达到设计重 用的目标。 第一章前言 1 2 3i p 复用技术 在i c 设计中，i p 成为独立技术的时间虽然不长，但发展却非常迅速。a s i c 领域许多文集、报告中有关i p 的内容剧增。c l c c1 9 9 7 年会议文集的“单元建库” 分册已有i p 的报导【5 】，1 9 9 8 年c l c c 的文集关于j 尸的报导就增加到3 个分册1 6 】， 1 9 9 9 年美国i c e o ce n g i n e e r i n g ) 编辑的“a s l cs t a t u s 9 9 ”讨论i p 的篇幅占到了 1 3 。i p 技术受到广泛重视的主要原因是它为s o c 的设计提供了有效途径。 实际上，l p 的概念在l c 设计中已经使用了将近2 0 年，应该说标准单元库 ( s t a n d a r dc e l ll i b ) 就是i p 的一种早期形式。今天的i p 已远不是这个水平，已经成 为i c 设计的一项独立技术，成为实现s o c 设计的技术支撑，成为a s i c 设计方法 学中的学科分支。从集成规模上说，现在的i p 库已经包含有诸如8 0 5 1 、a r m 7 等微处理器、t s m 3 2 0 c 3 0 等数字信号处理器、m p e g | i 等数字信息压缩缩解压器 在内的l c 模块，这些模块都曾是具有完整功能i c 产品，广泛用来与其他功能块 一起在p c b 上构成系统的主板。如今微电子技术已经具有实现系统集成的功能， 因此这些l c 便以l p 核的形式嵌入s o c 之中。从设计来源上说，单纯靠代工线 ( f o u n d r y ) 设计i p 模块已远不能满足系统设计师的要求。今天的l p 库需要广开设计 源头，汇纳优秀模块。不论出自谁家，只要是优化的设计，与同类模块相比达到 芯片面积最小、运行速度最快、功率消耗最低、工艺容差最大，该模块的“知识 产权”就应该得到认可，纳入i p 库、成为库中的一个单元i p 。 1 1 p 的分类 由于今天i p 模块的集成规模已经达到系统级的水平。a s i c 设计方法学将设计 工作分解成行为域、结构域和物理域这三个相互正交的设计域( d e s i g nd o m a i n ) 。 从这个意义上而言i p 可以分成软i p ( s o f ti p ) 、固i p ( n r n ll p ) 和硬i p ( h a r di p ) 三个 不同的抽象层次。1 7 软l p 是抽象层次最高、可综合的寄存器传输级( r t l ，r e g i s f e r t r a n s f e rl e v e l ) 设计，以硬件描述语言描述文本的形式提交使用。这个硬件语言描述一定经过仿 真验证，使用者可以用它综合出正确的门级网表。软i p 是优化的行为域设计，与 其他设计相比它所需的硬件开销最小。软i p 的优点是有最大的可移植性，不受工 艺条件的限制，同时也给后续设计留有更大的创新空间，使用者根据单元库的条 件可以完成更具新意的设计。软l p 最主要的缺点是对模块的预测性太低，增加了 设计的风险，使用者在后续的设计中仍有发生差错的可能。 固i p 比软i p 有更大的设计深度，己完成了门级综合、时序仿真等设计阶段， 以门级网表的形式提交使用。只要用户单元库的时序参数与固i p 相同，就具有正 第一章前言 确完成物理设计的可能性。 硬i p 是i p 在芯片设计过程中的最终形式，同时也是最主要的形式，一定意义 上说f p 技术是从硬i p 开始的，s o c 中的深亚微米设计主要体现在硬l p 之中删。 2 i p 的界定 随着对s o c 重要性认识的日益深入，国内i c 界对i p 的谈论也越来越多，有 些对i p 的理解不够十分准确，比如把以前做过的l c 设计都认为是i p 。目前，尽 管对i p 还没有统一的定义，但i p 的实际内涵是有界定的。 首先，它必须是为了易于重用而按嵌入式专门设计的。即使是已经被广泛使用 的产品，在决定作为i p 之前，一般来说也须要再做设计，使其更易于在系统中嵌 入。比较典型的例子是嵌入式r a m ，由于嵌入后已经不存在引线的限制，所以在 分立电路中不得不采取的措施，包括地址分时复用、数据串并转换以及行列等分 译码等，在嵌入式r a m 中都可以去掉，不仅节省了芯片面积，而且大幅提高了运 算速度。 其次，是实现l p 模块的优化设计。优化的目标通常为：芯片的面积最小、运 算速度最快、功率消耗最低、工艺容差最大。所谓工艺容差大是指所做的设计可 以经受更大的工艺波动，是提高j - r 成品率的重要保障。这样的优化目标是使用 全自动化设计过程难于达到的，可是对于i p 又必须达到，因为它要重复使用很多 次。对i p 的每一优化都将产生千百倍甚至更多的倍增效益。因此基于晶体管级的 i p 设计便成为完成某些i p 设计的重要方法，甚至是唯一的设计方法。 第三，要符合i p 标准。与其他i c 产品一样，l p 进入流通领域后，也需要有标 准。1 9 9 6 年以后，可重用专用知识产权开发者协会( r a p i d ，r e u s a b l e a p p l i c a t i o n - s p e c i f i ci n t e l l e c t u a lp r o p e r t yd e v e l o p e m ) 、虚拟插座接口联盟( v s i a ) 等组织相继成立，协调并制订i p 重用所需的参数、文档、检验方式等形式化的标 准，以及l p 标准接口、片内总线等技术性的标准。虽然这些工作已经开展几年， 也制订了一些标准，但至今仍有大量问题要解决，例如不同嵌入式处理器协议的 统一、不同l p 片内结构的统等，都是十分复杂的问题。 1 2 4 存在的问题 随着i c 设计方法学的日益更新，同时也有很多问题亟待解决。 现在，还没有验证s o c 的标准方法。各种s o c 对h d l 使用上的不一致造就 了大量的验证技术和手段的出现。由于大约7 0 的设计工作都在验证上，验证途 径的标准化已经变得非常必要。为了缓解复杂系统功能验证问题，提高功能验证 第一章前言 质量的新工具不断涌现。无论任何时候，集成电路的质量主要依赖于所采用的验 证方法。 因为存在l p 的产权保护、l p 鉴权、l p 间通信的接口协议等问题，故采用l p 重用的系统仍然十分有限，v s i a 等组织正在努力制定这方面的标准。v s l a 也在 研究一些设计方法，如怎样在一个基于通信的设计中来顺利地利用这些可重用的 i p 。目前v s l a 的系统级设计工作组已经在一些方面取得了成功，新出台了标准 s l d l 0 【9 】、与s y s t e m c 兼容的数据类型的定义等，但这些标准还只是关于底层的 描述，预计工作小组还要应用a c c e l e r a 1 0 】、 s p e c c 这些系统级语言的能力以及 研究系统内的虚拟元件( v c ，v i r t u a lc o m p o n e n t ) 的集成和验证。 1 3 论文意义 随着s o c 设计技术的迅猛发展，接口电路设计的重要性日益突显，在嵌入式 系统芯片中高速存储器接口控制电路是系统必不可少的重要组成部分，本论文以 多媒体s o c 中同步图像随机存储器接口为题，研究系统芯片中存储器接口电路的 设计。 由于有了存储器接口的存在，使得系统内部客户模块不必专门了解存储器本 身的复杂特性，而只需关心传输协议和一些定义的迟滞( 1 a t e n c y ) 参数，在客户看来 存储器仅仅是一个线性的帧缓冲器，所有的换页( p a g e ) 、跨区段( b a n k ) 切换都交由 接1 3 电路来处理，从而大大简化了客户对存储器操作的复杂度。 在存储器性能确定的情况下系统如何高效率地使用该存储器决定于其接口控 制电路设计的优劣。本文从接口策略选择、接1 3 协议制定以及存储器迟滞参数入 手讨论如何设计性能优良的存储器接1 3 。本论文对i c 设计领域中存储器接口的设 计具有一定的借鉴意义。 1 4 论文工作 s g r a m 是近年来出现的较为成功的面向多媒体技术的内存器件之一，是一种 高性能、高速度图像存储器，它的接口设计涉及到客户仲裁机制、时序搭配和状 态机设计等问题。 第一章作为论文工作的背景，介绍了l c 设计方法学发展的趋势，阐述了s o c 和l p 技术的主要问题和论文工作意义。 第一章前言 第二章讨论已有的面向s o c 的i p 互连机制与接口标准，提出了三种可选择的 存储器接口策略，并确立了同步图像随机存储器接口设计的框架和方案。 第三章，根据确立的接1 3 设计方案，从同步图像随机存储器的外部特性出发， 开始进行接口的协议设计。 第四章，进行接口电路的r t l 级设计，并完成设计的仿真验证与综合。 第五章，工作总结与进一步工作的设想。 第二章存储器接l 策略选择 第二章存储器接口策略选择 在系统芯片中多个i p 模块共同使用同一个存储器，因此需要解决多个客户模 块( a g e n t ) 与存储器之间的互连问题。目前针对s o c 中关于i p 互连问题有着各种 方案讨论，在进行存储器接口控制单元设计之前我们首先对已有的l p 互连方案进 行考察和分析，根据存储器的行为特点，在通用i p 互连和专用接口方案中获得存 储器接口的最佳设计方案，尽最大可能满足不同的客户的需求，既灵活方便，又 高效快速地访问存储器。 2 1 互连机制与接口标准 规划一个s o c 设计，首先要考虑如何把各种l p 模块集成起来，亦即片内互连 结构是如何设置，具体来说也就是各功能模块间的相互通信问题，包括时序和协 议等方面。此外，互连结构也决定着用户是否能够快速方便地加入自己专用的或 第三方l p 模块。对此各种国际组织提出了许多不同的策略，但从根本来说，其基 本乃是采用具有合理互连协议或接口标准的s o c 总线。 2 1 1 基于总线的互连机制 在s o c 总线出现之前，已经存在许多成熟的微机总线结构，如i s a 、p c i 、i i c 和u s b 等，来实现微机系统内的各个模块电路的集成。然而对于发展到今天的系 统芯片，这些传统的微机外部总线结构已不再适合片内互连。这是因为传统的微 机外部总线必须驱动很大的电路板连线以及连接器的电容电感负载，而s o c 内部 却不存在这个问题，对片内总线的电气特性要求相比之下就没有那么苛刻。而且， 片内提供了丰富的布线资源，在总线宽度和信号线数量上是不会受到l c 封装和电 气特性的限制。表1 1 是微机总线与s o c 总线的比较： 微机总线s o c 总线 总线宽度受管脚( p i n ) 封装数目的严格限由于片内提供丰富的连线资 制，为了缓解限制通常采用三源，所以几乎不受限制 态门或者地址，数据线分时复用 。、a ， 第二章存储器接口策略选择 互连方案由于通常在p c b 板上布线，所布线资源灵活多变，根据需要 以使用固定的互连方案可以采用不同的结构一一并行 或纵横开关( c r o s s b a rs w i t c h ) 地址译码 从设备( s l a v e ) 对固定地址进行系统集成者根据其具体应用建 完全译码立地址译码器，以减少冗余逻 辑提高系统速度 时序要求有固定的时序要求，因为要考也有时序要求，但是系统集成 虑到最坏的可能情况，如最大者可以根据情况灵活调整到最 电容电感负载 佳性能( 用布局布线工具) 测试方案由于每个模块是单独设计和测作为一个系统来测试，所以要 试的，所以测试方案是基于板 求高层次的可测。陛( t e s t a b i l i t y ) 级的 表1 1s o c 总线与传统微机总线 以下是一些常见的s o c 总线结构： 1 、a m b a a m b a ”1 ( a d v a n c e dm i c r o c o n t r o l l e rb u sa r c h i f e c l u r e ) 是由英国a r m 公司开 图2 1a m b a 总线结构 第二章存储器接口策略选择 发的一个开放的工业标准总线结构。它的最新版本( 2 0 版) 由高性能系统总线( a h b ) 和高级外围总线( a p b ) 两级总线构成，a h b 系统总线采用地址数据分离的流水操 作，支持固定长，不定长的成组( b u r s t ) 传输、分离事务处理( s p l i tt r a n s a c t i o n ) 特性和 多个主设备的总线管理，提供3 2 6 4 1 2 8 位数据线宽度、最大可扩展至1 0 2 4 位， 因此，a h b 系统总线具有高带宽、高性能，常用来连接嵌入式处理器与高性能外 围设备、片内存储器及接口功能单元。通用外围设备驻留在低速的a p b 外围总线 上，a p b 通过桥与a h b 系统总线相连，它有助于降低系统功耗和设计复杂性。此 外，a m b a 总线支持静态时序分析及测试插入。 2 、c o r e c o n n e c t 髭i g h c 三yh i - i g h r f o rt i c r f o r m a n c eha rbitercpu m e m o r y p e【n ae卜叫 c 0 1 e li p l b o p b b r i d g e h i g h p e r f o r m a l 3 c e d m ac o l e e x t e r n a i b u s i n t e r f a c e u 1 3 i t 半型。p b 哗 p l oiit i m e r e 器 a r b i t e r 图2 2c o r e c o n n e c t 总线结构 c o r e c o n n e c t 【1 2 1 由i b m 公司开发，是一个开放的工业标准总线结构。它包含 一个处理器局部总线( p l b ) 、片内外围总线( o p b ) 、总线桥和设备控制寄存器总线 ( d c r ) 。p l b 总线采用完全同步方式，最多可支持8 个主设备，提供3 2 、6 4 、1 2 8 位数据宽度、最大可扩展至2 5 6 位，数据，地址总线分离，支持可变固定长度成组 第二章存储器接口策略选择 传输、流水、分离事务处理、d m a 传送和重叠仲裁及可编程公平优先级算法，因 此具有很高韵传送带宽。o p b 总线也采用完全同步方式，3 2 位地址，数据总线， 支持主设备与从设备间的单周期数据传送和多个主设备( 由仲裁决定) ，桥功能块均 可作为o p b 或p l b 上的主设备。d c r ( d e v i c ec o n t m lr e g i s t e r ) 总线提供c p u 与从设备逻辑之间的g p r 数据同步通信。高性能设备连接到高带宽低延迟的p l b 总线上的通信量，从而提高系统的整体性能。 2 1 2 基于虚接口的互连机制 图2 3v s i a 片内总线层次结构和虚拟元件接口 虚接口互连机制是缘于总线协议限制了i p 核的设计重用性而提出的。i p 开发 者都希望自己的l p 有尽可能广的应用范围，然而通常采用总线协议作为i p 自身接 1 3 的做法限制了i p 随后的应用市场。因为所有的总线协议都是严格定义的一套模 块间数据流通信方法，这就意味着如果i p 采用了某种特定总线协议作为自身接1 3 ， 那么它再与其它不同总线协议进行集成时必然是以牺牲速度、总线能力等性能为 代价的。因此，核中心协议策略是在总线的基础上基于标准i p 接口思想来解决如 何更方便i p 复用和系统集成。按照虚接1 3 互连策略，i p 开发者通过采用独立于总 第二章存储器接e l 策略选择 线协议的标准i p 接1 3 规范可以在不关心将来目标系统的情况下独立开发自己的可 复用i p 。 采用这种策略的典型范例是由v s i a 提出的虚拟元件接1 3 ( v c l ) 机制。v c i 是一 个标准化l p 模块应用接口规范，利用这个规范s o c 设计者( 即i p 集成者) 、i p 开 发者和片内总线( o c 8 ) 提供者可以开发出具有兼容的元件以此来增强设计的重用 性，v c i 的实现机理是采用v c l 作为自身接1 ：3 的i p 模块即可直接点对点地连接， 也可通过带有v c l 接口的总线进行互连。它允许存储器存取操作，每个传送都是 在时钟上升沿采样a c k 和v a l i d 信号有效时完成。与片内总线不同的是，它是一种 主从式点对点传送协议( 如图2 3 ) ，主设备发送地址、数据( 写操作) 和其它传送控 制信号的请求，然后从设备返回包含控制和数据( 读数据) 信号的反应。 最新公布的o c b 2 0 版本有相互兼容不同性能级别的三个互连协议： p v c i ( p e r i p h e r a iv c o 、b v c l ( b a s i cv c l ) 和a v c l ( a d v a n c e dv c l ) 。相对于p v c l 而言，b v c l 采用了具有一定并行能力的请求和应答的分离( s p l i t ) 握手协议；而相 对于b v c i 而言，a v c i 又具备了请求和应答的乱序执行( o u t o f - o r d e r ) 能力，满足 了许多s o c 应用对系统总线连接高带宽主设备的性能要求。 2 2 存储器接口策略选择 存储器接口总线作为客户模块与存储器模块之间的桥梁。对于多个客户模块访 问存储器的情况，存储器接口总线能够协调诸多客户模块有规则地访问存储器， 起到仲裁的作用。就每个单客户而言，存储器接口总线能够操作屏蔽或协议转换 的作用，客户不必知道存储器本身复杂的操作时序，使得着客户对存储器的读写 行为简化。 就已有的接1 3 总线互连机制，提出下面两种存储器接1 3 总线方案： 2 2 1 采用o c b 方式 o c b 巨m e m o r y m e m o r y 图2 4 采用o c b 方式的存储器接口策略 将多个客户挂接在通用o c b 上，客户访问存储器是通过o c b 与存储器之间 相互通信实现，客户的仲裁通过o c b 实现。优点在于，由于采用通用o c b ，客 户模块的i p 来源可以更加广泛，客户的接口行为也易于标准化，只需满足o c b 的接口机制即可。缺点在于，o c b 是系统的、通用总线，它对于存储器的操作效 率较低，难以满足客户对于存储器的高速存取要求。 2 2 2 采用虚接口方式 图2 5 采用虚接e l 方式的存储器接口策略 客户与存储器控制单元之间是点对点的接1 3 通信，接口机制可以考虑采用两