（微电子学与固体电子学专业论文）超薄栅氧化层的tddb特性与寿命评估.pdf

摘要 摘要 随着超大规模集成电路的不断发展，超薄栅氧化层的质量对器件和电路可靠性 的作用越来越重要。经时绝缘击穿( t d d b ) 是评价薄栅氧化层质量的重要方法。本 文介绍了氧化硅结构及其作为栅氧化层的击穿机理和几种主要t d d b 击穿模型， 重点介绍了其中的1 e 模型。论述了薄栅氧化层t d d b 可靠性表征方法及其相关 参数。采用恒定电压法，对同一种工艺条件，沟道长为9 0 n m ，栅氧化层厚度为1 4 n m 的n m o s f e t 施加五种电压应力，测试其相应的击穿时间。比较了相同器件在不 同电应力条件下击穿时间和击穿栅漏电流的差异，通过不同应力下样品的击穿时 间得到与其对应的栅氧化层累积失效分布图和中位寿命，进而完成1 e 模型参数的 提取，最后由模型外推出器件在正常工作电压下栅氧化层的寿命，并分别从应力 类别和应力大小两个方面对实验结果进行了修正。此外，栅氧化层发展的另一个 方向是寻找高k 栅介质替代传统的氧化硅，文中就如何选择高k 栅介质材料进行 了论述，并对氧化硅的理想替代物h f o ，及其电学特性做了详细讨论。 关键词：超薄栅氧化层经时绝缘击穿恒定电压法寿命预测高k 栅介质 a b s t r a c t2 a b s t r a c t w i t ht h ed e v e l o p m e n to fv e r yl a r g es c a l ei n t e g r a t e dc i r c u i t ( v l s i ) ，t h eq u a l i t yo f u l t r a t h i ng a t eo x i d ep l a y sa v e r yi m p o r t a n tr o l ei nt h er e l i a b i l i t yo fd e v i c e sa n dc i r c u i t s t i m ed e p e n d e n td i e l e c t r i cb r e a k d o w n ( t d d b ) i sa ni m p o r t a n tm e t h o dt oe v a l u a t et h e q u a l i t yo ft h i ng a t eo x i d e i nt h i st h e s i s ，t h es t r u c t u r ea n dt h eb r e a k d o w nm e c h a n i s mo f s i 0 2a n ds e v e r a lp r i m a r yb r e a k d o w nm o d e l sa r ei n t r o d u c e d t h e1 em o d e li sp r e s e n t e d i nd e t a i l t h e r e l i a b i l i t y c h a r a c t e r i z a t i o nm e t h o d so ft d d ba n di t sc o r r e l a t i v e p a r a m e t e r sa r ed i s c u s s e d c o n s t a n tv o l t a g et d d bt e s th a sb e e nd o n eo ns o m e n m o s f e tw h i c ha r ei nt h es a m et e c h n o l o g i c a lc o n d i t i o n s ，w i t ht h el e n g t ho fc h a n n e l o f9 0 n ma n dt h i c k n e s so fg a t eo x i d el a y e ro fs a m p l e so f1 4 n m ，r e s p e c t i v e l y t h e c o r r e s p o n d i n gb r e a k d o w nt i m eo fg a t eo x i d el a y e rw e r et e s t e du n d e rf i v ek i n d so fg a t e s t r e s s e s t h eb r e a k d o w np r o c e s so fu l t r a t h i ng a t eo x i d ei sa n a l y z e da c c o r d i n gt ot h e f a i l u r ec r i t e r i o no fg a t ec u r r e n t t h eb r e a k d o w nt i m ea n dg a t el e a k a g ec u r r e n ta r e c o m p a r e du n d e rd i f f e r e n tg a t es t r e s s e s ，w eh a v eo b t a i n e dt h ed i s t r i b u t i o nd i a g r a mo f c u m u l a t i v ef a i l u r ep r o b a b i l i t ya n dm i d p o s i t i o nl i f e t i m e so fs a m p l e su n d e rf i v ek i n d so f g a t es t r e s s e s t h ep a r a m e t e r so f1 em o d e la r ee x t r a c t e d ，a n dt h el i f e t i m eo fg a t eo x i d e l a y e ro fn m o s f e t u n d e rn o r m a lf u n c t i o n a lm o d ei sc a l c u l a t e d t a k i n gd i f f e r e n tt y p e s a n dv a l u e so fg a t es t r e s s e si n t oa c c o u n tt h es e r v i c el i f e t i m ef r o mt d d bt e s t i n gh a sb e e n c o r r e c t e d i ti sa l s on e c e s s a r yt of i n dan e wh i g h - kg a t ed i e l e c t r i ct o r e p l a c es i l i c o n d i o x i d e h o wt os e l e c th i g h - kg a t ed i e l e c t r i cm a t e r i a l sa n de l e c t r i cc h a r a c t e r i s t i c so f h i d 2 a r ei n t r o d u c e di nt h el a s tc h a p t e ro ft h i sp a p e r k e y w o r d s ：u l t r a t h i ng a t eo x i d el a y e r t i m ed e p e n d e n td i e l e c t r i cb r e a k d o w n ( t d d b ) c o n s t a n tv o l t a g e l i f e t i m ep r e d i c t i o n h i g h kg a t ed i e l e c t r i c 创新性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或 其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做 的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 , a - 签g ：摩翠聋 日期：麴z ：f ：! 兰 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕 业离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。 学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全 部或部分内容，可以允许采用影印、缩印、或其它复制手段保存论文。 ( 保密论文在解密后遵守此规定) 本学位论文属于保密，在年解密后适用本授权书。 本人签名：鏖銎益 导师签名：日期： 第一章绪论 第一章绪论 2 0 0 0 年以来，虽然世界微电子产业进入低谷，但微电子技术却进入了一个快 速发展阶段。自1 9 9 9 年以来，原来集成电路工艺每3 年提升一代的规律在进入2 1 世纪后变为两年提升一代。这说明全球的微电子产业正在借这一轮微电子产业不 景气的空隙做技术上的储备，为迎接新一轮微电子产业的快速发展作着积极的准 备。2 0 0 2 年，微电子产业的增长速度已经开始上升，可以预见，全球微电子产业 即将迎来又一个发展高峰。我国微电子产业也已经进入了一个跳跃式发展阶段。 国际上先进的半导体工艺正被迅速地直接引入到我国，制造工艺技术达到了 0 2 5 1 x m 、0 1 8 p , m 、0 1 3 p m 甚至0 0 9 “m 工艺水平i l j 。预计到2 0 1 6 年，特征尺寸为 0 0 2 5 9 m 的电路将投入批量生产。 现在，0 1 3 p , m 的c m o s 工艺技术已进入大规模生产，0 0 4 1 , t m 乃至0 0 1 岬的 器件已在实验室中制备成功，研究工作已进入亚o 1 l x m 技术阶段，相应的栅氧化 层厚度只有2 0 - 1 0 n m ，当电源电压为2 2 v 时，二氧化硅膜上的电场就有可能大于 6 m v c m 而产生击穿，从而必须考虑绝缘击穿对m o s 氧化层质量的影响。随着集 成电路向深亚微米方向发展，栅m o s 氧化层的电场强度越来越高，与时间相关的 介质击穿效应成了更为突出的可靠性问题 2 1 。对栅绝缘层t d d b 寿命的评价一直 受到人们的重视。 恒定电压法是采用温度和电压作为应力对介质层测试结构进行可靠性评价的 一种实验方法，主要用于工艺线上的可靠性一致性考察。恒定电压t d d b 法具有 理论完善、所需仪器简单的优点，在本文中将对模型m o s 管用恒压法作寿命测试。 1 1 集成电路产业的发展现状 2 0 0 3 年，全球半导体产业规模为1 6 0 0 亿美元。进入2 0 0 4 年以后，高成长性 行业得到了市场的大力追捧，其中半导体产业表现尤为突出，由于数字电视、存 储网络、打印机以及其他静态存储产品等消费类电子产品的快速增长，国际市场 对半导体产业的需求进一步快速增长。而与此同时，供应商对市场需求预期过高， 导致生产过剩，全球半导体市场已经进入一个回调期。国际数据有限公司( i d c ， i n t e m a t i o n a ld a t ac o r p o r a t i o n ) 在发布的一份研究报告中报道，2 0 0 4 年全球半导体市 场规模将增长2 6 ，市场回调不会对此产生影响，但导致2 0 0 5 年全球半导体市场 出现2 的负增长。不过市场在2 0 0 6 年重新恢复增长，并且2 0 0 3 年 一，2 0 0 8 年的 年均复合增长率( c a g r ) 有望达到1 1 3 。 世界半导体行业在1 9 9 5 年之前，曾经有过持续多年的高速发展时期，1 9 9 3 年 2 超薄栅氧化层的t d d b 特性与寿命评估 1 9 9 5 年的增长率分别达到2 9 1 、3 1 8 和4 1 7 ，产值达到了空前的1 4 4 4 亿美 元。此后，全球性的经济衰退席卷而来，d r a m 市场软化，世界半导体市场连续 3 年负增长。进入1 9 9 9 年，半导体行业又进入新一轮的高速增长期。从全球半导 体产业的发展历程看，此次的回调也是为行业的新一轮高速发展蓄势。 1 2 集成电路栅介质面临的挑战 氧化硅作为集成电路的栅介质，其厚度也随工艺的升级换代而不断减薄。自从 2 0 世纪6 0 年代以来，s i 集成电路一直遵循着摩尔定律发展，即：集成度每3 年 增长4 倍，特征尺寸每3 年缩小2 倍。随着m o s 器件沟道长度的不断减小，其栅 氧化层厚度也一起按比例缩小，s i 0 2 绝缘栅介电层的厚度已从4 0 年前的几百纳 米减d , n 现在的2 0 纳米左右。美国“国家半导体技术发展蓝图”指出，s i 0 2 介电层 的厚度到2 0 1 2 年将减d , n 4 , 于1 0 n m ，已经达到了原子尺度的大小。但随着器 件尺寸的不断缩小，随之产生的问题有【3 4 】： ( 1 ) 栅漏电流的增加。随着二氧化硅膜厚的减小，栅漏电流就会增加。对于低功 率器件，这将是不能忍受的，而且事实上，现在低功率器件的市场需求越来越大。 ( 2 ) 杂质扩散。栅极、二氧化硅和硅衬底之间存在杂质浓度梯度，所以杂质会从 栅极中扩散到硅衬底中或者固定在二氧化硅中，这会影响器件的阈值电压，从而 影响器件的性能。当二氧化硅的厚度减小时，杂质就容易从栅极中扩散到硅衬底 中。 所以当前栅介质的发展面临两种选择，或是生长更薄的质量优良的氧化硅，或 是使用介电常数高于氧化硅的材料，以降低对栅介质厚度的要求。但就在不久的 将来传统的s i 0 2 栅介质已经不能满足电路发展的需求，而必须寻找具有高介电常 数( 高k 值) 的新一代氧化物来代替s i 0 2 ，以制备栅极介电层等效厚度小于ln n l 的m o s f e t 器件。因此，高k 值氧化物材料的制备与电学特性研究引起了人们的 广泛关注。在选择合适的介质层来替代二氧化硅的过程中，已经有很多种材料和 工艺被用来尝试，例如在0 1 “m 级的c m o s 器件中，超薄s i o 。n v 已成为替代 传统s i 0 2 栅介质的首选材，而其制备技术也产生了很大的发展，例如热退火氮化 s i 0 2 膜，利用快速热退火氮化s i 0 2 制备s i o 。n v 膜，等离子体氮化s i 0 2 膜等【5 1 0 但是由于制备困难及本身的一些有待解决的问题，还不可能在近期内代替s i 0 2 栅 介质，氧化硅仍是主流栅介质。 由于氧化硅的极端重要性，几十年来，对氧化硅本身质量的研究，对氧化硅击 穿机理的研究一直是人们的热点。人们力图通过对氧化硅击穿机理的掌握，对失 效规律的了解，为工艺的开发提供理论的指导以提高栅氧化层质量。 第一章绪论 1 3 检测氧化硅质量的方法 氧化硅的质量一般来说是指氧化硅界面特性及电学性能等的好坏，人们根据测 量数值的大小对质量做出判断。但是氧化硅质量与氧化硅结构是密切相关的，所 有检测手段的测量数值都是氧化硅结构在该方法下的体现。 测量m o s f e t 器件参数同样可以反映氧化硅的质量。m o s f e t 的跨导g m 、 阈值电压v t h 、栅漏电流h e a k a g e 、以及不同栅压v g 下源漏电流i d s 与电压v d s 间 的关系等与实际生产直到过程工艺参数相关，通过测量这些参数的漂移量可以判 断栅氧化硅的质量【6 j 。但是这种方法受的影响因素较多，是比较间接的。 绝缘击穿分为瞬时绝缘击t z d b ( t i m e z e r od i e l e c t r i cb r e a k d o w n ) s 1 经时绝缘 击穿t d d b ( t i m e d e p e n d e n td i e l e c t r i cb r e a k d o w n ) 两种情况。相比较而言，与时 间相关的电介质击穿t d d b 作为一种主要的薄栅氧化层质量评测方法得到了广泛 应用，这是一种快速直观的方法。t d d b 测试属于一种加速测试，通常采取在大 于7 m v c m 的高电场和1 0 0 左右的高温环境下进行，使氧化层在短时间内失效。 它通过实测击穿电量q b d 、击穿时间t b d 等大量数据的统计分布来表征氧化膜的质 量，并可以通过它来预测栅氧化层的寿命。根据实验时器件上外加电场的方式， t d d b 寿命测试方法通常可分为四种方式：恒定电压( c o n s t a n tv o l t a g e ) t d d b 、恒定 电流( c o n s t a n tc u r r e n t ) t d d b 、斜坡电压( r a m pv o l t a g e ) t d d b 、斜坡电流( r a m p c u r r e n t ) t d d b 。 测试所用样品为m o s 电容或m o s f e t 。测试的参数包括击穿电场e b d 、击穿 时间t b d 、击穿电量q b d 等。击穿电场e b d 指在斜坡电压t d d b 中介质被击穿时施 加在介质上的电场强度，t b d 指介质从施加电压到被击穿所需的时间，击穿电量q b d 指到栅氧化层被击穿时已通过的电量，与t b d 有如下的关系： t 呜 q b d = ij ( t ) d t ( 1 - 1 ) 0 j j ( t ) 为t 时刻通过测试样品的电流密度。 1 4 影响氧化硅质量的缺陷 影响栅氧化层击穿的缺陷根据击穿电场强度可以分为三种【7 】： a 型缺陷：指小于1 m v c m 的低电场下导致栅氧化层击穿的缺陷。主要反映表 现为氧化层疏松，有针孔、划痕、颗粒等。 b 型缺陷：指击穿电场在1 - 8 m v c m 范围内的缺陷。主要表现为杂质离子引起 的缺陷，局部氧化层减薄，界面不平整以及在扩散、等离子刻蚀、离子注入等工 4 超薄栅氧化层的t d d b 特性与寿命评估 艺流程中引入的缺陷等。 c 型缺陷：指在工作电场作用下，介质层中产生或已存在的缺陷，如界面的悬 挂键、氧空位和氧化硅内部的断键、氧空位等。在电学上表现为缺陷的行为，对 载流子进行俘获。 由a 、b 型缺陷引起的击穿称为与缺陷相关的击穿。在集成电路发展的早期阶 段，工艺水平和生产环境洁净度都比较低下，成品率低，a 型缺陷是最常见的缺 陷，是影响器件可靠性的最主要原因。随着集成电路工艺水平的发展，生产环境 洁净度的不断提高，a 型缺陷在生产中己基本消除。b 型缺陷直接与器件制造的工 艺流程有关，可以通过优化工艺等手段，将其限制最小。c 型缺陷引起的击穿称为 本征击穿，与氧化硅本身的结构密切相关。所以现在主要研究c 型缺陷在t d d b 应力过程中的行为，从而对氧化硅本身的击穿机理加以揭示。 1 5 本文主要研究内容 简单论述了集成电路产业的发展现状，集成电路越来越高的集成度要求器件制 造工艺持续缩小，随着器件尺寸的缩小，器件的栅绝缘层厚度也在不断减小，对 于9 0 n m 工艺，栅氧化层的厚度已经达到了2 n m 以下，这会导致栅氧化层漏电流 的增加和杂质扩散。对于低功率器件，这将是不能忍受的。所以当前栅介质的发 展面临两种选择，或是生长更薄的质量优良的氧化硅，或是使用介电常数高于氧 化硅的材料，以降低对栅介质厚度的要求。 讨论了薄栅氧化层介质二氧化硅t d d b 可靠性的基本理论和目前主要研究成 果，对二氧化硅的结构性质、击穿机理以及目前二氧化硅栅介质主要的几种t d d b 击穿模型，分别为1 e 模型、e 模型、1 e 与e 的统一模型和逾渗透模型进行了详 细论述。介绍了对器件进行t d d b 加速实验的四种测试方法( 恒定电压法、恒定 电流法、斜坡电压法和斜坡电流法) 及其利弊。论述了薄栅氧化层t d d b 击穿表 征的相关参数如累积失效概率f ( t ) 、击穿电量q b d 、电压增量v m 、击穿时间t 卟 临界陷阱密度n b d 的定义及其特性。 用恒定电压法对样品进行t d d b 寿命预测，在室温和常压下，首先对同一工 艺条件下沟道长为9 0 n m ，栅氧化层厚度为1 4 n m 的n m o s f e t 施加3 种不同的电 压应力( 电压应力分别为2 0 v 、2 5 v 、3 0 v ) ，每组样品数为1 0 只。比较相同器 件在不同电应力条件下击穿时间和击穿栅漏电流的差异，并通过不同应力下样品 的击穿时间得到每种应力条件下栅氧化层累积失效分布图和中位寿命，进而完成 1 e 模型参数提取，最后由模型外推出器件在正常工作电压下栅氧化层的寿命。 通过对实验数据的处理发现电压应力越大栅漏电流也越大，击穿时间越短。这 是因为氧化层漏电流的产生来自于氧化层中的缺陷，这些缺陷在氧化层禁带中以 第一章绪论 一定的能级或能带分布存在，成为氧化层中的产生复合中心，俘获注入电荷( 电 子或空穴) 形成氧化层漏电流。氧化层的这种漏电流在不同的应力电压下维持一 定的时间，随着应力时间的加长，在阴极附近产生陷阱，并不断俘获注入电荷， 使栅氧化层击穿。从3 种不同应力下的击穿时间分布中提取出1 e 模型参数g 和知 分别为9 1 m v c m 和8 6 3 s ，进而预测样品栅氧化层在正常工作电压下的t d d b 寿 命为3 1 8 x 1 0 8 。 为了能更准确的预测样品栅氧化层的寿命，我们在实验中又增加了2 个应力电 压，分别为2 2 5 v 和2 7 5 v 对相同样品进行同一实验。在5 种不同应力下提取1 e 模型参数g 和分别为8 3 7 3 m v c m 和9 5 3 s ，这时样品栅氧化层在正常工作电压 下的t d d b 寿命变为1 2 6 x 1 0 5 。 此外，本文最后一章还详述了器件栅介质发展的另一个方向高k 栅介质的 发展现状以及如何选择理想的高k 栅介质材料。论述了现今研究最多的高k 栅介 质h f o ，的相关电学特性。 6 超薄栅氧化层的t d d b 特性与寿命评估 第二章薄栅介质二氧化硅的击穿机理及t d d b 击穿模型 在理想条件下二氧化硅的生长过程中不存在任何杂质的玷污，在单晶硅表面将 形成仅有硅和氧而无其他元素的本征二氧化硅薄膜。然而实际上这种理想情况是 不存在的，任何热氧化过程都存在不同程度的杂质沾污，这种带杂质的无定形二 氧化硅称为非本征二氧化硅。正因为我们在生长二氧化硅的过程中是不可能做到 没有任何沾污的，这给栅介质带来了很严重的可靠性问题。多年来对这方面作了 大量的研究。本章主要介绍了二氧化硅栅介质的结构和击穿机理，着重介绍了二 氧化硅栅介质几种主要的t d d b 击穿模型。 2 1二氧化硅的结构和性质 2 1 1 二氧化硅的结构 热生长的二氧化硅薄膜具有无定型玻璃状结构。这种结构的基本单元是一个由 s i o 原子组成的正四面体，如图2 1 所示。硅原子位于正四面体的中心氧原子位于 四个顶角。两个相邻的四面体通过一个桥键原子联结起来构成无规则排列的二维 网络结构【8 1 。 0 0 图2 1s i 0 原子组成的正四面体 二氧化硅薄膜从整体来看原子排列是混乱不规则的即“长程无序”，但从局部看 原子的排列并非完全杂乱而是有一定的规则即“短程有序”。在二氧化硅网络中氧离 子起着联结硅氧四面体的作用，并且存在着两种不同的状态：桥键氧和非桥键氧。 为两个硅原子所共有的氧离子称为桥键氧。直通一个硅原子相连的氧离子称为非 桥键氧。二氧化硅网络的强度与桥键氧的比例有关。桥键氧越少非桥键氧越多则 二氧化硅网络的结构越疏松。因为非桥键氧只有一个s i o 键，它还可以接受一个 电子以维持八个电子的外层稳定结构，因此每一个非桥键氧实际上就是一个陷阱。 第二章薄栅介质二氧化硅的击穿机理及t d d b 击穿模型 7 同样的在氧化硅网络中也存在两种硅离子：一种是外层电子结构稳定的硅离子； 另一种是有一个键为不饱和键的硅离子。在载流子通过氧化硅时他们都起到了陷 阱作用。 2 1 2 本征二氧化硅和非本征二氧化硅 在理想条件下二氧化硅的生长过程中不存在任何的杂质的沾污，在单晶硅表面 将形成仅有硅和氧而无其他元素的本征二氧化硅薄膜( 如图2 2 a ) ，然而实际上， 这种理想情况是不存在的，任何热氧化过程都存在不同程度的杂质沾污。这种带 杂质的无定型二氧化硅称为非本征二氧化硅( 如图2 2 b ) 。 二氧化硅膜中的杂质如果是电中性的则它只占据网络中孔洞的位置，对二氧化 硅的电特性没有影响。如果杂质已被电离则会显著地影响二氧化硅的电性能。而 实验证明二氧化硅中杂质绝大部分是被电离的且多数以正离子的形式存在于网络 中。 ( a ) ( b ) 图2 2 本征二氧化硅( a ) 和非本征二氧化硅( b ) 的网络图 2 1 3 网络形成剂和网络改变剂 实验表明网络中的杂质大部分是被电离的且多数以正离子的形式存在。电离的 杂质按其在网络中的位置和作用一般分为网络形成剂和网络改变剂两种，少数杂 质( 如铝) 两种作用都具备1 9 。 网络形成剂主要是指和硅原子大小相近或更小的那类杂质如硼、磷、铝等。它 们在网络中取代硅的位置单独由它们和氧可以构成玻璃态所以称为网络形成剂。 8 超薄栅氧化层的t d d b 特性与寿命评估 由于它们的价电子数往往和硅不同，所以一但其取代硅原子之后会使网络的结构 和性质发生变化形成带电缺陷。 网络改变剂主要是指离子半径较大的那类杂质如钾、钠、钙、钡、铅和铝等。 它们在网络中不能取代硅原子的位置而只能占据网络中的空洞处。这类杂质多以 氧化物形式加入到二氧化硅中例如氧化钠( n a 2 0 ) 的掺入可表示为： n a 2 0 + 三s i 一0 一s i - 一- s i 一0 + 0 一s i = - + 2 n a +( 2 - 1 ) 由于非桥键氧浓度增大而氧化硅网络中出现更多的孔洞使结构强度减弱、熔点 降低。而且这类杂质( 特别是n a + ) 在外电场和温度的作用下会在二氧化硅中运 动影响器件的稳定性和可靠性。 2 2 二氧化硅本征击穿的机理 2 2 1 栅氧化层的软击穿与硬击穿 根据大量的实验结果发现t d d b 的本征击穿可分为软击穿( s o f t b r e a k d o w n ) 和硬击穿( h a r db r e a l ( d o 、v n ) 两个过程【l 。软击穿又被称为预击穿、 电击穿、早期击穿和准击穿等，它不会导致明显的电流变化，只是在阴极和阳极 间产生临时导电通道，属于一种非破坏性的击穿；硬击穿又被称为介电击穿，能 在阴极和阳极间产生永久导电通道造成一种破坏性的击穿。当加上高电压时栅氧 化层中将产生陷阱导致局部区域出现高电流密度并在这些区域上聚集大量的热量 进而造成局部的软击穿，但如果这个过程在氧化层的不同区域发生多次将在阴极 和阳极间形成一条低阻通道即发生了硬击穿，氧化层被彻底破坏。与发生硬击穿 的条件相比通常只需要前者1 1 0 的时间和1 2 的电压就可以发生软击穿。硬击穿 和软击穿都可以用恒定电压法和斜坡电压法观测到。因为软击穿本身和外部测量 电路的结构有关，所以在恒定电压下t d d b 的测试分布曲线不是唯一的。而t o r i u m 等人的实验结果表明软击穿与硬击穿有相似的w e i b u l l 分布曲线，说明它们产生机 制相同，区别只在于硬击穿中存储在m o s 电容中的能量注入到导电缺陷中形成半 径较大的导电通道而在软击穿中m o s 电容的能量大部分散失了只有小部分注入 导电缺陷中无法形成大的导电通道。 2 2 2 栅氧化层击穿 按照栅氧化层击穿的特点可将击穿分为两种。一种是瞬时击穿即电压一加上去 电场强度达到或超过其击穿临界场强，栅氧化层中的电流瞬间变得很大，栅氧化 第二章薄栅介质二氧化硅的击穿机理及t d d b 击穿模型 9 层马上击穿，这叫瞬时击穿。在实际的栅氧化层中由于厚度不均匀，导致某些局 部位置电场较大加之可能存在空洞( 针孔或盲孔) 、裂缝、杂质、纤维丝等疵点引 起气体放电、电热分解等情况，而产生介质漏电甚至击穿。由这些缺陷引起的介 质击穿叫非本征击穿。 另一种重要的栅氧化层击穿是与时间有关的介质击穿，即施加在栅氧化层上的 电场低于其本征击穿场强并未引起本征击穿，但经历一定时间后栅氧化层仍发生 了击穿。栅氧化层t d d b 现象是由于施加电应力过程中缺陷在氧化层内部产生并 积聚的缘故。栅氧化层t d d b 是威胁m o s 器件和系统的寿命和长期工作可靠性 的主要失效机制。 栅氧化层的瞬时击穿可以通过筛选、老化等方法剔除。而t d d b 现象却不同 击穿不会发生在初期。过去认为栅氧化层的t d d b 主要是n a + 等沾污引起的， 经过不断努力采用各种有效防止n a + 沾污措施，现在已经基本上做到了无n a + 沾 污，可动电荷在1 x 1 0 1 0 个c m 2 以下，处理前后c v 曲线己无移动。通过采用分 步h c i 氧化法使得s i - s i 0 2 界面平整且无凹凸接触消除了界面处电场强度的尖端 效应。栅氧化层的临界击穿场强超过1 0 m v c m 。但仍会发生t d d b 现象。目前栅 氧化层的t d d b 失效是v l s i 可靠性研究的一个重要内容，而且随着工艺技术的 不断进步t d d b 失效将越发严重。 栅氧化层的击穿过程可以分为两个阶段。第一阶段是损伤建立阶段即在电应力 作用下氧化层内部及s i s i 0 2 界面上不断产生缺陷并形成缺陷( 陷阱、电荷) 的 积累。积累的缺陷( 陷阱、电荷) 浓度达到一定程度后栅氧化层漏电流急剧增大 转入第二阶段即在热、电正反馈作用下氧化层迅速击穿。由于第二阶段过程很快 因此栅氧化层寿命由第一阶段中的损伤建立时间决定。 关于电应力下氧化层及乔面处缺陷的产生机理有多种理论。最常见的有两种模 型即负电荷积累模型和正电荷积累模型。 负电荷积累模型认为栅氧化层中的漏电流是电子从阴极注入引起的。注入电子 以f o w l e r - n o r d h e i m 隧穿电流出现而不是空穴从阳极注入，因为与电子相比较与 空穴有关的势垒高度较高且空穴的有效质量较大注入栅氧化层较困难。在电场作 用下栅氧化层中产生f n 隧穿电流，电子从阴极注入氧化层中，注入电子在阴极 附近可产生新的陷阱或被陷阱所俘获。出现局部电荷的积累使氧化层中某些局部 区域电场增强加之s i 0 2 中场强分布不均匀，那些达到击穿场强的区域就发生局部 介质击穿。随着应力的延续这种局部击穿可以扩展到整个s i 0 2 层从而引起整个栅 氧化层击穿。 而正电荷积累模型认为注入电子到s i 0 2 中后可以与s i 0 2 晶格发生碰撞引发碰 撞电离从而产生电子空穴对，也可能产生新的陷阱。电子被迅速扫向阳极。而空 穴在向阴极漂移过程中被氧化层陷阱俘获产生带正电的空穴积累。另外电子注入 1 0 超薄栅氧化层的t d d b 特性与寿命评估 在s i s i 0 2 界面处使s i o 、s i h 键断裂产生正电荷的q i 。和q o t 。栅氧化层中正电 荷的积累增强了阴极附近局部电场强度使隧穿电子流增大导致空穴进一步积累。 这样正电荷的积累和隧穿电子流的增加形成了正反馈最终引起s i 0 2 击穿。 对于具体的击穿过程一般都认为是一个热电正反馈过程。隧穿电流与阴极电 场有关。s i s i 0 2 ( a i - s i 0 2 ) 界面不可能绝对平整，微观上可能存在一定突起使 局部电场增强。氧化层中也可能存在一些杂质或缺陷使界面势垒高度降低。这些 因素都使薄弱处首先产生隧穿电流。 在外电场作用下电流呈丝状形式漂移穿过s i 0 2 膜。这种丝状电流直径仅为数 纳米，电流密度很大，而s i 0 2 的导热率很低( 3 0 0 k 时约为o 0 1 w c mo c ) 局部区 域可产生很大的焦耳热使该区域温度升高。而温升又使f - n 电流增加。这是一个 正反馈过程。最终形成局部高温如不能及时控制电流的增长可使铝膜、s i 0 2 膜和 硅熔融发生烧毁性击穿。 2 3 二氧化硅的本征击穿模型 人们自7 0 年代初开始研究t d d b 的本征击穿机理但是真正能精确描述栅 氧化层击穿的完整模型至今仍未找到，很多模型的物理机制仍与实验结果存在着 矛盾。二十多年来人们提出了近1 0 个模型试图解释栅氧化层的击穿但最为流行的 不外乎e 模型、1 e 模型和逾渗透模型。 2 3 11 e 模型 1 e 模型又被称为空穴击穿模型( h o l e i n d u c e db r e a k d o w nm o d e l ) 最早由 c h e n 等人提出【0 2 1 。如图2 3 所示，当电子从多晶硅栅注入时，一些具有足够 高能量的电子可以直接越过3 1 e v 的阴极势垒而被s i 0 2 的电场加速到达阳极。另 一些能量较低的电子则通过f - n 隧穿到s i 0 2 的导带或者直接隧穿到阳极。在标准 的器件工作温度( 1 5 0 ) 时能越过3 1 e v 的电子数量可以忽略。如果栅氧化层 上加的电场大于5 m v c m f n 隧穿将占主导地位，但当栅氧化层厚度小于5 n m 时 直接隧穿将成为主导。当电子在高电场下穿越氧化层时将会和晶格碰撞发生散射。 到达阳极后电子将释放能量给晶格导致了s i o 键的损伤产生电子陷阱和空穴陷 阱。另一部分电子将能量传给阳极价带的电子并使其激发进入导带从而生成电子- 空穴对。产生的空穴又隧穿回氧化层形成空穴隧穿电流。由于空穴的迁移率比电 子迁移率要低2 3 个数量级所以空穴很容易被陷阱俘获，这些被俘获的空穴又在 氧化层中产生电场使缺陷处局部电流不断增加形成了正反馈，陷阱不断增多当陷 阱互相重叠并连成了一个导电通道时氧化层被击穿如图2 4 所示i l 川。 第二章薄棚介质二氧化硅的击穿机理及t d d b 击穿模型 1 1 e e e 丫 图2 3 栅氧化层的导电机制 e e e v 1 e 模型的表达式如下： t 5 0 = x e x p ( 芒) e x p ( 鲁) ( 2 - 2 ) 式中t 5 0 为平均击穿时间；f 为比例常数；g 为比例常数；e o 。为加在栅氧化 层上的电场强度；e a 为热激活能；k 为玻尔兹曼常数；t 为绝对温度。由以上表达 式可以看到平均击穿时间的对数与栅氧化层上的外加电场e 的倒数成线性关系 这也就是这个空穴击穿模型被称为1 e 模型的原因。 多晶硅栅极 硅衬底 图2 4 本征氧化层击穿时导电通道示意图 因为只有在外加电场很大时才能产生高的f n 隧道电流所以由1 e 模型的理论 可知此模型在高场条件下能和实验值较好的复合，但m c p h e r s o n 提出在低场( e 1 0 m v c m ) 下e 模型和1 e 模型都能和实验结果吻合得很好， 但在低电场下他们还是有较大的差异由于现代的i c 工作电场一般都小于 1 0 m v c m 所以找到一个更适用于低场下的模型就变得非常重要了。鉴于1 e 模型 和e 模型的优缺点c h e n m i n gh u 提出了一种统一的模型。在这个模型中令： l t b d = l “d l + l t b d 2( 2 - 4 ) t b d 是统一模型的击穿时间，t b d l 和t b d 2 分别是e 模型和1 e 模型的击穿时间。 这个模型假设在足够高的电场下空穴产生和俘获机制占主导地位；当栅氧化层上 的电压低于f n 电流的阈值时，f n 隧穿机制不再适用，此时热化学机制成为主 要机制。模型的应用结果表明在膜厚大于5 n m 的情况下它能和实验结果很好地吻 合。但是对于更薄的氧化层此模型需要修正。此时直接隧穿成为主导机制由于量 子效应t b d 开始与栅氧化层电压v 直接相关而非电场强度e 。 m c p h e r s o n 等人也指出e 模型和1 e 模型都只是在某些条件适用，当氧化层 第二章薄栅介质二氧化硅的击穿机理及t d d b 击穿模型 1 3 中缺陷处的键强小于3 e v 时对于低电场和高于室温的情况e 模型更符合实验结果。 当键强高于3 e v 时1 e 模型更好解释一些。因为此时键强比较大需要俘获注入的 空穴来促使s i o 键的破坏。 2 3 4 逾渗透模型 在应力作用下，氧化层中产生多种缺陷，如弱化的s i o ，s i s i 键和s i 的悬 挂键、氧空位等。这些缺陷在氧化层中形成定域态能级，如图2 5 所示，其中短 线表示缺陷引起的定域态。根据缺陷的能带理论，这些定域态分别起着电子陷阱、 空穴陷阱和复合中心的作用。由于衬底s i 的导带( 或者价带) 离氧化层的禁带中 心较近，所以禁带中心附近的定域态与衬底交换载流子就相对容易些。当这些缺 陷浓度大到一定程度时，在电场作用下，电子通过隧穿效应或者热激发在这些陷 阱能级之间定向迁移形成电导，过程如图2 6 所示。这个电导就是通常所说的应力 导致漏电流( s i l c ) 电引协以刀。 钐二号每二黝 j| e g l 一一 下 一 i 缺陷能级 钐钐：歪够黝 鼎 珈 q 田c 怕 e f 餐 心 图2 5 无定形的s i 0 2 能带图图2 6 电场作用下电子在定域态之间定向跳跃 定域态与扩展态之间的转换与逾渗之间的关系已经讨论了很多年了。p w a n d e r s o n 于1 9 5 8 年在其“某些无序点阵中不存在扩散”的论文中，首先提出了波函 数定域化的概念。在氧化层中的陷阱中心上，电子的波函数甲e 是定化的，电子的 波函数随着距离r 的增加很快地衰减。这种被定域化的电子态波函数的形式可表示 为： v ( r ) - - - a 。9 ( 卜r 。) e x p ( 一a t ) ( 2 5 ) 即 、i ，e e x p ( 一a r )( 2 6 ) 由于波函数的玻尔半径比晶格常数大得多，当陷阱密度足够大，波函数之间的 1 4 超薄栅氧化层的t d d b 特性与寿命评估 交叠程度就会比较大，这时出现一个扩展的逾渗通路，电子可以在该通路上自由 运动。与之相对应，在禁带中会出现一个扩展的陷阱能级，对氧化层的漏电流起 主导作用。当定域态之间的交叠变大，扩展能级可以分裂成扩展能带。 在多晶s i 0 2 中，宏观上定域态随机均匀分布。电子在定域态之间以隧穿机制 或者跳跃机制进行迁移。由于每个定域态所处的缺陷环境不同，因此电子在这些 定域态之间的迁移过程是相当复杂的。低场强下，电子在不同方向上的迁移几率 近似相同；但在高场强下，电子在不同方向上跳跃的几率将会差别很大。 图2 7 高场下定域态的形状与分布 这时定态的形状可以用椭圆来形象地描述，如图2 7 所示。电场越大，椭圆的 面积也越大，而且电子沿着各个方向跳跃的几率不同，沿着电场方向跳跃的几率 最大。氧化层中的电子陷阱和空穴陷阱相互作用，当它们的总浓度达到一个阈值 时，定域态之间将会产生足够的交叠，从而形成一个逾渗通路。 2 3 5 其它模型 其他研究者也提出了一些模型例如电子俘获模型认为氧化层中存在电子陷阱， 俘获电子引起阳极电场增加i l 引，当电场达到临界值，引起s i o 键断裂而导致击穿。 该模型虽然能够较好的解释许多实验现象，但对实验中观测到的氧化层中俘获的 正电荷却无从解释；感生共振隧道模型认为在高场下，载流子是通过氧化层中能 量间隙中存在的深缺陷态( 电子态) 发生共振隧穿从而注入薄氧化层中的，而缺 陷态引起电荷聚集由此产生正反馈引起局部电流迅速增大并伴随大量发热导致最 终击穿；阳极氢释放模型认为氢会从阳极附近的缺陷位释放出来向阴极漂移并产 生大量的界面态和电子陷阱导致击穿：击穿统计模拟模型把介质中可能存在的有 关缺陷等效为氧化层减薄【l 引，认为氧化层的寿命取决于空穴流达到某一特征值所 需要的时间，不涉及击穿的物理本质。 尽管研究者们至今仍在为这些模型的工f 确与否而争论但以上所有的模型实际 第二章薄栅介质二氧化硅的击穿机理及t d d b 击穿模型 1 5 上都表明t t ) d b 是栅氧化层中或者它和阴阳极界面上的损伤积累造成的。同时人 们也认为当这些损伤产生时，击穿已经在局部发生了【2 0 l 。 2 4 本章小结 本章介绍了二氧化硅薄膜是无定型玻璃状结构。氧化硅网络中不饱和的硅离子 和氧离子起到陷阱作用，杂质离子特别是可动离子的污染对氧化硅的性能有很大 影响。详细介绍了栅氧化层的击穿机理以及击穿模型。把击穿分为软击穿和硬击 穿并对栅氧化层击穿的机理进行了分析。击穿模型主要介绍了e 模型、i e 模型、 i e 与e 的统一模型和逾渗透模型。 1 6 超薄栅氧化层的t d d b 特性与寿命评估 第三章薄栅氧化层t d d b 击穿表征的相关参数 可靠度是指产品在规定的条件下，在规定的时间内，完成规定功能的概率，与 其相对的不可靠度也就是累积失效概率，它是指产品在规定的条件下，在时间t 以前失效的概率。对于栅氧化层的可靠性而言也有同样表征的相关参数，如累积 失效概率f ( d 、击穿电量q 补电压增量v m 、击穿时间t b d 和临界陷阱密度n b d 等。本章主要介绍了薄栅氧化层中存在的各种电荷，t d d b 击穿表征的相关参数 累积失效概率f ( t ) 、击穿电量q b d 、电压增a v m 、击穿时间t b d 、临界陷阱密度 n b d 等。 3 1 氧化层电荷效应 从上世纪6 0 年代初开始，人们就发现与硅热氧化结构有关的电荷严重影响 着m o s 器件的成品率、工作稳定性和可靠性。研究发现，在s i s i 0 2 界面以及s i 0 2 中存在着四种电荷【2 l 】，如图3 1 所示。图3 1 中q f 为氧化层固定电荷，它是分布 在s i 0 2 一侧距离s i s i 0 2 界面距离小于2 5 n m 的氧化层内的正电荷。 图3 1 栅氧化层电荷 q f 为表面电荷，起源于硅材料在热氧化过程中引入的缺陷。这种电荷的特点是， 它不随外加偏压和衬底表面势变化，与衬底杂质类型、浓度以及s i 0 2 层厚度基本 无关。 q