（微电子学与固体电子学专业论文）高速低噪声锁相时钟发生器的设计.pdf

中文摘要 中文摘要 本文描述并分析了高速低噪声锁相时钟发生器的设计。时钟发生嚣是许多通 信系统耨高速数字系统的重要组成帮分，它的优劣将壹接影响系统的性能。 论文首先介绍了时钟发生器的体系结构，概述了最为常用的锁相时钟发生器 豹缓威革元，然蜃讨论舞分掰了锬耱环路辩，j 、信号特往、瞬态特谯以及噪声特穗。 由于噪声性能是时钟发生器设计中的荚键指标，论文对此进行了较为详细的 分析。衡量对锋信号蠡勺噪声主要有两个指栎，_ 个是相位噪声，另一个是定时辩 动。本文对涉及抖动的一些概念进行了澄清，著从理论上推导了一阶环路中锁糨 环的抖动特霞与其组成元件之间的关系。但由于振荡器和锁相环中固有的非线性 箨时变性，对它们的噪声性照进行预测仍然是非常困难的。 在前面理论分析的基础上，设计了两个时钟发生器的原型。其中个时钟发 生器集成予千匙默太鄹发接器中，男一个袋残于嚣透遘3 。1 2 5g b p s 以太赡发接 器中。这两个时钟发生器均采用u m c0 ，1 8 岬单层多晶六层金属n 阱数字c m o s 工艺实现。蓊一龟黯已完成电路秘舨强设计，并流片，翅步测试结果表明功能芷 确。后一电路已完成电路设计，版图设计融经开始。 在设计孛，鸯了畿深亚徽来工艺下遮癸高速弱低臻声两个强标，论文中采灞 了合理的电路结构，并提出了一些改进性能的实用技巧。例如，减小电荷泵中开 关非理想效应的方法，以及v c o 静黻匿设计投巧。为减小工艺离散性对电路饿 能的影响，本文采用常跨导偏置电路产生电荷泵的充放电电流，抵消了v c o 增 益随工艺的变纯，使得锁相环的环路带宽和相位裕量基本上不随工艺、电源电压 鞠温度的变化瓤变化。 关键词：时钟发生器；锁相环：压控振荡器：环形振荡器：相位噪声：抖动 常跨导偏置 a b s t r a c t a b s t r a c t t h ed e s i g no f k i 曲一s p e e dl o w - n o i s ep h a $ c l o c k e dl o o p ( p l l ) c l o c kg e n e r a t o r si s d e s c r i b e da n da n a l y z e di nt h i st h e s i s c l o c kg e n e r a t o r sa r ei m p o r t a n tb u i l d i n gb l o c k s i n m a n yc o m m u m c a t i o n a n dh i g h s p e e d d i g i t a ls y s t e m s t h e i rp e r f o r m a n c ew i l l i n f l u e n c et h es y s t e m s p e r f o r m a n c ed i r e c t l y t h et h e s i sr e v i e w st h ea r c h i t e c t u r eo fc l o c kg e n e r a t o r sf i r s t l y , t h e ni td e s c r i b e s t h eb u i l d i n gb l o c k so fp l lc l o c kg e n e r a t o rw h i c hi si nc o r n m o r lu s e a f t e rt h a t t h e s m a l l - s i g n a l 。t r a n s i e n ta n dn o i s ec h a r a c t e r i s t i c so f p l l 8 t ed i s c u s s e da n d a n a l y z e d s i n c el o wn o i s ei sa k e yt a r g e ti nc l o c kg e n e r a t o r , a m o r ed e t a i l e di n t r o d u c t i o no f i ti sg i v e n _ i nt h et h e s i s t h e r ea f et w om e t r i c st oe v a l u a t et h en o i s eo fc l o c ks i g n a l o n ei sp h a s en o i s e ，a n dt h eo t h e ri st i m i n gj i t t e r + t h et h e s i sc l a r i f i e ss o m ec o n c e p t s a b o u t j i u e r , a n dg i v e st h er e l a t i o n s h i pb e t w e e nt h ej i t t e ri nf i r s t ”o r d e rp l l a n dt h a ti n i t sb u i l d i n gb l o c k st h e o r e t i c a l l y 1 l o w e v e i , b e c a u s eo f t h et i m e - v a r y i n ga n dn o n l i n e a r c h a r a c t e r i s t i c sw h i c ha l ei n t r i n s i ci no s c i l l a t o ra n dp l l i ti ss t i l l v e r yd i f f i c u l tt o p r e d i c tt h e i rn o i s ec h a r a c t e r i s t i c sa c c u r a t e l y t w oc l o c kg e n e r a t o rp r o t o t y p e sa r ed e s i g n e db 扛s e do i lt h ef o r e g o i n gt h e o r i e s o n eo f 咀l e mi si n t e g r a t e di ng i g a b i te t h e m e tt r a n s c e i v e r , a n dt h eo t h e ri si n t e g r a t e di n f o u r - c h a n n e l3 1 2 5g b p se t h e m e tt r a n s c e i v e r , b o t hc l o c kg e n e r a t o r sa r ei m p l e m e n t e d i nu m co 1 8p m s m g l e - p o l ys i x - m e t a ln - w e l ld i 垂t a lc m o sp r o e m s t h e c i r c u i ta n d l a y o u td e s i g no ft h ef i r s tc l o c kg e n e r a t o rh a sb e e nf i n i s h e d a n di t h a sa l s ob e e n m a n u f a c t u r e d p r e l i m i n a r yt e s td e m o n s t r a t e st h a tt h ef i m c t i o no fi t i sc o t r e c t t h e c i r c m td e s i g no ft h es e c o n dc l o c kg e n e r a t o rh a sa l s ob e e nf i n i s h e d , a n dt h el a y o u t d e s i g nh a sb e g u n n o w d u r i n gt h ed e s i g np r o c e d u r e ，i no r d e rt oa c h i e v eh i 曲- s p e e da n dl o w n o i s ew i t h d e e ps u b m i c r op r o c e s s ，t h et h e s i sa d o p 锯a p p r o p r i a t ea r c h i t e c t u r e ，a n da l s op r o p o s e s s e v e r a l t e c h n i q u e s t o i m p r o v et h ep e r f o r m a n c eo ft h ec i r c u i t s ，f o re x a m p l e ，t h e m e t h o dt or e d u c 6t h en o n i d e a le f f e c t si nt h es w i t c h e so fc h a r g e - p u m pa n dt h e t e c h n i q u e s o fv c ol a y o u t d e s i g n i n o r d e rt or e d u c et h ei n f l u e n c eo fp r o c e s s p a r a m e t e rv a r i m i o n ，c o n s t a n t - g i nb i a s i n gc i r c u i ti su t i l i z e dt og e n e r a t ec h a r g e p u m p c h a r g m ga n dd i s c h a r g i n gc n i r e n t 。b yt h i sm e t h o d ，w ec o m p e n s a t et h ev c og a i n v a r i a t i o nd u et op r o c e s s ，s ot h el o o pb a n d w i d t ha n d p h a s em a r g i no f p l lh a v e | o w s e n s i t i v i t yt op r o c e s s ，s u p p l yv o l t a g ea n dt e m p e r a t u r e a b s t r a c t k e y w o r d s ：c l o c k g e n e r a t o r j p h a s e - l o c k e d l o o p ；v o l t a g e - c o n t r o l l e d o s c i l l a t o r ；r i n go s c i l l a t o r ；p h a s en o i s e ；t i m i n gj i t t e r ；c o n s t a n t - g r ab i a s i n g 第1 章引言 1 1 研究背景和意义 第1 章引言 由于集成电路工艺持续不断的进步，现在已经能将几百万甚至上亿个晶体管 集成在单个芯片中。同时，为了提供更为强大的计算能力和更大的通信带宽，芯 片的工作频率也越来越高，许多芯片的工作频率已经达到几百兆，甚至几个、几 十吉赫兹。过去这些高速芯片大多采用砷化镓或双极工艺制造，成本高，功耗 大且难以实现系统集成。但c m o s 工艺进步的速度明显快于其他工艺，因此 已经有越来越多的高速电路开始采用c m o s 工艺实现。对于这些高速电路来说， 如何实现片上集成的高速时钟发生器是一个非常重要的问题。 在频率提高的同时，对时钟信号精度( 也就是噪声特性) 的要求也越来越高。 因为它将直接影响许多电路的性能，比如微处理器的最高工作频率，高速串行通 信系统的误码率等。低噪声也是时钟发生器设计中的一个重要考虑园素。 在集成电路中，高速时钟发生器一般采用锁相环实现。锁相技术发明于2 0 世纪的3 0 年代，其后便被广泛用于电子和通信设备中。通过环路中的负反馈， 可以将振荡器产生的时钟信号锁定在稳定的参考时钟上。通过这种方法，时钟发 生器可以产生精确的时钟信号，并可补偿由于温度或电源电压变化所引起的相位 或频率漂移。 本文将主要研究在c m o s 工艺下，高速低噪声时钟发生器的设计。国际上， 对于此类电路的研究开发已经达到相当高的水平，有许多这方面的论文发表在国 际知名刊物上。但由于各种原因，我国在这方面的研发水平与国外相比还有很大 的差距，有待提高。本文深入探讨了高速低噪声时钟发生电路的设计理论和设计 方法，提出了一些创新的设计思想，希望对以后此类电路的设计起到一定的借鉴 作用。 1 2 主要工作和创新 在论文工作期间，作者查阅了大量关于锁相环，振荡嚣，以及相位噪声、抖 动的建模和仿真方面的文献，较系统地研究了各种时钟发生器的结构和性能。同 时，在导师洪志良教授的悉心指导下，先后设计了两个时钟发生器电路。前一个 集成于千兆以太网发接器( 下面简称l 2 s p h y ) 中，后一个集成于四通道3 1 2 5 第l 牵引言 g b p s 以太网发接器( 下面简称x g p h y ) 中。根据系统的要求，这两个时钟发生 器的输出频率均为6 2 5m h z ，并且都采用u m c0 1 8 岫犟层多晶六层金属n 阱 c m o s 工艺实现。目前，集戚于l 2 s p h y 的时钟发生器已经完成从电路设计、 版图设计到流片的全部工作，初步测试的结果表明电路的功能正确。集成于 x g p h y 妁时钟发生嚣已经完成电路设计，己经开始舨璺设计。 为使电路媳到最优的性能，在电路设计中，采用了一些创新的思想和结构。 本论文的主要剿瑟和改进之处有：( 1 ) 露振荡器和锁楣环串关于抖动的一些概念， 例如周期抖动、周期一周期抖动和长期抖动，以及随机抖动和确定抖动，进行了 澄清，并从理论上推导了一阶环路中，锁相环的抖动特性与其组成元件之间鳇关 系。( 2 ) 用常跨导偏置电路产生电荷泵的充放电电流，补偿了由于工艺、温度和 电源电压所；l 超的锁相环的环路带赛帮相位裕量的交纯。( 3 ) 提出了一些采焉深 亚微米c m o s 工艺实现时钟发生器的实用技巧。例如，减小电荷泵中搿关非理 想效应的方法，v c o 的版图设计技巧等。 1 3 论文的组织结构 论文各章内容的安排如下。第2 章简单介绍了高速时钟发生器的体系结构， 概述了最常用的铰摺时钟发生器中弱组成单元，并对锁槌环路豹小信号特性和麟 态特性进行了分析。在第3 章中，主要讨论振荡器和锁相环的噪声特性，包括相 位噪声和定时辑动。首先给出了它镪约定义，澄清了一些概念。接着分剐介绍了 c m o s 环形振荡器和锁相环路的噪声模型，以及它们的噪声特性。最后介绍了用 s p e c t r e r f 绩囊攘位噪声的方法。第4 章裂具体介绍集袋子x g p h y 中的多耜薅 钟发生器的设计。包括其体系结构和各组成单元。第5 章蛤出了一些仿真和测i 技 结果。第6 章辩整个论文的内容作了总结，并提出了下一疹工作的设想。 2 第2 章锁相时钟发生器的体系结构和设计 第2 章锁相时钟发生器的体系结构和设计 随着芯片工作频率的提高，晶体振荡器( 晶振) 已无法满足时钟发生的需要。 为此，很多芯片都集成了高速时钟发生器，用于产生所需的时钟信号。由于高速 时钟发生器般均采用锁相环结构，本章将集中讨论锁相环的工作原理和设计方 法。对锁相环的深入研究可能需要整整一本书，因此本章将侧重于介绍用集成电 路工艺实现锁相时钟发生器的方法。 首先，2 1 节介绍了两种高速时钟发生器的体系结构，并对它们进行了比较。 接着，在2 , 2 节中对其中的一种，也是最常用的一种锁相时钟发生器的各个 组成单元进行了讨论。然后，2 3 节提出了锁相环的连续时间小信号模型，并着 重介绍了二阶环路滤波器的设计。最后，在2 4 节中讨论了锁相环的瞬态响应及 其与环路参数的关系。 2 1 高速时钟发生器的体系结构 2 1 ，1锁相环路 目前，在高速数字系统和通信系统中，基于锁相环( p h a s e l o c k e d l o o p ，p l l ) 的时钟发生器是用得最多的，它可通过片外较低频率的外部时钟源产生较高频率 的片内时钟源。图2 1 给出了基于电荷泵型锁相环的时钟发生器的简化框图。这 种时钟发生器通常包括晶振，鉴频鉴相器( p h a s e f r e q u e n c y d e t e c t o r p f d ) ，电 荷泵，环路滤波器，压控振荡器( v o l t a g e c o n t r o l l e d o s c i l l a t o r , v c o ) 和分频器。 锁相环可按鉴相器的类型分为多种类型，但在单片集成的锁相环中，采用p f d 和电荷泵作为鉴相器的用得最多，理由将在2 2 1 小节中介绍。 图2 - 1 基于电荷泵型锁相环的时钟发生器的简化框图 时钟发生器的基本工作原理如下。首先，p f d 对分频器的输出信号和晶振产 生的参考时钟信号的相位进行比较，这两个相位的差通过电荷泵转换为误差信 3 n u 第2 章锁相时钟发生器的体系结构和设计 号，误差信号的大小与相位差成正比。然后，环路滤波器滤除该信号中的高频分 量，并用其来控制v c o 的输出频率。由于锁相环中负反馈环路的作用，当环路 达到稳定时，p f d 的两个输入信号的相位相同( 或具有固定的相位差) ，因此必 然具有相同的频率，也就是说，输出信号分频后的频率与参考时钟频率相同。如 果分频器的分频系数是，那么输出频率厶，必定是 f ，。| = a s 。f 。r0 2 1 、 通过改变分频嚣的分频系数和参考时钟的频率，即可获到所需的输出频率。 2 1 2 延迟环路 i 一 厂厂 门厂。 广 厂 一 广 n 厂 nnr 一 图2 - 2基于延迟环路的时钟发生器( a ) 原理框图和( b ) 工作原理 产生高速时钟的另一种方案是采用基于延迟环路( d e l a y - l o c k e dl o o p ，d l l ) 的倍频器 1 【2 ，其原理框图如图2 2 ( a ) 所示。工作时的波形如( b ) 所示。 d l l 的原理与p l l 非常相似，不同之处在于延迟链路没有闭环，而是用参考时 钟作为输入，称为压控延迟线( v o l t a g e - c o n t r o l l e dd e l a yl i n e ，v c d l ) 。v c d l 中的每个延迟单元均将晶振信号延迟相同的时间，p f d 则比较v c d l 的输入和 输出信号之间的相位差，产生误差信号。该误差信号控制电荷泵，并通过环路滤 波器滤除高频分量。滤波器的输出就是v c d l 的控制电压，该电压使各级延迟 单元的延迟时间发生相应的改变，以减小相位差。 当环路锁定时，延迟线的输入和输出信号相位相同。这时，每级延迟单元的 4 n 川u 第2 章锁相时钟发生器的体系结构和设计 输出波形的边沿均匀分割一个参考时钟周期。对于如图2 2 所示的三级延迟线， 第一级延迟单元的输出波形相对于参考时钟延迟瓦，3 ，其中z 膏是参考时钟的 周期。同样的，第二级延迟单元相对于前一级波形延迟毛，3 ，以此类推。最后， 边沿组合器将v c d l 所有输出信号的上升沿组合起来，即可产生高速时钟信号。 在图2 - 2 中，输出时钟的频率是参考时钟频率的三倍。对于一般情况，输出时钟 的频率将是参考时钟频率的 v 倍，其中是延迟线的级数。 在d l l 中，v c d l 输出信号的下一跳变沿是由参考时钟决定的；而在p l l 中，v c o 的下一跳变是由前一个振荡周期决定。由于晶振的抖动非常小，在d l l 中，器件噪声引起的抖动只会在一个参考时钟周期内积累；而在v c o 中则将不 断积累，直到被环路所调整。因此基于d l l 的时钟发生器具有极好的噪声性能 1 3 ，实验结果也证明了这一点 1 】 2 】。 但是，与p l l 相比，d l l 的灵活性要差得多，主要有以下几个缺点 4 。首 先，基于d l l 的时钟发生器一般只能产生固定频率的时钟信号。其次，如果输 出频率为参考时钟频率的v 倍，则v c d l 至少有个延迟单元。对于n 较大的 情形，v c d l 和边沿组合器中所消耗的功耗将非常大。如果需要产生多相时钟， 所需的延迟单元个数将成倍增长。最后，只能为奇数，这样才能保证中间波形 的上升沿和下降沿不会重合在一起。由于芯片的工作频率越来越高，基于d l l 的时钟发生器将逐渐失去吸引力。在本设计中，由于需要产生多相时钟，故采用 基于p l l 的时钟发生器。 2 2 锁相时钟发生器的组成单元 本节将简要介绍锁相时钟发生器的各个组成单元，包括鉴频鉴相器，电荷泵， 环路滤波器，压控振荡器和分频器等，将主要侧重于讨论电路设计中的非理想因 素和各种结构的优缺点。 2 2 1 鉴频鉴相器 将相器用于比较两个输入信号的相位差，是锁相环中的一个关键元件。鉴相 器的种类繁多，各有特点，使用较多的有g i l b e r t 乘法器、异或门、触发器和鉴 频鏊相器( p f d ) 加电荷泵等 5 6 。但是当采用集成电路实现锁相环时，采用 p f d 和电荷泵作为鉴相器的电荷泵型锁相环得到了广泛应用这主要是因为这种 锁相环具有诸多优点 7 。首先，锁相环的频率捕捉范围只受限于v c o 的输出频 率范同，而与鉴相器无关。这对于片上集成的v c o 很重要，因为它们的振荡频 率会随工艺和温度的变化有很大的变化。其次，当锁相环锁定后，在理想情况下， p f d 的两个输入信号的静态相差为零。这对信道同步和数据恢复电路很关键，冈 5 纂2 章镁穗鞋钟发舷器的体系结掬粒设计 为任俺静态耀差都会引入误妈。另外，锁相环w 以很快地锁定，即使p f d 的两 个输入信号之间的频率相差很远。 ( 都国 图2 3 撩攮鉴堋器( a ) 状态霸鞠 - j 惯的符号，可将上式袭示为 q ( s ) - 峨考z 葛4 。o s 薏0 ) 2 ( 2 _ 31 ) j 一十 十 其中。称为自然频率( n a t u r a l f r e q u e n c y ) ，f 称为阻尼系数( d a m p i n g r a t i o ) ， 它们与p l l 中参数的关系如下 。= ( 2 3 2 ) f r 2 , , v i 。p k v c o c - - ( 2 3 3 ) 下面讨论当参考信号的频率有个阶跃时，p l l 对此的响应a 此时的输入 信号为谚。( j ) = 叫s 2 。定义“相位误差传输函数”为q ( j ) = 谚。( j ) ( j ) ( 图 2 - 1 1 ) ，由式( 2 3 1 ) 得 ) 划一专) 2 再嚣i 可 口3 4 将办利代入上式，得 眦) 2 再老矗 ( 2 3 5 ) 对f 二式进行反拉普拉斯变换，可得 6 】 蛾，( f ) = ”p 州q f 厢) + 寿州q f 丹) 】) 妇巾刊( 2 3 6 ) 【l e - 。, t ( 1 + 峨f ) “( f ) f 2 i ”e ”弘o s h ( q r 孵) + 南3 i 峨，届) 】 蛳旧1 其中“( f ) 是单位阶跃函数。根据上式可画出相位误差对频率阶跃的瞬态响应曲线， 如图2 - 1 3 所示。当0 ，这就是说，环路带宽越大，系统的稳 定时f 司越短。 3 024681 01 21 41 61 8 2 0 删 图2 - 1 3 锁相环中相位误差对频率阶跃的瞬态响应 从图中还可看到，系统的相位误差最终趋向于零，这可以用拉普拉斯变换中 的终值定理证明 熙破，p ) 2 蛩蛾，。) 2 辫万_ j ：i 虿。o ( 2 3 7 ) 就是说系统的静态相差为零，这也是电荷泵型锁相环的一个优点。 锁相环的瞬态特性还包括捕获过程，即环路从未锁定的状态进入锁定状态的 过程，能通过这个过程最终达到锁定的频率范围被称为p l l 的捕获范围。对于 电荷泵型p l l 来说，由于其鉴相器的传输特性不是周期性的( 图2 - 4 ) ，它可输 出与频率相关的信号，帮助环路达到锁定。因此这种锁相环的捕获范围只与v c o 有关，而与鉴相器无关。 第3 章振荡器和锁相环中的噪声 第3 章振荡器和锁相环中的噪声 任何时钟发生器所产生的时钟信号都不是理想的，由于其幅度和相位的涨 落，将使能量分布到邻近的频率上，同时也使时钟的边沿随机地抖动。由于振荡 器和锁相环的特殊性，为了衡量它们噪声的大小，在3 1 节中首先引入了相位噪 声( p h a s en o i s e ) 和定时抖动( t i m i n gj i t t e r ) 的定义，在该节中还讨论了它们之 间的相互关系，以及抖动对系统性能的影响。振荡器的噪声特性是所有p l l 单 元中最复杂的，3 2 节中介绍了三种振荡器的噪声模型，分别是l e s s o n 模型、 h a j i r a i r i 模型和w e i g a n d t 模型，并讨论了低噪声环形振荡器的设计。3 3 节阐述 了锁相环的噪声特性，分析了环路参数对相位噪声和抖动的影响。3 4 节介绍用 s p e c t r e r f 仿真器仿真相位噪声的方法。一些结论在3 5 节中给出。 3 1 相位噪声和定时抖动的定义 对振荡器或锁相环的噪声特性进行研究的第一个困难是存在着多种衡量噪 声的指标，不同领域的研究者和工程师使用不同的术语，非常容易引起混淆。本 节力图给出一个清晰的定义，并且设法将各种定义互相联系起来。从大的方面看， 描述时钟信号的噪声主要有两种方法，一种是从频域角度，另一种是从时域角度。 前者的主要指标是相位噪声，后者则是定时抖动，下面分别对它们进行讨论。 3 1 1 相位噪声 对于理想振荡器来说，它的输出可表示为 屹0 ) = a s i n ( 2 j r f o t + 庐) ( 3 1 ) 其中频率 、振幅4 和相位硝5 是常数。如果用s 巾，表示彤的单边电压谱密度 ( o n e s i d e dv o l t a g es p e c t r a ld e n s i t y ) ，那么理想振荡器的s 动将是一个位于五 处的脉冲函数，如图3 - l ( a ) 所示。s v 0 9 的定义域是0 厂 御，单位是v z h z 。 当然也可以定义双边电压谱密度( t w o s i d e dv o l t a g es p e c t r a ld e n s i t y ) p 动，它 的定义域是。 f - b o o ，这是通常意义上的功率谱密度。根据w i e n e r - k h i n t e h i n e 定理，它是自相关函数的傅立叶变换 1 8 】。单边和双边的电压谱密度可通过下式 联系起来 品( ，) = 2 p , ( ，) “( ，) ( 3 2 ) 其中“是单位阶跃函数。为避免引起混淆，在下面的定义以及公式推导中，均 1 8 第3 章振荡器期锁相环中的噪声 采用单边谱密度，通过式( 3 2 ) 可得到双边谱密魔。 3 。 图3 1振荡器瓣单边带电压潜密度( 8 ) 理舔瓣( b ) 雯际静 理是，慰予实醛豹擐茨器来说，它黪输出壤号遵卷表示势 z o ( t ) = a ( t ) o o s ( 2 x f d + ( f ) ) ( 3 3 ) 其中矗和6 0 都最时间的函数，它们表示信号幅度和相位随时间的涨落。因此， 售号的电压谱密度熔在靠i 压而处簿嗓声边带，如圈3 - 1 ( b ) 艇示。 s 切可以直接用频谱分析仪测量，弱一个爨，称为相位谱密度s p 6 9 ( p h a s e s p e c t r a ld e n s i t y ) 掇然不熊童接溅量，毽是对镇提矮噪声夔理论分辑帮诗算帮楣 当有用。s 定义为式( 3 3 ) 中荆的单边功率谱密度，奠定义域为0 f l 。+ j c + j d 0 1 7 ) 其中，是位时间，k 是静态采样误差( 就是采样时钟与理想采样位置的偏差) ， 而上和出分别是输入数据和采样时钟的抖动。如果输入信号是理想的方波，那 么只要式( 3 1 7 ) 成立，采样得到的值总是正确的。但是信号的转换速率总是有限 的，当不等式成立时，信号幅度变小也会使后面的判决电路出错而导致误码。可 以通过系统的抖动特性推算出误码率的大小，关于这一点可以参考文献 2 4 。 3 2c m o s 环形振荡器的噪声特性 研究锁相环的噪声必须先研究其各个组成单元的噪声特性，其中振荡器的噪 声特性是最复杂的。这主要是因为振荡器是一个时变的非线性系统，缺乏有效的 分析工具。由于本文采用的是环形振荡器，本节将着重介绍环形振荡器的噪声特 性，并侧重于讨论抖动。但是限于篇幅，将不做过多的分析，而是重点介绍前人 研究的结论，以及对于电路设计的一些启发。关于具体的建模方法和过程，读者 可参阅相关文献 1 2 2 1 【2 3 2 7 2 9 3 0 。 3 2 1 基本特性 关于振荡器噪声最著名的模型是由d b l e s s o n 提出的模型 2 5 ，它把振荡 器看作线性时不变系统，预测了以下的相位噪声行为 埘h 州。刮孚m 南冰h f v , , ，1 b 第3 章振荡器尊d 锁相环中的噪声 其中，f 是个经验参数，称为“过量嗓声数”，k 是踱尔兹曼常数，r 是绝对温 度，只是平均功耗，西罨弦荡频率，鼠魁谐振麟路的肖效品鹰因数，影是偏离 频率，3 是相位噪声谱中l ( 胡3 与l ( ) 2 区域之间的转折频率。 根据上式，可画出振荡器的相位 采用对数坐标。可以看到随着时间的 b ( 6n 增长，抖韵瞧在不新交丈。这是因为，罄3 - 5 舞蕊器中长勰搏动 任何一个时钟跳变沿的不确定性都会与测量时间的关系 改交下一个虢变滔的起点，两盈这种影 响会直持续下去，无法得到修阪，这被称为“抖动积累”( j i t t e r a c c u m u l a t i o n ) 。 如果时间足够长，擗动蒋趋向于笼穷大。但在实际测鬣中，由于测量时闻总是有 限的，抖动也将是个有限值。 闰3 - 5 也可分为两个区域，其中的个区域曲线的斜率为0 5 。谯该区域内， 长期拱动可以表承为 2 6 】 h ( a t ) = 石r ( 3 1 9 ) 其中x 是由电路参数决定的一个眈例常数。该区域主要是亩无关联的噪声，例 如自噪声；| 起鲍，与相位噪声谱中的( 掣严区域密切相关。假设该区域中的相位 噪声可表示为 f 矽) 。希 3 ) 第3 章振荡器和锁相环中的噪声 其中，t k 。= 上( 颤) ( 颈) 2 ，蛳是该区域中的一个偏移频率。利用式( 3 1 0 ) ，并将 式( 3 2 0 ) 代入式( 3 1 6 ) ，可祷 矗疆趵= 专f 王( 掣) s 波3 ( z l f ) j 矽) ：等( 半，。2 ” 到翔德立时变换中的p a r s e v a i 关系，该积分爵麓化为 舢耻造竽= - 每- 0 7 a t = t ( 颈) k 4 ) a ， ( 3 2 2 ) 比较式( 3 1 9 ) 和式( 3 2 2 ) ，可以得到 2 l 】 = ( 颤) 颤a ( 3 2 3 ) 趁盈3 - 5 静另一区域巾，蘸绫翁瓣攀隽1 ，j 蓑：薅长精辩蘸鼙表示为： 氏( a t ) = # - a t( 3 2 4 ) 其中，f 是另一比例常数。该区域的抖动主要是由那些相关的噪声源引起的，例 魏龟滚和衬嶷臻声，虢及嚣 孛兹1 f 噪声。 3 2 。2 h a j i m i r i 模型 与前面的l e s s o n 模型不同，h a j i m i r i 模型将振荡器肴作时变系统，并且考虑 了其中的菲线性困桑【2 l j 瞬3 j 2 露。在该模型串，振荡器辩梧往噪声吾疆霜它静对 变相位脉冲响应来袭征，该响应可写为 讹r ) ：垫坦“( )( 3 2 5 ) 其中，f ( o g o r l 是脉冲敏感函数( i m p u l s es e n s i t i v i t yf u n c t i o n ，i s f ) ，它是一个周 期憾瓣无蠢缨函鼗，摇述在露事刻，当亳蓬或电流辣洚麴蘩振荡器上辩，产黛蕊 相位偏移量。q 。是该点电容上最大的电荷摆幅，“( f ) 是单位阶跃函数。由个 自嗓声源 l 怒的福位噪声可表示淹 = 五r l + 器 曩2 国 葵中，f 。避i s f 鹣稳方攫毽，霉鲈是噪声电漩源夔攀逮功攀谱密度t 五，与藜 面的偏离频攀是一样的，只是为了避免与噪声电流源中的，引起混淆而引入。 对于环形振游器，警其渡形懿上舞涪帮下降沿辩称露，r 。爵透豫表示为 第3 章振荡器和锁相环中的噪声 。j 豸嘉 b z ， 其中，月是一个与电路结构有关的参数，对于差分环形振荡器来说，该值约等于 0 9 ，n 是振荡器的级数。振荡器的功耗尸= k 。，振荡频率五= 。( 2 口岣一) ， 同时考虑到级差分振荡器有2 n 个噪声源，振荡器的相位噪声可表示为 l ，= 筹，华等案 b z s ， 其中，蠢厂是差分延迟单元中一端总的噪声电流密度，k 是尾电流的大小a 只 要知道具体的噪声电流的表达式，就可由上式估计相位噪声的大小。将式( 3 ，2 8 ) 代 入式( 3 2 3 ) ，可得 匝甄 v3 叩 j d ，。 f 3 2 9 ) 另外，在该模型还将相位噪声谱中的 ，3 频率与器件的l ，噪声转折频率 ， 联系起来 广2 知= 矗，孑 ( 3 3 0 ) m 其中，f d 。是i s f 函数的d c 值，该值与波形上升沿与下降沿的对称性直接相关。 改进波形的对称性，可减小r k ，从而降低近载波处的相位噪声。 3 2 3 w e i g a n d t 模型 与h a j i m i r i 模型主要采用频域分析不同，w e i g a n d t 模型主要采用时域方法对 差分环形振荡器的噪声特性进行分析 2 8 2 9 】。该模型的建模方法与文献 2 6 3 0 中的有些类似，但考虑了更多的二阶效应，对其进行了一些修正。 图3 - 6 给出了w e i g a n d t 模型所研究 的差分延迟单元的结构，它是一个源极 耦合的差分对，负载是工作在线性区的 p m o s 管。它的延迟时间可近似表示为 t d = y ，m c l i | q - 3 u 其中，w 是延迟单元的单端摆幅， 是输出端的总负载电容，是尾电流源 的大小。由该单级延迟单元所引起的抖 动上等于电压的标准偏差t 除以输出 信号的转换速率 图3 - 6 w e i g a n d t 模型中的差分延迟单元 第3 堂振荡器和锁相环中的噪声 ? = 嵋( q l z , 。) 2 ( 33 2 ) 土v ：可以表示为k t c 与孑的积，f 是噪声贡献因子，该值与电路结构有关， 一般在1 3 1 9 之间。这样，式( 33 2 ) 可重写为 以= 摇去_ b 。， 其中p 岳一巧。是差分对在平衡状态下的过驱动电压。如果环形振荡器由个相同 的延迟单元组成，并且各个噪声源都是独立的，可计算出振荡器的周期抖动为 以吾= 笔，嚣铬瓦 b s 。) 其中，口。是每一级的小信号增益，矗= 2 n t a 是振荡周期。由上式可求得式( 3 1 9 ) 定义的k 为 贸= 辱矗 ( 3 3 5 ) 3 2 4 低噪声环形振荡器的设计 前面两个环形振荡器的噪声模型，即h a j i m m 模型和w e i g a n d t 模型，都揭 示了电路的设计参数与噪声参数之间的关系。我们可以从中得到一些结论，这些 结论对于设计低噪声环形振荡器是相当有用的，下面列举一些比较重要的 2 1 2 3 2 8 e 在其他条件不变的情况下，功耗越大抖动越小。在多数情况下，需要在功耗 和抖动大小之1 司作出权衡。 在功耗和振荡频率相同的情况下，单端环形振荡器的噪声性能优于差分结 构。但是在有大量数字电路的芯片上，差分振荡器要优于单端结构。因为它 们对电源和衬底上的共模噪声不敏感，同时注入到同一芯片上其他电路的噪 声也比较小。 对于差分振荡器来说，在功耗和振荡频率相同的情况下，如果白噪声是主要 的噪声源，那么抖动将随着振荡器级数的增加而增大。此时，取最少的级数 ( 3 或者4 ) 可以给出最佳性能。 同样对于差分振荡器来说，如果电源和衬底上的噪声是主要噪声源，较多的 级数将有利于降低抖动。 在差分振荡器的设计中，为了抑制电源和衬底上的噪声，在电路和版图的设 汁中，应使振荡器的各个延迟单元尽量一致，包括它们的负载，互连线的长 度和形状等。这样，噪声耦合到各个节点的情况基本一致，可以使其表现为 2 7 第3 章振荡嚣和锁相环中的噪声 菸模噪声，有利于差分结构去抑制宦。 为了抑带嚣件的t 茂嗓声，阻及尾彀流源审的噪声，应使振荡渡形的上拜潘 鞠下降沿尽量对称，这点对于抑制嗽源和树底噪声中的低频部分也是很有用 的。采用线性元件作为差分对的负载，比如电阻或线性他的m o s 器俘 3 l 】， 挂韵于达到这耳的。 3 3 镄攘环豹噪声特性 残上一节孛，生要讨论了琴形振荡器毂嗅声，当搬嚣形掇蕊器放在锁相醛中 后，它的噪声特性将被p l l 改变。同样的，p l l 对环路中的其它噪声源也有影 璃。零节将在上一攀懿基獭上，遴一步讨谂p l l 酶噪声特性及其捷纯。 3 。3 1 檩挝噪声 p l l 的噪声分析可以在前面的p l l 线性时不变模趟( 见闰2 一i i ) 的基础上 进行，将p l l 辛备组成鼙元懿嗪声均翻在摹露的辕囊端，霹缮翔銎3 - 7 所示蕤 p l l 噪声模型。 图3 7带有噪声源的p l l 线性时不蹙模型 定义p l l 嚣歼环增蠡( 式( 2 1 书) 鸯 o ( s ) l - l ( s ) = 岛( s ) 三詈0 - 3 6 ) 可求出各噪声源到p l l 输出端的噪声传输函数( n o i s et r a n s f e rf u n c t i o n ， n t f ) 分裂戈 国= 卷= 篇耥 n ， 妒嚣= 等篙耥 s 棼 n u 第3 章振荡器和锁相环中的噪声 = 嚣= 孥丽1 ( 3 3 9 ) h n v c o ( 。2 怒2 志 ( 3 4 0 ) = 怒一吲加一篇湍 ( 3 。z ， 从式( 3 3 7 ) 和式( 3 4 1 ) 可以看出，参考源和分频器n t f 的幅度是相同的，只 是差了一个负号。从式( 3 3 8 ) 和式( 3 3 7 ) 可以看出，鉴相器的噪声除以鉴相嚣增益 后，可以与参考时钟的噪声合并，得到的输出端噪声是等效的。因此，下面将不 再讨论这两个噪声源，丽只讨论参考对钟，环路滤渡器和v c o 中的噪声对p l l 相位噪声的影响。 在2 3 2 小节已经讨论过，如果我们采用通常的二阶环路滤波器作为环路滤 波器，则楣应的开环增益将如图2 - 1 2 所示。t t l l l t ，可蕊出各个噪声源的n t f ， 如图3 - 8 所示。显而易见，p l l 对于参考时钟的噪声是低通的，对于环路滤波 器的噪声是带通的，对于v c o 的噪声则是高通的。 一一u)舶-。)舳一一”l 岔佥 -“f_ ， _ f ( c ) 图3 8噪声传递函数( a ) 参考时钟( b ) 环路滤渡器( c ) v c o 如果埘_ + 0 ，g ( s ) h ( s ) 一，则h n v c o ( 埘) 和胁“妨均趋向于零而胁1 4 神 则趋向于m 因此，低频时，参考时钟、分频器和鉴相器将贡献p l l 中的大部 分噪声，而v c o 的噪声则将被环路抑制。当频率略低于环路带宽娼时，滤波器 噪声对环路的影响交大，有可能成为主要的噪声源。 如果出 - - - ) 0 0 ，g ( s ) h ( s ) + 0 ，则胁，一劫和f ，h 以曲均趋向于零，而h n v c o ( 动 则趋向于l 。因此，高频时，p l l 的噪声就是v c o 的噪声。这是因为在高频时， 低通滤波器阻止了任何高频反馈，使p l l 实际上工作在开环状态下。 在p l l 中，一般认为最主要的噪声源是参考时钟和v c o 。如果只考虑这两 种噪声，并且两个噪声源互不相关，则p l l 输出端的噪声功率谱密度可表示为 ， & 。= s o ( ) i h , , s ( j 2 石f ) i + s 岬。( ，) + i h , c o ( s 2 = f ) l ( 3 4 2 ) 第3 章振荡器和锁相环中的噪声 其中，s 如 ，) 和& c o q ) 分别是参考时钟和v c o 的噪声功率谱密度。由于它们都 是振荡器，根据3 2 ，1 小节中的结果，它们的功率谱密度可分别表示为 s w ( ，) = 2 n , f ，2 和0 m ( ，) = 2 m ，2 ，其中的系数2 是式( 3 1 0 ) 的缘故。代 入式f 3 4 2 ) ，得 3 2 1 。( ，) ：_ 2 n f , i h n , r ( j 2 口刊2 + 三争| 胁。( j 2 x