（检测技术与自动化装置专业论文）mlbahb总线桥的设计.pdf

m l b a h b 总线桥的设计 摘要 随着集成电路设计进入到系统芯片( s o c ) 时代，板极系统的总线 互连结构也发展成为系统芯片的层次化总线体系一片上总线。不同的 i p 被集成到片上总线的不同层次上，不同层次总线之间采用总线桥设 备来连接。 片上总线的种类很多，导致基于不同种类片上总线设计出的i p 无 法通用。我们可以设计不同种类片上总线协议转换的总线桥来解决这 个问题。 本论文的主要工作是在研究和分析m l b 总线协议和a h b 协议的基 础上，完成m l b a h b 总线桥的r t l 级设计和验证。完成的工作包括： 1 m l b 总线协议和a h b 总线协议的研究； 2 m l b ，a h b 总体结构的设计； 3 各功能模块的设计，包括桥选择单元、m l b 从状态机、缓冲 区、a h b 主状态机，仲裁器； 4 利用总线功能模型( b f m ) 思想，完成对m l b a h b 桥的r t l 级仿真。 本论文的最终完成了两个不同协议片上系统总线的总线桥设计， 并研究了功能验证中使用的一般技术，为总线互连技术的研究积累了 经验。 关键词：m l b ，a h b ，总线桥b f m t h e d e s i g no fm l b a h b b u sb r i d g e a b s t r a e t i n t e g r a t e dc i r c u i td es i g nh a se n t e r e di n t ot h ee r ao fs y s t e mo nc h i p ( s o c ) ，t h e b u si n t e r c o n n e c ta r c h i t e c t u r eo fs y s t e mo nb o a r dh a v ea l s o d e v e l o p e di n t o ak i n do fh i e r a r c h ya r c h i t e c t u r e - - o n c h i pb u s ( o c b ) d i f f e r e n ti p sa r ei n t e g r a t e do nd i f f e r e n tt y p e so fo c b ，b u sb r i d g ed e v i c e c a nr e a l i z eb u sc o m m u n i c a t i o nb e t w e e nt w od i f f e r e n tl e v e l so fo c b t h e r ea r es om a n yk i n d so fo c b ，t h ed e s i g n e di pb a s e do nd i f f e r e n t o c bc a n tb e r e p l a c e db y e a c h o t h e r ，s o w ec a n d e s i g n ab u s b r i d g e d e v i c et or e s o l v et h ep r o b l e m ，t h i sb u sb r i d g ed e v i c ec o n v e r tak i n do f o c b p r o t o c o lt oa n o t h e r t h ew o r ko ft h i st h e s i si st oc o m p l e t et h er t l d e s i g na n dv e r i f i c a t i o n o fm l b a h bb u sb r i d g ea f t e rs t u d y i n ga n da n a l y z i n gt h em l b p r o t o c o l a n da h b p r o t o c 0 1 t h ec o m p l e t e dw o r k si n c l u d ea st h ef o l l o w i n g 1 s t u d yo f t h em l b p r o t o c o la n dt h ea h bp r o t o c o l ； 2 t h ed e s i g no fm l b a h b b r i d g ea r c h i t e c t u r e ； 3 t h e d e s i g n o fe a c hf u n c t i o n a l m o d u l e ，i n c l u d i n g t h e b r i d g e s e l e c t e dm o d u l e ，m l bs l a v es t a t em a c h i n e ，b u f f e r ，a h bm a s t e r s t a t em a c h i n e ，a r b i t e r 4 t h er t ll e v e ls i m u l a t i o no ft h em l b a h b b r i d g eu s i n g b u s f u n c t i o nm o d e l ( b f m ) t h er e s e a r c ha n dp r a c t i c eo ft h i st h e s i sh a sc o m p l e t e dt h ed e s i g no fa b u s b r i d g e m o d u l eb e t w e e nd i f f e r e n to n c h i ps y s t e mb u s ，w e a l s o a c c u m u l a t e de x p e r i e n c e st os t u d yt h eb u si n t e r c o n n e c tt e c h n o l o g yf r o m t h et h e s is k e y w o r d s ：m l b ，a h b ，b u sb r i d g e ，b f m 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据 我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发表或撰写过的 研究成果，也不包含为获得金目b 王些盍堂或其他教育机构的学位或证书而使用过的材 料。与我一同： 作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢 意。 学位论文作者签字：碍而昀 签字日期：洲年中月日 学位论文版权使用授权书 本学位论文作者完全了解金a g 王些太堂有关保留、使用学位论文的规定，有权保留 井向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。本人授权金 世兰些太堂可以将学位论文的全部或部分论文内容编入有关数据库进行检索，可以采用影 印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文者签名：翮曰 签字日期：p 叩年归，日 学位论文作者毕业后去向： 工作单位： ；巾土蜴1 i 缮 通讯地址： 导师签名： 彳： 签字日期加l 牟牛月牛日 电话： 邮编： 致谢 本论文是在导师高明伦教授的悉心指导下完成的。高老师学识渊博、治学 严谨，而且诚恳待人、诲人不倦。他对科学的认真态度和崇高的品德是我永远 的楷模，将使我终身受益。由衷感谢高老师的培养、支持和无私的教诲! 三年 来，潘剑宏老师对我的学习、科研、工作和生活都给予了精心的指导和充分的 关心，在此表示衷心的感谢! 感谢合肥工业大学微电子设计研究所全体同仁在我研究生学习期间给予我 的帮助和支持。 感谢项目组组长张溯在工作和学习上给予我的指导。在整个研究生学习阶 段和本文的整个写作过程中，他提供相当有价值的帮助，并在繁忙的工作中耐 心阅读本文，提出宝贵的修改意见。 感谢8 6 3 i p 核评测技术项目组的小组成员：周萌、林慧君、张振、詹文法、 付昱、张珍对论文的贡献和生活学习中的热情帮助。 感谢程作仁、尹勇生在论文写作过程中对我的帮助。 感谢李丽老师、周干民在学习和工作中对我指导和帮助。 感谢合肥工大微电子设计研究所林薇、杜艳英在生活和工作中给予我的帮 助。 感谢张登攀、张琦、金炎、路彩云，感谢他们陪我走过了人生的一个阶段。 感谢文中引用过文献的所有作者们，他们的科学态度让我感受到最完美的 学习体验。 由衷感谢我的父母多年来的关心和支持。一直以来，他们承受着巨大的家 庭压力，给我一个平静的学习环境。他们付出的心血是我无论如何也难以补偿 的。 杨羽 2 0 0 4 年3 月于工大电子城 第一章绪论 1 1 计算机总线发展 总线是计算机系统中广泛采用的一种技术，任何一个处理器都要与一定数 量的部件和外围设备连接，但如果将各部件和每一种外围设备都分别用一组线 路与c p u 直接连接，那么连线将会错综复杂，甚至难以实现。为了简化硬件电 路设计和系统结构，常用一组线路，配置以适当的接口电路，与各部件和外围 设备连接，这样的共用连接线路被称为总线。采用总线结构便于部件和设备的 扩充，尤其当制定了统一的总线标准后，不同设备问的互连变得更加容易【1 l 【2 1 。 计算机各模块间通过总线这个公共通路传输信息和控制命令，从而连接形成一 个整体。 一般p c 系统的总线可分为如下4 层【j 】： 1 片内总线( c p u 总线) ：是微处理器内部各功能单元的连线，延伸到c p u 外，又称c p u 总线； 2 存储总线：是p c 主板上以微处理器为核心与各部件问的直接连线； 3 系统总线：主板上扩展卡与扩展卡间连接的总线； 4 外总线：是p c 与p c 之间通信的数据线。 为了提高运行速度，解决总线传输瓶颈问题，推出了高传输率的扩展卡，为适应 这些卡，专门从系统总线中分离出了局部总线。 总线体系结构使得计算机系统具备了较高的兼容性，人们可以根据需求， 以最小的变动灵活配置自己的计算机系统，扩充计算机系统的功能，从而使计 算机厂家适应迅速变化的市场需求，效益是明显的。 相比传统行业的技术发展，总线技术发展时间不是很长，但是发展变化的 速度却是极快。以下回顾一下计算机总线的发展历程1 8 j 。 计算机总线起源于2 0 世纪6 0 年代，由于集成电路技术的发展，使计算机 系统的构成由分立的元器件向包括若干元器件的集成电路组成的功能模块过 渡，厂商在设计计算机系统时，也由原来的把系统要实现的全部功能设计在一 块大电路板上，向分成若干部分的功能模块板过渡，然后再把各个功能模块板 ( 或称插件板) 插入计算机的设备框架中，这些框架用许多电缆线连在一起。 由于插入和拔出功能模块板的便利性，使一些额外性能可安装在机器上。这些 电缆线可以看作是最初的总线。 七十年代中期，8 位微型计算机问世。人们出于对系统扩展的要求，开始 认识了总线的重要性，出现了以s - 1 0 0 命名的标准化微计算机系统总线，经多 次修订后，于1 9 7 9 年被定为i e e e 6 9 6 标准。s - 1 0 0 的出现在微机总线中是划时 代的，然而真正使总线名声大噪的应推i b m 公司个人计算机( p c ) 的出现。 1 9 8 1 年，i b m 的一个研究小组推出了以8 0 8 8 为c p u 的新一代个人计算机， 为增加扩充能力也设计了总线。该总线被称为p c 或p c x t 总线。由于i b m 公 司的巨大影响力，更由于i b m 公司对其推出的个人计算机采取的开放战略，使 个人计算机在技术上获得了巨大的成功。p c x t 总线自然成为了p c 机及其兼 容机的总线标准。 1 9 8 4 年使用i n t e l8 0 2 8 6 微处理器的i b mp c a t 计算机使用了自己的a t 总 线。a t 总线规范从未公布过，但是由于i b mp c 机和2 8 6 微机( 包括众多的兼 容机) 的影响，a t 总线约定俗成，竞形成了事实上的标准计算机总线，即i s a f i n d u s t r i a ls t a n d a r da r c h i t e c t u r e ) 总线。 1 9 8 7 年i b m 公司年推出它的p s 2 5 0 型微机时，改用了新的总线一微通道 结构( m i c r oc h a n n e la r c h i t e c t u r e ) 。m c a 总线采用了不少新技术：1 采用总线主 控技术，从而可以控制当前数据的传输。系统总线还可通过总线仲裁机构控制 多个总线主控制器。采用了这项技术，使得总线能够进行突发传输。2 中断采 用电平敏感信号。3 可通过固件来设置硬件资源。4 整个系统设计特别注重抗 电磁干扰。5 可用普通元器件和可编程逻辑器件构成。以上前三项技术后来被 e i s a 所采用，并予以改进。虽然m c a 总线拥有技术上的先进性，但是由于i b m 为了扩大市场份额采取了封闭的策略，并且其与之俱来的存储周期长和与已有 硬件的不兼容性使它难以在竞争激烈的微机市场找回失去的天地，其影响力远 远不如下面提到的e i s a 总线。 1 9 8 8 年c o m p a q 公司联合h p ，a s t ，e p s o n ，n e c ，o l i v e t t i ，t a n d y ，w y s e ， z d s 等约5 0 0 家厂商，推出了与m c a 竞争的e i s a ( e x t e n d e d i n d u s t r i a ls t a n d a r d a r c h i t e c t u r e ) 总线。e i s a 总线的最大特点就是百分之百与i s a 总线兼容，从而 使得采用e i s a 总线的微机在传统的p c 机市场上占据了显著的有利位置。1 9 8 9 年出现了第一代的e i s a 芯片组8 2 3 5 0 。其优点是兼容性好，可靠性高，稳定性 强：缺点是外围芯片太多。1 9 9 1 年后推出了第二代e i s a 芯片组8 2 3 5 0 d t 。其优 点是集成度高，性能更强，外围电路少；缺点是其二级c a c h e 必须使用i n t e l 的 8 2 4 8 5 ，这就限制了使用。 i n t e l 公司也于1 9 7 7 年推出的一种微机总线m u l t i b u s 。最初是为i n t e l 公司 的8 0 8 6 产品系列的使用而设计，但是由于其设计性能的先进性，以后在2 8 0 ， 6 8 0 0 等芯片上也用得非常的好。1 9 8 0 年m u l t i b u s 被i e e e 标准化委员会推荐为 i e e e7 9 6 标准。这种定义线数为8 6 的总线，直接寻址能力可达1 m 字节，i o 端口寻址能力达到6 4 k ，m u l t i b u s 在当时区别于其它总线的标准有二。一是提出 “主从”的概念。系统中主设备控制m u l t i b u s 接口，从设备根据主设备提供的 设备地址编码和命令动作。在主从设备间交换信息时可允许不同速度的模块改 用m u l t i b u s 。二是在多重处理系统中能够连接多达1 6 个主设备共享m u l t i b u s 资源，这时它可按雏菊链优先权方式或并行方式向多主设备提供控制信号。这 种总线之所以被称为m u l t i b u s ，是因为在设计时实际上已提出了多总线的概 念，即系统总线、局部总线和i o 扩展总线s b x ，l b x 。 1 9 8 5 年美国i n t e l 公司与z i l og ，t e k t r o n i x ，n c r 等1 8 家公司正式推出， 并由i e e e 于1 9 8 7 年审定作为i e e e p 1 2 9 6 标准的m u l t i b u s l i ，它能支持3 2 位 微处理器。m u l t i b u si i 的最大贡献是将网络概念引入总线技术，允许在插件箱 内用网络概念来组织多微处理器之间通过总线结构互连和通信，用类似局域网 的通信规程来保证在一个多处理器系统中各处理器模板间的有效信息的传输。 因而m u l t i b u si i 被誉为首开现代总线之先河。 能在总线领域能跟m u l t i b u s1 i 相抗衡的是v m e 总线。这种总线最早是由 m o t o r o l a 公司于1 9 8 1 年1 0 月推出，原意是要解决早期的v e r s a 总线结构及互 连方法中出现的问题，即v e r s am o u d l ee u r o p e a n 。1 9 8 4 年进而成立了v m eb u s i n t e r n a t i o n a lt r a d ea s s o c i a t i o n ( v i t a ) 。l 9 8 7 年由m o t o r o l a ，m o s t e k 和s i g n e t i c s 三家公司组成的组织对v m eb u s 最终定义，并收入了i e e ep 1 0 1 4 1 9 8 7 标准和 i e c 8 2 1 标准。 1 曲2 年5 月v e s a ( 视频标准协会1 制订局部总线标准v e s a 局部总线( 简称 v l ) 技术。v l 与e i s a 不同，实际上不需要有专用芯片，成本只是e i s a 的一 半。v l 是按3 2 位设计的，但同样支持1 6 位，也可以向6 4 位扩充。因此在c p u 方面它支持一3 8 6 s x 、3 8 6 d x 、4 8 6 s x 、4 8 6 d x 、4 8 6 d x 2 和p e n t i u m 等i n t e l 处理器。v l 支持高速视频控制器，最大传输速率可以达到1 3 2 m b s ，满足了图 形用户界面和多媒体的需要。在提高性能的同时，v lb u s 也存在着缺点，由于 v lb u s 不是很严格的标准，其工作稳定性也就因设计人员而异，这也是它的缺 点之。v lb u s 的扩展情况随所用c p u 工作颇率而定，从而导致它的第二个 缺点，兼容性差。v lb u s 的这些缺点导致了新代标准总线p c i 总线的兴起。 1 9 9 2 年6 月份i n t e l 公司颁布了p c i 外围部件互联局部总线v 1 o 规范。并 于1 9 9 3 年4 月颁布了p c i 总线规范2 0 版本。这项名为外围部件互连的总线有 严格的规范，它保证了这种总线系统具有良好的兼容性，即符合p c i 规范的扩 展卡可插入任何p c i 系统而可靠地工作。p c i 与v l 相比有以下优点：1 正式从 3 2 位升级到6 4 位：2 在突发方式下地址可无限地线性递增；3 传输率可增大1 倍；4 扩展性极好：5 可允许5 v 供电向3 v 平滑过渡；6 与c p u 无关，与时钟 频率无关，可适用于各种平台，支持多处理器和并发工作。所有这些优点使得 p c i 得到了广泛的支持和应用，成为当前计算机主流局部总线。 1 9 9 6 年7 月i n t e l 公司在p c i 图形接口的基础上专为显示卡接口提出a g p 标准。这是一种与p c i 总线迥然不同的图形接口，它完全独立于p c i 总线之外， 直接把显卡与主板控制芯片联在一起，使得3 d 图形数据省略了越过p c i 总线 的过程，从而很好地解决了低带宽p c i 接口造成的系统瓶颈问题。1 9 9 7 年英特 尔推出了第一款支持a g p 总线技术的p e n t i u mi i 处理器用的芯片组”4 4 0 l x ”， 1 9 9 8 年英特尔制定了a g p 2 0 版本。在2 0 0 2 年9 月发表了支持a g p8 x 规格的 a g p 3 0 最终版本，其向下兼容a g p 2 0 版本。 以上的所描述的只是的总线发展在计算机领域的一个缩影。各个领域实际 应用的总线协议远不止上述几种。例如流行的u s b 及i i c 总线等等。而且，总 线也没有停止发展的步伐，在2 0 0 1 年春节的i n t e l 开发者大会上，i n t e l 展示将 用来替代p c i 总线和各种不同内部芯片连接的第三代i o 总线技术，当时i n t e l 称之为“3 g i o ”，意为“第三代i o 标准”，后更名为p c i e x p r e s s ，它已被大家 公认为下一代1 0 年总线标准。 1 2s o c 及片上总线 1 2 1s o c 与i p i b mp c 问世2 0 余年，随着处理器的日新月异、p c 应用领域的扩大，总线 技术仍然在不断创新。由最初的p c x t 总线到i s a 、m c a 、e i s a 、v e s a ，到 p c i 、a g p 、i e e e1 3 9 4 、u s b ，再到e v 6 、p c i x 、u m a 、p c i e x p r e s s 总线等。 究其原因，是因为c p u 的处理能力迅速提升，与其相连的外围设备通道带宽过 窄且总落后于c p u 的处理能力，造成整个系统的瓶颈。这样，不得不一次次改 造总线，其重点是局部总线。目前，a g p 局部总线传输率可达5 3 3 m b s ，p c i x 可达1 g b s ，而早期的i s a 总线工作频率只有8 m h z ，总线传输率也只有8 m b s 。 p c 总线这种长江后浪推前浪的创新，促进了p c 系统性能的日益提高。而促进 总线技术发展的c p u 处理能力的提高，则是集成电路技术发展的结出的丰硕果 实。 我们转过头来关注一下推动总线技术发展的半导体集成电路行业。在总线 技术发展的同时，半导体世界也在发生日新月异的变化。早在1 9 6 0 年，g o r d o n e m o o r e 就预言，集成电路所包含的晶体管每1 8 个月就会翻一番，这被称为摩 尔定律。集成电路近4 0 年的发展历史完全证实了m o o r e 的预言。表1 1 列出了 从1 9 9 5 年到2 0 1 0 年集成电路技术的发展情况和展望1 9 1 ，从中我们可以看到集成 电路发展的总体趋势。 随着集成电路制造技术的迅速发展，目前，人们已能将整个数字计算机系 统集成在单个芯片上，这就是系统芯片( s o c ，s y s t e mo nc h i p ) 。s o c 是指在 单一芯片上实现的数字计算机系统。该系统应包含两个基本部分：硬件部分和 软件部分。硬件部分包括u p 、b u s 、r o m r a m 、i op o r t 等计算机的基本部 件：软件部分主要指操作系统，也可以包括重要的应用软件。通常这种系统的规 模会很大，因此系统芯片以i p 重用技术为主要设计方法，以超深亚微米加工工 艺为主要生产手段。系统芯片有时会包含模拟电路和混合电路，在有些应用场 合中还会含有微传感器和微机械。 4 寝1 1 集成电路技术的发展情况和展望 年代 1 9 9 51 9 9 8 2 0 0 l2 0 0 42 0 0 72 0 l o 特在尺寸( p m ) o 3 5o 2 50 】3o 1 3o 】oo 0 7 d r a m 容最( 位芯片) 6 4 m2 5 6 ml g4 g1 6 g 6 4 g 微处理嚣尺寸( m m 2 ) 2 5 03 0 03 6 04 3 05 2 06 2 0 d r a m j g , - j - ( m m 2 ) 1 9 02 8 0 4 2 06 4 09 6 01 4 0 0 逻辑电路晶体管密度( 晶 4 m7 m1 3 m2 5 m5 0 m9 0 m 体管数c m 2 ) 离速缓狰器( 霞，e m 2 ) 2 a 莲6 氧莲2 0 m5 0 氧莲1 0 0 m3 0 0 最大硅圆晶片尺寸( r a m ) 2 0 02 0 03 0 03 0 04 0 04 0 0 终为a s i c ( a p p l i c a t i o ns p e c i f i ci c ) 设诗方法学中静耱技术，s o c 始予2 0 世纪9 0 颦代中期。1 9 9 4 年m o t o r o l a 发布阿h e k c o r e 系统( 雳求制作基 于6 8 0 0 0 t m 和p o w e rp c m 的定制微处理器) 和1 9 9 5 年l s il o g i c 公司为s o n y 公司设计的s o c ，可能是基于i p ( i n t e l l e c t u a lp r o p e r t y ) 核完成s o c 设计的最 警掇导i t o l 。s o c 设嚣技术秘运蠲鞠楼广霹鼓壤丈建簿低整令系统鹃嚣发费溺， 同时在原有芯片的基看出上增加更多功能，提高产品性能。尤其在消费桊电子产 品中，s o c 大大地缩短了产品的面市时间( t t m ，t i m e - t o - m a r k e t ) 。因此，它 将是集成魄鼹产业未潦慧豹发展趋势。表1 2 建逅凡年来s o c 占半导体行业的 磁重豹一魏数据，扶这些数据我稍可瑷看窭s o c 强益增长酶趋势【l l 】。 表1 - 2 系统芯片在整个半导体业的地位( 单位：亿荧元) 1 9 9 92 0 0 02 0 0 12 0 0 2 | s o c 6 9 9 41 2 91 8 l l 全体半导体 1 4 5 2 1 7 2 31 9 9 l2 2 3 5 s o c 所占比例( ) 4 8 5 56 58 1 然瑟，霜蓊集裁毫爨熬设计能力帮工其鼹力远远落嚣予半导俸工髦豹发震。 从图1 2 可以看到，在过去的两个十年中，加工技术以平均年递增5 8 的速度 发展，而设计能力的发展速度只有2 l 。加之s o c 的设计非常复杂，需要投 入大量鹣入力窝物力，攀独靛一个公司a 乎不弼毙拥有足够靛工程资源窥经费 来进行熬个芯片的开发。设计能力和工艺水平之间的矛盾成为s o c 茇藤过程中 一个非常突出的障碍。 基于i p ( i n t e l l e c t u a lp r o p e r t y ) 重用的设计方法学魑解决这一矛鹰非常有 效酌办法。美国d a t a q u e s t 全球半露傣善疼分糖舞j i m t u l l y 糖壅，i p 狻霍矮是 缩小这种“设计间距”唯一有效的方法。 5 薹 薹 萎 ：u - ， ， 寨j 摭娩横增长 。汐 ，一 一彳一一 么多f _。设搿 垂螫塞室星蕈塞基塞星磊嚣嚣蠢景 t 。， _ 设计复用 年份 图1 1半导体工艺发展与i c 设计效率增长之间的剪刀差 提到s o c 就不能不提到i p 。在强大的商业压力下，设计公司想要极大地提 高s o c 的生产效率，就必须尽可能多地使用现有的电路模块，甚至从其他公司 那里获得所需要的i p 核。然后再将这些合适的i p 模块通过某种方式“拼装” 成符合一定功能需求的系统芯片。这就是i p 核的重用技术( i p r e u s e ) 。 i p ( i n t e l l e c t u a lp r o p e r t y ) 核是集成电路知识产权模块的简称( 在本文中我 们简称为i p ) 。我们将其定义为：经过预先设计、预先验证，具有相对独立的 功能，可以重复使用在s o c 和复杂a s i c 中的电路模块。在工业界，其又常被 称为s i p ( s i l i c o ni p ) 。 i p 产业最初起源于i c 生产加工线所提供的标准单元库。i c 设计公司使用 单元库中的元件模型把基于高级语言的行为级描述转换为基于电原理图的网 表。在一定意义上说，生产线提供预先设计好的“功能块”，而设计公司则是系 统集成公司，只不过在这个层次上功能块的规模仍然十分小( 逻辑门) ，设计公 司的工作量仍然十分繁重。随着设计规模不断增长，一个合乎逻辑的发展是： 增大标准功能块的规模，以减少设计公司的重复劳动，从而使设计周期仍然保 持在合理的时间范围内。当标准功能块发展到现在的上万门规模时，一个独立 于生产线之外的产业诞生了，这就是i p 产业。l p 产业以商品的形式为系统集 成公司提供具有一定规模的功能块设计。 i p 集成的思想非常类似于计算机系统里的“即插即用”的板卡，但实际上 这一过程并非如我们想象的那样理想。要将不同形式的i p 集成到一个s o c 中 会面临众多的问题。而大量来自于不同部门的独立i p “拼装”成一个完整s o c 的 作更是要困难许多。设计方法学、接口协议、设计准则包括对电路的准确 描述以及设计格式等等都会大大影响到s o c 的设计效率。缺乏足够的文档，缺 少系统级评估模型，电学特性的不匹配，版图的不匹配，工具使用的不匹配， 多重测试协议的使用，多重模块接口协议的使用等就成为了s o c 设计与i p 设 计之间的鸿沟与障碍。如何才能更方便的复用i p 以及如何有效的集成i p 到系 哪 忡 啪 伸 叫 洲 统中去，同时又能够减轻验证测试的工作，这都是学术界研究的热点问题。 目前业界普遍使用的是基于平台的s o c 设计方法2 】03 1 ，这种方法能有效的 加速某个系列的派生产品的开发。它通常是由s o c 核供应商提供基本的平台结 构，系统集成商从i p 提供商处获得所需要的i p 在已有的平台基础上重新构造 自己的设计。一般来说s o c 平台已经包含了一些系统所需的常用i p ，如处理器 核、外围设备、存储器、存储管理单元、总线仲裁器以及互连结构等，并且提 供实时操作系统( r t o s ， r e a lt i m eo p e r a t i o ns y s t e m ) ，整个平台同时也是一 个完整的验证环境，可以对集成新的i p 后的系统进行快速的验证。 图1 2 典型s o c 平台体系结构 图1 2 给出了一个典型的s o c 平台的体系结构1 “i ，构建s o c 设计平台，首 先要考虑的便是如何把各功能i p 模块集成起来，亦即片内互连结构如何定义， 具体来说也就是各功能模块间的相互通信问题，包括数据格式、通信联络、时 序、协议等方面：此外，在平台交付给用户进行随后的开发，互连结构也决定 用户是否能快速方便地加入自己专用的或第三方的i p 模块。对此国际上提出了 许多不同的策略，但目前普遍被接受的仍是层次化片上总线的互连结构。 1 2 2 片上总线概述 1 9 9 6 年9 月若干半导体产业的大公司共同发起成立了一个非赢利国际组织 一“虚拟插座接口联盟”( v s i a ，v i r t u a ls o c k e ti n t e r f a c ea l l i a n c e ) 以协调i p 产 业中的标准化工作。该组织下设了多个工作组，其中片上总线开发工作组的成 立就是为单个硅片上多个功能块的设计、集成和测试定义一个片上总线的规范。 该工作组于2 0 0 1 年9 月发布了片上总线( o c b ) 属性规范2 o 版本( o c b2 0 ) ， 其中对片上总线进行了定义：当芯片规模大到一定程度时，以前由多个芯片完 成的功能集成在一个芯片中。功能模块之间和总线之间的数据传输也就在芯片 内部完成，这就是片上总线( o c b ，o nc h i pb u s ) 1 5 1 。 该规范同时也提出了层次化总线的概念。正如许多板极系统一样，层次化 总线对片上系统有非常大的好处。层次化系统如图1 2 所示。总线分层，意味 着每条总线有它自己的特征，而且系统中每个功能块都能连接在最适合功能块 接口特征的总线上。 一种可能的层次化总线可以包括处理器总线( p r o c e s s o ro c b ) 、系统总线 ( s y s t e mo c b ) 和外设总线( p e r i p h e r a lo c b ) 。处理器局部总线是处理器专 用的，其典型结构是用来连接处理器、c a c h e 、m m u 和协处理器。由于s o c 外挂i p 通常不会用到这个层次总线，所以一般来说处理器总线不包含在片上总 线范畴内。系统总线是系统的主干，连接了许多处理单元，比如：r i s c 处理 器，d s p 和d m a 引擎。每一个这样的处理单元都可以被认为是一个总线主设 备，因为它能在系统中启动单元之间的数据传输过程。系统总线也包括了许多 高带宽的从设备，比如片上内存或高分辨率l c d 外设，它们要尽可能高效地被 总线主设备访问。系统设计中还有许多其它的功能块，由于受其优先权的约束， 它们不能经常被总线主设备访问。或者是虽然设计的优先权较高但受传输带宽 限制的模块。这些功能块通常用外设总线进行连接。 一 图1 3 p e n t i u mp c 的主板总线结构框图 我们可以比较一下这种系统平台结构和计算机系统的结构，图1 - 3 给出了 p e n t i u m p c 的主板总线结构框图，在图中我们能看到明显由总线互连的结构， 其中由北桥芯片连接高速高带宽的如控制处理器、内存、a g p 、和p c i 总线，南 桥主要是控制外围的连接，o l i p c i 总线与u s b 、i s a 、a 1 1 a 等等的连接。 从图1 3 不难看出图1 2 的影子，事实上s o c 实现的也正是类似于图1 3 中的板级系统。但是这种电路板级的用于芯片间互连的外部总线结构并不适合 片内互连。这是因为传统的微机外部总线必须驱动电感电容负载很大的底板信 号插槽和连接器，而s o c 集成却不存在这个问题，对片内总线的电器特性要求 相比之下就没有那么苛刻。而且，集成电路制造工艺能够提供丰富的互连布线 资源，在总线宽度和信号线数量上不会受到太大限制。而对于微机外部总线， 这些则要受到i c 芯片封装和连接器机械特性的限制。此外，微机外部总线为减 少信号线多采用三态信号，而集成电路的综合工具一般很难处理由多个驱动器 和接受器所共享的三态信号，其进行静态时序分析也比较困难，验证时序的唯 一方法就是使用电路级的仿真器如s p i c e 。所有这些都会花费很多宝贵时间而 在设备功能和特性上却没有增添多少真正的价值。另外，v s i a 认为，为满足 大多数s o c 应用和性能要求，定义一套单一通用片内强线结构和信号协议表面 上很有吸引力，但不切实际，因为单一方案不能为所有的设备都提供最优解决。 事实也正是如此，市场上已经出现多种面向s o c 应用的片内总线结构。下面对 一些典型片上总线结构做一简单介绍。 ( 】) c o r e c o n n e c t 图1 4基于c o r e c o n n e c t 的s o c 结构框图 i b m 公司的c o r e c o n n e c t 总线体系结构提供了三种基本总线类型，即处理 器内部总线( p l b ，p r o c e s s o rl o c a lb u s ) 、片上外围总线( o p b ，o n c h i p p e r i p h e r a lb u s ) 和设备控制总线( d c r ，d e v i c ec o n t r o lr e g i s t e r ) ，如图1 - 4 所示。p l b 采用完全同步方式，最多可支持8 个主设备，提供3 2 6 4 1 2 8 位数 据带宽，最大可扩展到2 5 6 位，数据地址总线分离，支持可变固定长度猝发 传输、流水、s p l i t 传输、d m a 传输和重叠仲裁及可编程公平优先计算法，因 此具有很高的传输带宽。o p b 总线也采取完全同步的方式，提供3 2 位地址数 据总线，支持主设备与从设备间的单周期数据传输和多个主设备( 由仲裁实现 决定) ，桥功能块均可作为o p b 或p l b 上的主设备。d c r 总线提供c p u 与从 设备逻辑之间的g p r 数据同步通信。高性能设各连到高带宽低延迟的p l b 总 线上，低速外围设备连到o p b 总线上以减轻p l b 总线上的通信量，从而提高 系统的整体性能1 1 6 1 7 1 。 ( 2 ) a m b a 7 m ( a d v a n c e dm i c r o c o n t r o l l e rb u sa r c h i t e c t u r e ) 由a r m 公司开发，是一个开放的工业标准总线结构。它的最新r e v 2 0 版 本是由高性能系统总线( a h b ) 和高级外围总线( a p b ) 两级总线构成，a h b 舳t o k a 8 b 蝴 图1 - 5基于a m b a 的s o c 结构框图 总线采用地址数据分离的流水式操作，支持固定长不定长猝发传输、s p l i t 传输特性和多个主设备的总线管理，提供3 2 6 4 1 2 8 位数据线宽度、最大可扩 展至1 0 2 4 位，因此，a h b 系统总线具有高带宽、高性能特性，常用来连接嵌 入式处理器和高性能外围设备、片内存储器及接口单元。通用外围设备驻留在 低速的a p b 外围总线上，a p b 外围总线通过桥与a h b 系统总线相连，它有助 于降低系统功耗和设计复杂性8 】1 1 9 1 。第二章讲详细介绍a m b a 总线协议。 ( 3 ) w i s h b o n e w i s h b o n e 总线是s i l i c o r e 公司推出的片上总线协议。w i s h b o n e 的逻辑结构 比较简单，它只定义了一种总线结构一高速总线，图1 6 描述了w i s h b o n e 总线 的逻辑结构。它具有支持多控制器、6 4 位地址空间、8 6 4 位数据总线( 可扩 展) 、单周期读和写、r m w ( r e a d m o d i f y - w r i t e ) 周期、事件周期、支 持重试、支持内存映射，f i f o ( f i s r ti nf i r s to u t ) 和十字互连接口、提供 为较慢设备使用而扼制数据流的机制、使用者定义标志为，确定数据传输类型 等特性。w i s h b o n e 的用户必须根据具体情况对协议标准进行扩展和详细设计， 定义数据顺序和标签的意义。其它的特性和函数同样也可以由用户自行添加。 从这个意义上说，w i s h b o n e 更像是给出了一个框架，等待用户提出具体的实现 方法和规范1 2 0 1 。 图1 6w i s h b o n e 总线逻辑结构 除了上述提到的总线外，还有许多其它片内总线在不同产品不同领域中应 用，例如i n t e g r a t e dd e v i c et e c h n o l o g y 公司开发的i p b u s 、p a l m c h i p 公司开发的 c o r e f r a m e 、m e n t o rg r a p h i c s 公司开发的f i s p b u s 等。 上面提到的三种总线，除了w i s h b o n e ，都采用了层次化总线的结构。片上 总线家族虽然如此兴盛，但用其来构成s o c 的基本架构大多如图1 2 所示，不 同的只是总线协议的定义而已。 从图卜5 、图1 - 6 可以看到，不同层次总线之间采用的是总线桥设备来连接。 事实上，这种使用总线桥来连接不同总线的结构并不是什么新鲜的概念，图1 3 中的p e n t i u mp c 主板总线结构框图中可以看到有北桥和南桥两个桥接芯片，用 来调整c p u 、内存、c a c h e 、p c i 总线和其它外围总线( i s a ，s c s i ，p c 卡， u s b ，l 3 9 4 ) 等之间的信息流量，将多种总线“粘合”成一个整体。在s o c 的 设计中，用于连接层次总线的桥设备一般已随设计平台一起提供，无需再由s o c 的设计者来进行设计。 由于多种片上总线标准的存在，设计人员有了多种选择，这给设计s o c 带 来了一定程度的便利。但是伴随着这种便利，也带来了一个新问题。多种总线 协议的存在使i p 设计者无所适从，在没有统一的接1 3 标准的前提下，i p 只能 针对某一种协议进行设计。这样，为a 总线结构平台设计的i p 就无法使用到b 总线平台结构，i p 的重用性能被大大降低了。 一些方法正在逐渐被提出来以解决上面的问题，其中一个是建立统的接 口标准，国际上一些组织正在进行这方面工作，如v s i a 提出的虚拟器件接口 标准( v c i ，v i r t u a lc o m p o n e n ti n t e r f a c es t a n d a r d ) 2 1 1 。但在该标准被广泛接受 前，不能通用的i p 仍然会被开发出来，而针对不同总线给i p 单独设计接口是 很不现实的。为了重用这些i p ，我们需要设计一个能进行不同总线协议转换的 装置，研究这种实现总线协议转换的总线桥如何设计，这是本文的研究目的所 在。 1 3 课题的来源 本论文来源于合肥工业大学先行微电子设计研究所承担的国家级项目： l l 国家8 6 3 计划“高性能c p u 和s o c 关键设计技术及丌发环境研究一集成 电路i p 核评测技术”( 2 0 0 2 a a l z l7 3 0 ) 。 1 4本文主要研究内容 本文主要研究的是不同s o c 体系结构( c b u s 和a m b a ) 中具有不同协议 的系统总线( m l b 和a h b ) 间总线桥电路的设计和验证方法。该总线桥的设 计能扩展i p 的适用范围。研究内容包括以下几个部分： ( 1 ) 征研究分析c + b u s 和a m b a 两侧总线协议的基础上，规划一个总线桥的 体系结构，确定其读、写操作时序，完善其功能。 ( 2 ) 根据第一部分分析得出的结果进行总线桥模块划分，并对其进行r t l 级 建模。本文采用的r t l 描述语言是v e r i l o g h d l 。 ( 3 ) 对设计好的总线桥进行验证，研究相关的验证技术。 1 5 课题的意义 随着半导体工艺技术的不断发展，芯片的集成度己达到数千万个晶体