（微电子学与固体电子学专业论文）视频格式转换芯片总线控制单元的研究与设计.pdf

摘要 视频格式转换芯片是数字电视的核心芯片之一，其主要功能是将输入源通过 信号处理转换成显示终端所要求的格式，并且实现图像增强、画中画等其他辅助 功能。随着数字电视的不断发展，该芯片展现出了巨大的市场前景和发展空间。 总线系统是芯片的重要组成部分，选用合适的总线可以显著提高芯片的性 能。本文重点研究并讨论了视频格式转换芯片的总线协议，并在此基础上分别完 成了总线m a s t e r 控制单元与总线s l a v e 控制单元的设计。 实现画中画功能的视频格式转换芯片要求缓存一帧子画面数据，因此需要在 总线上添加两组缓存作为总线m a s t e r 。总线单位时间内要传输的数据更多， 论文首先对总线进行了分析，计算总线利用率，并进行实时性讨论，看其能否满 足周围模块实时要求。在确保总线能够支持新的架构之后，本文对总线m a s t e r 开发了相应的控制单元，并完成了画中画控制器的设计，并给出了仿真结果。 芯片采用d d rs d r a m 作为片外r a m ，是总线的s l a v e 。本文根据芯片 实际应用的要求，为其开发了专用的控制器，作为总线的s l a v e 控制单元。该 控制器仅支持本芯片所需要的d d r 的操作，以节省硬件资源，同时，符合本芯 片的接口规范，与本芯片兼容。 本文对d d r 控制器进行了功能仿真与验证，并给出了仿真结果和实现效果 图，最后在f p g a 上进行调试，证明d d r 控制器完全符合设计要求。 关键词：视频格式转换芯片总线m a s t e rs l a v e a b s t r a c t v i d e os i g n a lp r o c e s sc h i pi so n eo f f u n c t i o ni st oc o n v e r s et h es o u r c ed i g i t a l d i g i t a lt vc o r ec h i p s t h i sc h i p sm a i n s i g n a lo ft vt ot h ef o r m a to ft h et a r g e t d i s p l a y i na d d i t i o n ，i th a ss o m ea s s i s t a n c ef u n c t i o ns u c ha si m a g e b o o s tu p ，p i c t u r ei n p i c t u r e a n ds oo n a st h ed e v e l o p m e n to fd i g i t a lt v ，t h i sc h i ps h o w sh u g e d e v e l o p m e n tp o t e n t i a la n dm a r k e tf o r e g r o u n d b u si no n ei m p o r t a n tp a r to fc h i p s t h ea p p r o p r i a t eb u sc a ni m p r o v e t h e p e r f o r m a n c eo ft h ec h i ps i g n i f i c a n t l y t h i sp a p e rm a i n l yf o c u s e so nt h ep r o t o c o lo f v i d e os i g n a ip r o c e s sc h i p t h e nw ec o m p l e t et h ed e s i g no fm a s t e rc o n t r o l l e ru n i ta n ds l a v e c o n t r o l l e ru n i ts e p e r a t e l yb a s e do nt h ep r o t o c 0 1 f o rt h ep i c t u r ei np i c t u r ec o n t r o l l e r ，t w os e t so fb u f f e ri sn e e d e dt oa d d t ot h e b u s t h eb u sh a st ot r a n s f e rm o r ed a t ad u r i n gt h es a m et i m e t h ec h a n g eo ft h e s n u c t i l i em a k e si tn e c e s s a r yt oa n a l y z et h el o c a lb u s s o ，f i r s t l y ，t h i sp a p e rc a l c u l a t e s t h eb u su t i l i z a t i o nr a t e ，t h e nt r i e st of i g u r eo u tw h e t h e rt h eb u sc o u l df u l f i l la l lt h er e a l t i m en e e d a f t e rm a k i n gs u r et h a tt h eb u si sq u a l i f i e df o rt h en e w s t r u c t u r e ，t h i sp a p e r c o m p l e t e dt h ed e s i g no fm a s t e r c o n t r o l l e ru n i ta n dt h ed e s i g no fp i c t u r ei np i c t u r e c o n t r o l l e r t h er e a lp i c t u r ei np i c t u r ee f f e c tn e e d st h ec h i pc a np r o c e s st w o - w a ys i g n a l si n r e a lt i m e b u tt h es d r a mc a nn o tl i v eu pt ot h i se x p e c t a t i o n ，s ow eh a v et ot u r nt o d d rs d r a m 。w ed e v e l o p e dt h es p e c i a lc o n t r o l l e ra st h es l a v e c o n t r o l l e ru n i t b a s e do nt h ep r a c t i c a ln e e d w eh a v et om a k es o m ea m e n d m e n t st oe c o n o m i z et h e h a d r w a r er e s o u r c e s f i n a l l 夕t h i sp a p e rc o n d u c t st h ef u n c t i o ns i m u l a t i o na n dv e r i f i c a t i o nf o rd d rc o n t r o l l e r , a n d g i v e st h es i m u l a t i o nr e s u l t sa n df p g ar e a l i z a t i o np i c t u r e s a tl a s t , t h i sp a p e rd e b u g st h ec o d eo n f p g a ，p r o v e st h a tt h e ed d r c o n t r o l l e r i sw e l ld e s i g n e d k e yw o r d s ：v i d e os i g n a lp r o c e s sc h i p b u sm a s t e rs l a v e 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得鑫鲞盘鲎或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 学位论文作者签名：j 事白、 签字日期：v 心 年乡月) 目 | 、 j 学位论文版权使用授权书 本学位论文作者完全了解墨盗盘堂 有关保留、使用学位论文的规定。 特授权苤鲞盘堂可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名：j 黔 签字同期：舳 图2 _ 4 数据流连接示意图 3 ) 共享总线：在存在多个m a s t e r 和多个s l a v e 的时候，这种连接方式会 非常有用。仲裁器决定哪一个m a s t e r 获得总线使用权。具体仲裁机制的 类型是由用户决定的，比如：总线可以使用同定优先级或者优先级轮转的 仲裁机制。 图2 5 共享总线连接示意图 4 ) 交叉开关：在存在多个m a s t e r 和多个s l a v e 的时候，这种连接方式会 非常有用。在这种连接方式中，m a s t e r 启动一次传输，但是哪一个 m a s t e r 获得总线使用权是由仲裁器决定的。与共享总线不同，这种连接 方式允许多个m a s t e r 同时使用总线，只要它们不访问相同的s l a v e 。 第二章视频格式转换芯片总线系统 i 蛐峪佃i呻 s 佃t ； ab i 盎s l a v e 空s l a v e 密s l a v e 垒曼 图2 6 交叉开关连接示意图 在视频格式转换芯片中，存在多个f i f o ，这些连接在总线上的f i f o 均与片外 r a m 有数据交流。这样，在总线中存在多个m a s t e r ，只有片外r a m 一个s l a v e 。 考虑至l j w i s h b o n e 总线提供的四种i p 核连接方式，首先可以确定点对点连接方式 不适用于视频格式转换芯片。点对点连接方式仅适用于只有一个m a s t e r 的情形， 若视频格式转换芯片采用这种连接方式，将会导致其他的m a s t e r 得不到总线使用 权，芯片将无法工作。 至于数据流连接方式，片外r a m 作为唯一的s l a v e ，不能既做s l a v e 又做 m a s t e r ，所以，尽管这种连接方式数据传输速度快，却并不适合视频格式转换芯 片。 共享总线的方式简洁节省逻辑门和布线面积，不过由于多个m a s t e r 要求占用 总线时有的m a s t e r 要等待，所以数据传输率低，但只要数据传输能满足各个子 系统的实时请求，这种连接方式是适合视频格式转换芯片的。 在交叉开关这种连接方式下，每个主控设备在总线上争取一个通道，一旦获得 这个通道，m a s t e r 和s l a v e 就可以传输数据，而不影响其它设备之间传输数据。 这种方式的数据传输率高，系统吞吐量大，但是设计复杂、逻辑门较多、布线的代 价也比较大【2 0 1 。但是，使用交叉开关这种连接方式的前提是系统内存在多个 m a s t e r 和多个s l a v e ，这种连接方式允许多个m a s t e r 同时使用总线，但是要求 它们不访问相同的s l a v e ，而视频格式转换芯片中片多 f r a m 是唯一的s l a v e ，因 此这种连接方式也不适用于视频格式转换芯片。 综上所述，只要有合适的仲裁机制保证各个m a s t e r 使用总线的请求得到满足， 共享总线这种连接方式就适合视频格式转换芯片。 2 2 3 总线数据传输方式 在确定各个子系统连接方式之后，随之而来的问题便是：m a s t e r 与s l a v e 之 1 4 第二章视频格式转换芯片总线系统 间如何传输数据。 w i s h b o n e 总线的数据传输方式也有3 种：单读写、块读写和读后写 ( r e a d m o d i f i e d w r i t e ) 方式【2 l 】。下面分别介绍这三种传输方式。 1 单读写 这是最简单的传输方式。下图就是采用点对点方式连接的单读时的传输时序 图： 图2 7 单读数据传输时序图 1 ) 时钟上升沿0 ，m a s t e r 置a d ro ，s e lo ，s t bo 和c y co 为高，w eo 为低。 2 ) s l a v e 检测到s t bi 为高对地址译码将有效的数据放至u d a to 上 3 ) s l a v e 将a c ko 置高表示已经把有效的数据放在数据线上 4 ) m a s t e r 在时钟上升沿1 检测至t j a c ki 为高( 点对点方式m a s t e r a c ki 与s l a v e 的a c k 直接连接) 得知s l a v e 已经把数据准备好 5 ) m a s t e r 锁存数据端v id a ti 上的数据将s t bo 置低 从上面单读出过程可以看出w i s h b o n e 总线采用握手协议每次数据传输开始， m a s t e r 将s t bo 置高告知s l a v e 要进行传输。作为应答，s l a v e 可以置a c ko 为高，表示已经准备好；也可以置r t yo 为高，表示s l a v e 现在忙，以后再试；还 可以置e r ro 为高，表示出错，这三种方式都可以结束读或写周期。 单写操作与单读类似，只是w eo 要置高，m a s t e r 在s t bo 置高之后将有效 数据放在数据线上，供s l a v e 在时钟上升沿锁存。 第二章视频格式转换芯片总线系统 2 块读写 块读写操作可以看作为多个单读写操作连续进行，块读写操作期i n c y c _ o 信 号始终为高，m a s t e r 一直占用s l a v e 。 女l 。参l -峙o 皿烈x ) 匹j ，x 悔司砸甄i v i ， j ，j ；w乃 亚蚤一 - , i i jl | t 图2 8 块读数据传输时序图 3 读后写 r m w 操作可以理解为一个单读操作后面紧跟一个单写操作构成一个块操作在 r m w 操作过程中c y co 也始终为高表示始终把握s l a v e 的控制权。时序图如下： 王 j ： x 、) ，联”曲x ， y 一 ， 颚玲哎龇x ，霸- 丽 t ， 飞 匝烈鲫您互k 砌 ljl - - k-弋 、 图2 - 9 读后写数据传输时序图 在视频格式转换芯片中，对于上面的三种数据传输方式，作如下分析： 由于多个m a s t e r 要轮流占用总线，所以，单读写的传输方式只能允许每个 m a s t e r 在占用总线的时候读一个数据或写一个数据，协议开销占很大比重，造成 i 仔 j n 哩 哪 h i 哪 t 舯 幔 q，酉e塞 私 p 一 一 即 一 誊i h i 誊i 嚏h-ehev，2 第二章视频格式转换芯片总线系统 总线带宽的严重浪费；读后写方式根本不符合视频格式转换芯片的实际要求，芯片 中的各个m a s t e r 要么进行读操作，要么进行写操作，不会进行这两种操作；所以 上面两种数据传输方式均不符合视频格式转换芯片的实际要求，而块读写这种数据 传输方式允许每个m a s t e r 在占用总线的时候可以连续读写数据，既符合视频格式 转换芯片的实际要求，又具有较小的协议开销，所以芯片选用这种数据传输方式， 并将一次连续读写的数据景定为2 0 个字。 2 3 视频格式转换芯片总线仲裁机制 由于i p 核种类多样，其间并没有一种统一的连接方式。为满足不同系统的需 要，w i s h b o n e 总线提供了4 种不同的i p 核互连方式，分别是点对点( p o i n t - t o p o i n t ) 、 数据流( d a t af l o w ) 、共享总线( s h a r e db u s ) 和交叉开关( c r o s s b a rs w i t c h ) 方式。 共享总线方式用于多个i p 享一条总线，即将多个主部件m a s t e r 与多个从部 件s l a v e 相连，由仲裁器通过优先级或轮询方式决定哪个主部件m a s t e r 取得总线 控制权。由于多个m a s t e r 共享总线，当一个m a s t e r 占用总线时，其余m a s t e r 处于等待状态，所以数据传输率较低。但是这种方式简洁明了，节省逻辑门和布线 面积，所以本文中所提到的视频格式转换芯片采用了共享总线方式将系统中的各个 模块连接起来。 既然采用多m a s t e r 共享总线的方式，就必然会出现具体时间哪个m a s t e r 获得总 线使用权的问题，这就需要仲裁。视频处理芯片是数据流驱动的系统，数据在芯片 上的流动、存储、计算、交换、输出，引起了芯片结构中绝大部分的硬件操作。因 而“数据流”和与之相应的片上存储器成为芯片功耗的最大来源【2 2 】。而上述所有的数 据流动，在s o c 芯片体系结构中都跟总线结构密切相关，因此采用何种总线仲裁方 案对系统功耗具有重大影响。 按仲裁的实现机制来分有固定优先、优先级轮转、混合优先级等仲裁协议。对 于固定优先级的仲裁来说，它可以满足实时数据量传送较大和时序要求关键的总线 申请单元的实时请求，但是这也将容易造成其他申请单元等待时间加长，甚至得不 到总线使用权。优先级轮转表示仲裁过程中的优先级随着总线使用单元占有总线的 结束而动态地变化。这将能够保证各总线申请的公平性，不存在申请单元无应答的 情况。而混合优先级的仲裁则是在固定优先级的基础上进行改进，将所有的主控设 备分为高优先级和低优先级两类，每一类各占相应的权重。在高优先级的设备用完 自己的分配份额之后，低优先级的主控设备再去重新竞争总线【2 3 】【2 4 1 。这种机制中权 1 7 第二章视频格式转换芯片总线系统 重的大小和分配往往需要通过实际的测试才能确定，实现起来较为复杂。在本款视 频格式转换芯片中，视频系统中输入输出数据流在保证实时缓存和处理的前提下， 才可以获得正常的视频显示，总线上的视频输入缓存与视频处理缓存申请单元因此 具有相同的访问优先级。根据这个实际要求，本款芯片采用了优先级轮转的方法作 为仲裁机制。 优先级轮转的仲裁方式确实可以保证所有的主控设备均可以最高的优先级，它 不但可以保证没有“盲区”( 永远服务不到的f i f o ) ，而且具有很强的可扩展性，但 是仍存在不足：如果某个主控设备占用总线，其它主控设备只能等待，如果这个主 控设备占用总线时间过长，而其它主控设备在这段时间内又必须使用总线，这就会 导致系统不能正常工作。基于上述情况，本文对仲裁机制进行研究后，得出结论： 必须限制每个主控设备访问总线的时间，才可以保证视频格式芯片正常工作。 基于实际需要，决定在主控设备申请占用总线的时候，总线每次为该主控设备 传输2 0 个3 2 位数据，有两个原因：第一、如果每次传输数据太多，就会造成其它主 控设备等待时间过长；第二、如果每次传输数据太少，就会使得总线在协议交互上 花费太多时间，造成总线带宽的巨大浪费【2 5 1 。 下图就是主控设备通过总线向从设备片外r a m 写入数据的时序图： 被服务瑞口： 申请人数据： 申请结束 、 竺：竺：! 二r 【飞：! 一i 传辘开始l _ 一 啕应开始 ! j ，7 ，一 响应结柬 = = ! = = = 竺二二兰广t 一 等待响瘟 ! l 能, - t 2 0 o r d 数据 图2 - 1 0 主控设备写时序图 主控设备发出读数据请求以后，总线在优先级轮转到该端口的时候才对该主控 设备作出“响应”。“响应开始”到“传输开始”之间有1 个c y c l e 的延迟( 总线读 入本次传输的“首地址”和“传输元素个数”，并对片外r a m 声明当前地址为有效地 址) 。从可以写入第一个数据的时刻起，“r d _ e n ”信号为l ，主控设备开始发送数据。 完成所要求的若干个数据传输之后，响应结束。实际仿真时序图如下： 第二章视频格式转换芯片总线系统 图2 - l l 主控设各写时序图 由上图可以看出：在总线接到丰控设备的申请之后，就会给相应的主控设备读使能 信号，2 0 个周期之后，数据写入完毕，读使能信号置低，然后总线查看下一端口有 无申请。 下图就是主控设备通过总线向从设备片外r 川读出数据的时序图； d t 图2 - 1 2 主控设备读时序图 主控设备发出读数据请求以后，总线在优先级轮转到该端口的时候才对该主控 设备作出“响应”。“响应开始”到“传输开始”之间有4 个c y c l e 的延迟：第1 个 c y c l e ，总线读入本次传输的“首地址”和“传输元素个数”，并对片外r a m 声明当 前地址为有效地址：第2 个e y e l e 到第4 个c y c l e 是j 外r a m 从收到有效地址到读 出有效数据之间的固有延迟。从读出第一个有效数据的时刻起，“舭一e n ”信号为1 ， 主控设备开始接收数据。完成所要求的若干个数据传输之后，响应结束， 实际仿真时序圈如下： 第二早视频格式转换芯片总线系统 图2 1 3 主控设备写时序图 由上图可以看出；在总线接到主控设备的申请之后，就会给相应的主控设各读 使能信号，2 0 个周期之后，数据写_ 入完毕，读使能信号置低，然后总线查看下。端 口有无申请。 第三章总线分析与p i p 控制器的设计 第三章总线分析与p i p 控制器的设计 本章进行了视频格式转换芯片p i p 控制器的电路设计。实现画中画要求将子 画面数据缓存，然后再需要的时候从s d r a m 中读出，与母画面数据进行叠加。 这样，对于总线的使用增多，需要现对总线的使用进行分析，以计算总线的利用 率同时分析总线能不能满足实时要求。总线分析完成之后，进行了p i p 控制器的 设计。 3 1p i p 控制器实现架构 p i p 控制器实现的芯片架构如下图所示，图中红线标出的为p i p 实现设计到 的子模块。其中，s c a l i n gu p 产生p i p 所需的主画面数据，s c a l i n gd o w n 模块产 生p i p 所需的子画面数据，后置缓存负责子画面数据存储到s d r a m 的数据缓存， 叠加缓存子画面数据从s d r a m 读出并进行p i p 叠加的数据缓存，m m u 模块负 责s d r a m 的总线调度，p i pc o n t r o l l e r 负责主画面和子画面数据的叠加。 图3 1p i p 控制器架构 2 l 第三章总线分析与p i p 控制器的设计 由上面的架构图可以发现：欲实现画中画功能，必须添加两组f i f o 作为总 线m a s t e r ，一组f i f o 将经过缩小处理的视频数据缓存进s d r a m 当中，而另 外一组f i f o 将数据从s d r a m 当中读出，与母画面数据进行叠加。总线原来仅 连接两组共7 个f i f o ，现在又添加了两组6 个f i f o ，总线上共连接有1 3 个f i f o 。 总线上连接了更多的f i f o ，总线将会更加繁忙，现在需要确定总线能否满足所 有f i f o 的请求。 3 2 总线使用分析 为了便于分析，将上面的架构图做简化处理，只画出总线与f i f o 以及相关 模块，如下图所示： s d r a m z - _ 一 m m u _ 1 o f r o n tg r o u p 墨 f i 口 舌 f lrs c a l i n g f 2 j d ei n t e d 卜 u p o f r o n t f f 0 f 3 a c i n g 量 它 y 卜 f 3r s c a l i n g 量 f 4 d o w n = j u v 卜_ 呻 7 u v 若： i y ： i i _ 1 ：善 i _ 一 u 7 v - l y ：i - ip 驴c o n t r o l 。玎 l 。 - l v 图3 2 新的架构下总线框图 3 2 1 总线利用率的计算 系统总线宽度为3 2 位，总线上传输的数据包大小固定为2 0 个w o r d 。从片外 r a m 中读出一个数据包需要2 4 个时钟周期，往片# h r a m 写入一个数据包需要 2 1 个时钟周期( 不考虑传输中的暂停情况) 1 2 6 。 总线利用率表示为单位时间内总线的使用时间，计算过程如下： 1 秒钟内，总线用于传输下列任务所需时间为： 第三章总线分析与p i p 控制器的设计 视频源数据写入片外r a m 所需时间为 t 1 = 5 0 幸2 8 8 奉( 7 2 0 2 0 4 ) 木2 1 ( 1 + 0 5 + 0 5 ) c y c l e 其中 5 0 表示每秒写入5 0 场 2 8 8 表示每场2 8 8 行有效像素 7 2 0 2 0 4 表示每行的7 2 0 个有效像素需划分为9 个数据包传输 2 l 表示传输一个数据包所用的周期数 1 + o 5 + 0 5 表示y u v 4 ：2 ：2 格式数据的y u v 分量比例 从片外r a m 读出y u v 信号数据给d e i n t e r l a c i n g 模块处理所需时间为 t 2 = 6 0 宰2 8 8 幸( 7 2 0 2 0 4 ) 幸2 4 幸( 4 + 1 ) c y c l e 其中 6 0 表示每秒读出6 0 场 2 8 8 表示每场2 8 8 行有效像素 7 2 0 2 0 4 表示每行的7 2 0 个有效像素需划分为9 个数据包传输 2 4 表示传输一个数据包所用的周期数 4 + 1 表示计算每场插值像素需要读出4 场y 数据以及一场u v 数 据 从s c a l i n gd o w n 模块后置f i f o 将数据写入s d r a m 所需时间为： t 3 = 6 0 宰3 8 4 f 512 2 0 4 ) 幸21 木3c y c l e 其中 6 0 表示每秒读出6 0 场 3 8 4 表示每场3 8 4 行有效像素 51 2 2 0 4 表示每行的51 2 个有效像素需划分为7 ( 6 4 ) 个数据包传 输 2 1 表示传输一个数据包所用的周期数 3 表示共有三个f i f o 从片外r a m 读出y u v 信号数据给p i p 前置f i f o 所需时间为： t 4 = 6 0 牛3 8 4 幸( 51 2 2 0 4 ) 奉2 4 聿3c y c l e 其中 6 0 表示每秒读出6 0 场 3 8 4 表示每场3 8 4 行有效像素 5 1 2 2 0 4 表示每行的5 1 2 个有效像素需划分为7 ( 6 4 ) 个数据包传 输 2 4 表示传输一个数据包所用的周期数 3 表示共有三个f i f o 所以，总共需要的时间为： t 2 t 1 + t 2 + t 3 + t 4 = 5 4 4 3 2 0 0 + 18 6 6 2 4 0 0 + 9 2 8 9 7 2 8 + 10 616 8 3 2c y c l e 总线频率为8 0 m h z ，所以总线利用率为： p = t 8 0 m 1 = 5 5 第三章总线分析与p i p 控制器的设计 3 2 2 总线实时性论证 由图3 2 可以看出：总线上共有1 3 个f i f o ，分为四组，每组内f i f o 行为 相似。与本模块相关的实时性要求： 1 ) 系统能够在要求的时间内将视频输入数据缓存到片外r a m 中 2 ) 系统能够在要求的时间内取出d e i n t e r l a c i n g 模块运算所需的数据 3 ) 系统能够在要求的时间内将s c a l i n gd o w n 输出数据缓存到片外s d r a 中 4 ) 系统能够在要求的时间内取出p i p 核运算所需的数据 下面将对上面的四条实时要求逐条分析。 1 、系统能够在要求的时间内将视频输入数据缓存到片外r a m 中 考虑视频输入信号的前置缓存f i f o 。视频输入源会按照相关的时序往这个 f i f o 中写数据，数据总线会每隔一定的时间从这个f i f o 读出2 0 w o r d 数据写到片 p - r a m 。就以2 0 w o r d 为对象讨论：( 视频输入的像素时钟周期t i 。= 1 1 3 5 m h z ) a )写入2 0 w o r d 数据最快的情况是视频输入处于有效像素区( 每一个像素时 钟发来一个像素数据) 。 t m i n = 2 0 奉4t i n = 8 0 t i n b )读出2 0 w o r d 数据最慢的情况是m m u 刚响应完这个f i f o 的中断申请， 并且依次响应了其他1 2 个f i f o 的申请以后才响应这个f i f o 。 t m 缸= ( 2 l 宰5 + 2 4 木8 ) 幸t i n 5 9 3 = 5 0 1 2 t i n 其中5 为5 个输入f i f o ，8 为8 个输出f i f o 可见，对于视频输入信号的前置缓存f i f o 来说，读出2 0 w o r d 数据所需的最 长时间都比写入2 0 w o r d 数据所需的最短时间还短。所以，系统能够满足第一个 实时处理要求。 2 、系统能够在要求的时间内取出d e i n t e r l a c i n g 模块运算所需的数据： 缩放模块的行缩放比例为4 3 ，根据系统采用的d d a 算法，c = 3 4 而s u m 的只有以下几种可能：0 、3 4 、1 2 、1 4 。不管s u m 为何值，在s u m 变回现在值 所经历的过程中，要求有三行新数据输入，同时会有四行数据输出。这样，每当 d e i n t e r l a c i n g 模块前置f i f o 从s d r a m 中读出3 行数据，经过去隔行处理之后 变为6 行数据，再经过放大模块处理之后可以输出8 行数据。 所以，在母画面输出两行数据的时间内，d e i n t e r l a c i n g 模块前置f i f o 最多 只需要从s d r a m 中读出l 行数据，也就是在3 3 7 6 个时钟周期内d e i n t e r l a c i n g 模块前置f i f o 只需要从s d r a m 中读出一行数据即可保证足够使用。在这段时 间内，总线除了让将视频源缓存f i f o 中的数据写入到s d r a m 之外，其他的任 务最大为：s c a l i n gd o w n 后置f i f o 向s d r a m 中写入两行数据，同时p i p 前置 f i f o 从s d r a m 中读取两行数据。而且，子画面的分辨率均为5 1 2 3 8 4 视频源的f i f o 在这段时间内最多能写入的数据包的个数是： 2 4 第三章总线分析与p i p 控制器的设计 3 3 7 6 * 1 3 5 8 0 8 0 = 7 1 2 ，也就是最多为8 个数据包。 s c a l i n gd o w n 后置f i f o 要向s d r a m 中写入的数据为：5 1 2 2 8 0 = 1 2 8 ，也 就是最多要写入1 3 个数据包。 p i p 前置f i f o 要从s d r a m 中读出的数据为：5 1 2 2 8 0 = 1 2 8 ，也就是最多 要读出1 3 个数据包 而d e i n t e r l a c i n g 模块前置f i f o 从s d r a m 中读出一行数据，其数据包的个 数为7 2 0 8 0 = 9 。 根据总线仲裁算法，m m u 顺序响应五个d e i n t e r l a c i n g 前置f i f o 的过程有三 种可能的情况： 1 ) 顺序响应5 个读申请端口的过程中需要响应两个视频源前置f i f o 、三个 s c a l i n gd o w n 后置f i f o 以及3 个p i p 前置f i f o 这种情况下，完成5 个读申请所需时间t l = ( 2 1 2 + 2 4 幸5 + 2 1 木3 + 2 4 木3 ) t = 2 9 7 t 2 ) 顺序响应5 个读申请端口的过程中需要响应三个s c a l i n gd o w n 后置f i f o 以及3 个p i p 前置f i f o 这种情况下，完成5 个读申请所需时间t 2 = ( 1 2 + 2 4 5 + 2 1 宰3 + 2 4 幸3 ) 奉t = 2 5 7 t 3 ) 只响应三个s c a l i n gd o w n 后置f i f o 以及3 个p i p 前置f i f o 这种情况下，完成读写人物所需要的时间 t 3 = ( 1 幸2 + 1 奉5 + 2 1 幸3 + 2 4 幸3 ) 幸t = 1 4 2 t 。 所以： t m a x2 8 幸t l + 1 t 2 + 4 幸t 3 2 3 2 i p t 3 3 7 6 t 可见，即使在最差的情况下也能满足实时显示的时序要求，即第二个实时处 理要求能满足。 至于d e i n t e r l a c i n g 模块前置f i f o 的深度，由于在母画面输出一行数据的时 间内d e i n t e r l a c i n g 模块前置f i f o 不能从s d r a m 中读出完整的一行数据，所以 原先设定的深度6 4 不再适用，应该将深度增加为2 5 6 ，这样，就足可以保证数 据的供应。 3 、所谓要求的时间内将s c a l i n gd o w n 输出数据缓存到片外r a m 中指的 是在s c a l i n gu p 处理完一帧数据的时间内将s c a l i n gd o w n 输出的一帧数据缓存到 片外r a m 中。 每当d e i n t e r l a c i n g 模块的前置f i f o 从s d r a m 中读入一行数据的时候，经 过去隔行处理和放大模块处理之后，至少要输出两行以上的母画面数据。也就是 说，d e - i n t e r l a c i n g 模块的前置f i f o 从s d r a m 中读入一行数据的时间间隔至少 是1 6 8 8 * 2 = 3 3 7 6 个时钟周期。在这个时间里，总线的任务除了将视频源的数据缓 存到s d r a m 之外，最多就是：s c a l i n gd o w n 后置f i f o 向s d r a m 中写入两行 第三章总线分析与p i p 控制器的设计 数据，同时p i p 前置f i f o 从s d r a m中读取两行数据。 视频源的f i f o 在这段时间内最多能写入的数据包的个数是： 3 3 7 6 * 1 3 5 8 0 8 0 = 7 1 2 ，也就是最多为8 个数据包。 对于d e i n t e r l a c i n g 前置f i f o ，要使s c a l i n gu p 数据输出2 行母画面数据， 每个d e i n t e r l a c i n g 前置f i f o 要取出1 行的数据，也就是7 2 0 * 4 2 0 = 9 个数据包。 对于s c a l i n gd o w n 后置f i f o ，这段时间里要写入到s d r a m 两行数据，数 据量最大为5 1 2 2 4 2 0 = 1 2 8 个数据包，也就是说最多要写入1 3 个数据包。 对于p i p 前置f i f o ，在这段时间里，它必须从s d r a m 中读出两行数据，也 就是5 1 2 2 4 2 0 = 1 2 8 个数据包，也就是最多1 3 个数据包。 根据总线仲裁算法，m m u 顺序响应三个p i p 前置f i f o 所花费的时间有以 下几种情况： 1 ) 顺序响应三个p i p 前置f i f o 的过程中需要响应两个视频源前置f i f o 、 五个d e i n t e r l a c i n g 前置f i f o 以及三个s c a l i n gd o w n 后置f i f o ： 这种情况下，完成三个读申请所需时间t l = ( 2 1 2 + 2 4 5 + 2 1 * 3 + 2 4 * 3 ) t = 2 9 7 t 2 ) 顺序响应三个p i p 前置f i f o 的过程中需要响应三个s c a l i n gd o w n 后置 f i f o 、五个d e i n t e r l a c i n g 前置f i f o ： 这种情况下，完成三个读申请所需时间t 2 = ( 1 2 + 2 4 5 + 2 1 * 3 + 2 4 * 3 ) t = 2 5 7 t 3 ) 顺序响应三个p i p 前置f i f o 的过程中需要响应三个s c a l i n gd o w n 后置 f i f o ： 这种情况下，完成三个读申请所需时间t 3 = ( 1 2 + 2 4 3 + 2 1 奉3 + l * 5 ) t = 1 4 2 t 所 以，p i p 前置f i f o 从s d r a m 中读出两行数据所花费的最长时间为： t = 8 幸t l + l * t 2 + 4 * t 3 = 3 2 i p t 3 3 7 6 t 所以，本条实时性要求能够得到满足。 至于f i f o 深度，由于s c a l i n gd o w n 一次最少输出一行，而f i f o 使用本身的 半满信号取反作为需要数据的信号，因此f i f o 深度最少为两行，即f i f o 的深 度最少为2 5 6 4 、系统能够在要求的时间内取出p i p 核运算所需的数据指的是在叠加时， p i p 前置f i f o 的输出速度能跟得上s c a l i n gu p 数据的输出速度。考虑最差情况， 也就是子画面的分辨率为5 1 2 3 8 4 的时候。 至于p i p 前置f i f o 的深度，因为画面叠加时每次至少从s c a l i n gu p 后置f i f o 中读出一行数据，为保证叠加进行，p i p 前置f i f o 也要保证每次至少输出一行 数据，而p i p 前置f i f o 使用半满信号取反作为请求信号，所以p i p 前置f i f o 至少应存储两行数据，即深度为2 5 6 。 在叠加时，母画面数据输出两行的时间内，d e i n t e r l a c i n g 模块前置f i f o 最多 将会从总线上读取一行数据，同时子画面数据输出两行。 s c a l i n g u p 数据输出2 行母画丽数据大约需要花费1 6 8 8 2 = 3 3 7 6 个时钟周期。 第三章总线分析与p i p 控制器的设计 对于视频源前置f i f o ，在这段时间里，视频源最多一共向前置f i f o 写入的 数据包个数为1 6 8 8 2 1 3 5 8 0 8 0 = 7 1 2 ，所以视频源最多向s d r a m 写入7 个数 据包。 对于d e i n t e r l a c i n g 前置f i f o ，要使s c a l i n gu p 数据输出2 行母画面数据， 每个d e i n t e r l a c i n g 前置f i f o 要取出1 行的数据，也就是7 2 0 * 4 2 0 = 9 个数据包。 对于s c a l i n gd o w n 后置f i f o ，这段时间里要写入到s d r a m 两行数据，数 据量最大为5 1 2 2 4 2 0 = 1 2 8 个数据包，也就是说最多要写入1 3 个数据包。 对于p i p 前置f i f o ，在这段时间里，它必须从s d r a m 中读出两行数据，也 就是5 1 2 2 4 2 0 = 1 2 8 个数据包，也就是最多1 3 个数据包。 根据总线仲裁算法，m m u 顺序响应三个p i p 前置f i f o 所花费的时间有以 下几种情况： 1 ) 顺序响应三个p i p 前置f i f o 的过程中需要响应两个视频源前置f i f o 、 五个d e i n t e r l a c i n g 前置f i f o 以及三个s c a l i n gd o w n 后置f 1 f o ： 这种情况下，完成三个读申请所需时间t l = ( 2 1 2 + 2 4 5 + 2 1 * 3 + 2 4 * 3 ) t = 2 9 7 t 2 ) 顺序响应三个p i p 前置f i f o 的过程中需要响应三个s c a l i n gd o w n 后置 。 f i f o 、五个d e i n t e r l a c i n g 前置f i f o ： 这种情况下，完成三个读申请所需时间t 2 = ( 1 2 + 2 4 5 + 2 1 宰3 + 2 4 宰3 ) t = 2 5 7 t 3 ) 顺序响应三个p i p 前置f i f o 的过程中需要响应三个s c a l i n gd o w n 后置 f i f o ： 这种情况下，完成三个读申请所需时间t 3 - ( 1 木2 + 2 4 幸3 + 2 1 宰3 + l 幸5 ) t = 1 4 2 t 所以，p i p 前置f i f o 从s d r a m 中读出两行数据所花费的最长时间为： t = 8 * t l + l * t 2 + 4 * t 3 = 3 2 i p t 3