（计算机应用技术专业论文）avalonwishbone总线转换桥的设计.pdf

哈尔滨理工大学工学硕士学位论文 a v a l o n w i s h b o n e 总线转换桥的设计 摘要 随着集成电路设计进入到系统芯片( s o c ) 时代，板级系统的总线互连 结构也发展成为系统芯片的层次化总线体系一片上总线。不同的i p 被集成 到片上总线的不同层次上，不同层次总线之间采用总线桥设备来连接。伴随 技术的发展，单一总线体系下的i p 设计与复用已经不能满足实际应用的需 要，一个i p 核在不同的总线体系下不能通用。不同总线体系间的通信需求 成为了新的技术瓶颈。 片上总线的种类很多，为了解决基于单一片上总线协议下设计出的i p 核无法在其他总线协议下通用的问题，我们可以设计不同种类总线协议间的 总线转换桥来解决这个问题。总线转换桥的概念就是搭建一个既有桥的功能 并且还能实现总线协议间转换的系统级总线转换桥。这里提出的总线协议并 非是系统总线与外设总线之间的桥接，而是不同总线体系之间的桥接，属于 系统总线之间的协议转换。 论文的主要工作是在研究和分析当前几种使用较多、影响力较大的总线 协议基础上，以a v a l o n 总线和w i s h b o n e 总线为基础，建立a v a l o n w i s h b o n e 总线转换桥的模型。总线转换桥的设计包括a v a l o n 从状态机、w i s h b o n e 主 状态机和寄存器缓冲区等模块的设计工作。论文最终完成了两个不同协议的 总线转换桥的设计，并研究了功能验证的一般技术，为片上总线的互连技术 研究积累了一定的经验，为多总线间的总线转换桥的研究奠定了基础。 关键词a v a l o n 总线：w i s h b o n e 总线；总线转换桥 哈尔滨理工大学工学硕上学位论文 d e s i g no fa v a l o n w i s h b o n eb u s c o n v e r t e rb r i d g e a b s t r a c t i n t e g r a t e dc i r c u i td e s i g nh a se n t e r e di n t ot h ee r ao fs y s t e mo nc h i p ( s o c ) ， t h eb u si n t e r c o n n e c ta r c h i n e c t u r eo fs y s t e mo nb o a r dh a sa l s od e v e l o p e di n t oa k i n do fh i e r a r c h ya r c h i t e c t u r e - o nc h i pb u s ( o c b ) d i f f e r e n ti p sa r ei n t e g r a t e do n d i f f e r e n tt y p e so fo c b ，t h ec o m m u n i c a t i o no fd i f f e r e n tl e v e l so fo c bc a l lu s et h e b u sb r i d g e a st h et e c h n i c a ld e v e l o p m e n t ，t h ei pd e s i g na n dr e u s eo fs i n g l eb u s s y s t e mc a nn o ts a t i s f yt h en e e do fa p p l i c a t i o n ，a ni pc o r ec a n tb ei ng e n e r a lu s e u n d e rt h ed i f f e r e n tb u ss y s t e m t h ec o m m u c a t i o nn e e d sb e t w e e nd i f f e r e n tb u s s y s t e mc o m et ob ean e wt e c h n o l o g i c a lb o t t l e n e c k s t h e r ea r em a n yk i n d so ft h eo c b ，t h ei pc o r e ，w h i c hi s d e s i g n e du n d e r s i n g l eo nc h i pb u sp r o t o c o l ，c a nn o tb ei ng e n e r a lu s ew i t ht h o s ew h i c ha r e d e s i g n e du n d e ro t h e rb u sp r o t o c 0 1 t os o l v et h i sp r o b l e m ，w ec a nd e s i g nd i f f e r e n t b u sc o n v e r t e rb r i d g eb e t w e e nd i f f e r e n tk i n d so fb u sp r o t o c 0 1 b u sc o n v e r t e r b r i d e gm e a n st h a tt ob u i l dab r i d g ew h i c hh a v et h eb r i d g ef u n c t i o na n da l s oc a n r e a l i z et h ec o n v e r s i o nb e t w e e nt h eb u sp r o t o c o l s t h eb u sp r o t o c o lh e r ew e m e n t i o n e di sn o tb r i d g ec o n n e c t i o nb e t w e e ns y s t e mb u sa n dp e r i p h a lb u s ，b u ta b r i d g ec o n n e c t i o nb e t w e e nd i f f e r e n tb u ss y s t e m s ，w h i c hb e l o n g st ot h ep r o t o c o l c o n v e r s i o nb e t w e e nd i f f e r e n ts y s t e mb u s t h em a i nt a s ko ft h i sd i s s e r t a t i o ni st ob u i l da v a l o n w i s h b o n eb u sc o n v e r t e r b r i d g em o d e lw h i c hb a s e do na v a l o nb u sa n dw i s h b o n eb u s ，a l s oa c c o r d i n gt ot h e s t u d y i n ga n da n a l y z i n gs o m eb u sp r o t o c o l sw h i c ha r ew i d e l yu s e da n di n f l u e n c e d t h ed e s i g no fb u sc o n v e r t e rb r i d g ei n c l u d e sm o d u l e sd e s i g na v a l o ns l a v es t a t e m a c h i n e 、w i s h b o n em a s t e rs t a t em a c h i n ea n db u f f e r t h i sd i s s e r t a t i o nf i n a l l y c o m p l e t e st w ob u sc o n v e r t e rb r i d g ed e s i g n so fd i f f e r e n tp r o t o c o l ，a n da l s os t u d i e s t h eg e n e r a lt e c h n i q u eo ff u n c t i o n a lv e r i f i c a t i o nw h i c hg e t ss o m ee x p e r i e n c ef o r t h es t u d y i n go ft h eo nc h i pb u s ，a n dl a i dt h ef o u n d a t i o nf o rt h es t u d y i n go fb u s c o n v e r t e rb r i d g eb e t w e e nm u l t i - b u s e s k e y w o r d s a v a l o nb u s ，w i s h b o n eb u s ，b u sc o n v e r t e rb r i d g e 哈尔滨理工大学硕士学位论文原创性声明 本人郑重声明：此处所提交的硕士学位论文( a v a l o n w i s h b o n e 总线转换桥 的设计，是本人在导师指导下，在哈尔滨理工大学攻读硕士学位期间独立进行 研究工作所取得的成果。据本人所知，论文中除已注明部分外不包含他人已发表 或撰写过的研究成果。对本文研究工作做出贡献的个人和集体，均己在文中以明 确方式注明。本声明的法律结果将完全由本人承担。 作者签名：德历 同期：。2 裾年 弓月( 。同 哈尔滨理工大学硕士学位论文使用授权书 a v a l o n w i s h b o n e 总线转换桥的设计系本人在哈尔滨理工大学攻读硕士 学位期间在导师指导下完成的硕士学位论文。本论文的研究成果归哈尔滨理工大 学所有，本论文的研究内容不得以其他单位的名义发表。本人完全了解哈尔滨理 工大学关于保存、使用学位论文的规定，同意学校保留并向有关部门提交论文和 电子版本，允许论文被查阅和借阅。本人授权哈尔滨理工大学可以采用影印、缩 印或其他复制手段保存论文，可以公布论文的全部或部分内容。 本学位论文属于 保密口，在年解密后适用授权书。 不保密囱。 ( 请在以上相应方框内打) 作者签名：氍鼢磊r 期：山缉弓月f 口同 导师签名： 歹稻 同期：伽男年? 月尸同 哈尔滨理工大学t 学硕士学位论文 1 1s o c 与片上总线 第1 章绪论 s o c ( s y s t e mo nc h i p 系统芯片) 技术已经成为当今超大规模集成电路的 发展趋势，是世纪集成电路技术的主流，为集成电路产业提供了前所未有的广 阔市场和难得的发展机遇。s o c 系统将原来由许多芯片完成的功能，集中到一 块芯片中完成。但不是各个芯片功能的简单叠加，而是从整个系统的功能和性 能出发，用软硬结合的设计和验证方法，利用核复用及深亚微米技术，在一个 芯片上实现复杂的功能。在蓬勃发展的同时，设计技术给传统的集成电路设计 技术提出了挑战芯片性能越来越强，规模越来越大，开发周期越来越长，设计 质量越来越难于控制，芯片设计成本越来越趋于高昂。 随着集成电路工艺技术的发展和e d a 设计水平的迅速提高，基于知识产权 核i p ( i n t e l l e c t u a lp r o p e r t y ，知识产权模块) 进行系统芯片s o c 设计的能力和 技术得到了大大提高。基于i p 核集成的可重用设计技术是将各种i p 模块( 微 处理器、d s p 、存储器等) 集成在一起，其技术的关键在于建立正确、高效、 灵活的片上总线结构，构造以功能组装为基础的芯片开发模型。 片上总线( o n c h i pb u s ) 作为集成系统的互连结构，可以解决各个功能模 块间的相互通信问题，包括数据格式、通信联络、时序、协议等方面，从而为 设计人员免去相当大的精力去考虑如何将自己设计的功能模块和其他功能模块 连接起来，使得模块集成起来更加方便。 通常设计中利用总线的分层技术以使得各种不同特性的模块与总线更好的 相连接，片上总线一般分为系统总线( s y s t e mb u s ) 与外围总线( p e r i p h e r a lb u s ) 两部分，系统总线可认为是处理器核与系统模块相连的中枢，这些系统模块或 者一个控制器，主系统初始化、主系统之间以及与系统其他模块的数据传输， 需要总线仲裁来控制多个请求信号。从系统只响应数据请求，其特点是高速、 宽带宽。外围总线由于高优先级设计约束要求，由那些没有有效总线控制存取 的模块组成，低速、窄带宽是其特点，其往往是为了满足功耗、便携性、重用 性等方面的特别要求。系统总线与外围总线之间通过相连，对于那些挂接外围 的系统，这也被认为是总线结构中的一个重要组成部分n 埘。 哈尔滨理工大学工学硕士学位语文 1 i 1s o c 是集成电路的必然发展 集成电路发展到s o c 可以说是微电子技术的一场革命。传统的i c 设计只 注重硬件的设计，软件部分则交给编程人员完成。s o c 设计则主要体现在系统 级设计，即设计更多地在功能，行为，算法，构架，思路等等。s o c 设计者的 核心任务不再是怎样实现新的电路功能，而是如何去评估，验证和集成多个已 存在的模块，以及i p 核的重复使用和软硬件划分。从使用角度来看，s o c 有三 种类型：专用集成电路a s i c ( a p p l i c a t i o ns p e c i f i ci c ) ，可编程s o c 即s o p c ( s y s t e mo np r o g r a m m a b l ec h i p ) 和o e m ( o r i g i n a le q u i p m e n tm a n u f a c t u r e r ， 原始设备生产商) 型s o c 。随着时间的不断推移和s o c 技术的不断完善，s o c 的定义也在不断的发展和完善。1 9 9 5 年，美国d a t a q u e s t 全球半导体公司首席工 程师j i mt u l l y 对片上系统下了一个定义：s o c 包括计算单元( 微处理器、微控 制器或数字信号处理器) 、至少1 0 万门和相当大的片上存储器。现在的s o c 能 够在单一硅芯片上集成存储器、信号采集和转换电路、m c u 、d s p 等模拟与数 字混合电路，从而构成一个完整的系统。 s o c 设计平台由硬件平台和软件平台组成。硬件平台是一个由c p u 、b u s 、 r a m 等组成的基本硬件系统。软件平台就是实时操作系统( r 1 o s ) 。软件平台 和硬件平台合在一起称为系统平台，在系统平台的基础上通过快速集成的方法 嵌入一系列预先设计好的软硬件i p 模块，就形成了s o c 产品。 s o c 设计平台具有以下属性： 1 平台是一个基本系统( s y s t e mc o r e ) 是比嵌入式c p u ( i pc o r e ) 高 一个层次的可重用结构，是系统库的基本元件。 2 可重用性是平台的基本属性，只有可重用，才能有效的将开发平台的 成本平均到多个产品上，降低产品开发的成本；同时，只有可重用，才能有效 的降低衍生产品设计复杂度。 3 可扩展性软件可扩展功能和硬件可扩展功能是系统平台的基本属性， 也是产业界需要平台的根本原因。产业界在系统平台上做简单的软硬件扩充就 可以设计出新产品，既节省了经费，又缩短了产品的面市时间睁埔1 。 1 1 2 片上总线与传统片内总线的比较 传统d s p 处理器本身也具有复杂独特的片内总线结构，但是它缺乏相互直 接集成的能力，更没有集成i p 核的接口标准。以往的片内总线架构仅是为了连 哈尔滨理工大学工学硕士学位论文 接各个寄存器及a l u ，或者是为不同的功能模块提供一条信息通路，而不具备 主动协调各模块之间动作的功能。以往的片内总线架构面对的对象仅是某些确 定的功能模块，设计总线架构时只需按照各功能模块之间确定的信息交互模式 即可，即系统或功能单元决定总线架构，而s o c 的设计技术要求其总线架构应 该可以连接不同的i p 核，而不能根据i p 核确定系统的总线架构，即总线架构 决定i p 核，只要符合总线协议的i p 核都可以集成到系统中，都可以被s o c 设 计者采用，为此，s o c 中的总线架构必须采用标准的总线规范，所有具有符合 总线规范的接口的i p 核都可以直接挂在该总线架构上，i p 核之间的通信都通过 总线架构完成，不存在i p 核与i p 核之间的信号匹配问题，所以设计一个标准 的总线架构是s o c 中的总线设计技术的核心技术。 1 1 3 片上总线与板级总线 在片上总线问世之前，总线主要是指板级的系统总线和处理器的内部总线。 板级总线技术的关键问题是如何在正确协调各功能单元的前提下，更少的占用 p c b 板的面积，同时传统的板级系统总线为了支持插接技术，大都采用三态控 制信号和多路选择地址数据信号。在系统芯片中，信号的走线仅会影响晶圆面 积，而不会影响封装大小及p c b 板上的连接关系。另外，逻辑综合工具的能力 直接影响芯片的设计时间和性能，但是综合工具很难处理三态总线信号，同时 在做静态时序分析时，工具对三态总线的处理也是很糟糕。唯一验证其时序的 方法就是利用电路级的仿真器。并且许多芯片级的设计约束和折中技术都与板 级的约束折中方法不同，p c b 板上的总线设计技术己无法满足片上总线的设计 要求。s o c 的特点要求设计出新的更优化的总线结构，关键的技术要求是，性 能高、设计时间短、便于使用、功耗低。 1 1 4 片上总线的设计要点 虽然每种总线的功能有高有低，所服务的客户群体也不尽相同，每一种片 上总线都是在满足特定应用领域发展起来的，各有特色，但是也具有共同的特 点，设计时尽量达到以下的设计要求： 1 可变宽度的地址和数据线，一般的片上总线都至少支持6 4 位的数据宽 度，并且这些地址和数据线的宽度都是可以改变的。这无疑增加了片上总线的 应用范围。片上总线有其独特的优点即：数据宽度是可改变的： 2 在大量数据传输时一般都采用流水线方式，即当前的地址与上一次的数 哈尔滨理1 = 大学工学硕士学位论文 据重叠在一起，从而实现一个时钟周期传送一次数据。这样就可以实现一个时 钟周期完成一次数据传输； 3 总线尽可能简单，首先总线的时序本身要简单，便于学习和使用，这样 i p 核的设计者就可以把主要精力集中于i p 核本身功能的设计；其次由于片上总 线集成于一块芯片内，因此它不能占用太多系统资源； 4 采用主从式结构，并且都支持多个主设备，由总线仲裁单元根据特殊的 优先原则将总线控制权赋予相应的主设备； 5 为了降低功耗，各种信号般都尽可能保持不变，并且多采用单向信号 线，这样也利于结构的简化以及时钟的同步。基本上，这些总线都把输入数据 线和输出数据线分开，并且都没有信号线复用的现象n 卜2 2 1 。 1 2s o c 片上总线介绍 s o c 设计往往涉及到i p 核可移植性、设计复用。这些i p 可能是自己开发 的，也有可能是来自第三方的。要把不同的i p 核组成一个s o c 系统，就需要 这些i p 核具有标准的接口，使用片上总线( o c b ，o nc h i pb u s ) 就是解决这个 问题的有效途径。片上总线是基于以下原因而出现的：首先是在s o c 设计中， 确实需要一个好的可靠的s o c 集成方法；其次，在大型的系统设计中需要有一 个公用的接口规范来方便结构化设计，最后它还受到传统计算机总线，如p c i 、 v m e 、i s a 等系统集成方法的影响。 在s o c 市场上，已经出现了多种面向片内总线结构，下面对一些典型的片 上总线结构做一个简单的介绍。 1 2 1c o r e co n n e c t 总线 c o r e c o n n e c t 拥有完备的一整套技术文档，在技术上可行性较强。i b m 公 司的c o r e c o n n e c t 连接总线还提供了三种基本类型连接功能块，即处理器内部 总线p l b ( p r o c e s s o rl o c a lb u s ) 、片上外围总线o p b ( o n c h i pp e r i p h e r a lb u s ) 和设备控制总线d c r ( d e v i c ec o n t r o lr e g i s t e r ) 。c o r e c o n n e c t 总线的逻辑结构 如图1 - 1 所示，它清楚地定义了所有的系统构成部件以及它们是如何连接的， 下面对p l b 、d c r 和o p b 分别进行简介。 哈尔滨理t 大学t 学硕士学位论文 图1 1c o r ec o n n e c t 总线逻辑结构 f i g 1 - 1c o r ec o n n e c tb u sl o g i cs n u d c l j r e 1 p l bpl b 标准是为总线传输的主要发出者和接收者之间提供高带宽、 低延迟的连接。 2 o p bo p b 标准为连接具有不同的总线宽度及时序要求的外设和内存提 供了一条途径，并尽量减小对p l b 性能的影响。一些低性能设备都连在o p b 上。在p l b 与o p b 之间有一个o p b 桥，用来完成p l b 主设备与o p b 从设备 之间的数据传输。 3 d c r 设备控制寄存器总线d c r 是用来规范c p u 通用寄存器设备，控 制寄存器之间传输数据，在各种p l b 和o p b 的主、从设备中配置状态寄存器 和控制寄存器，这就使p l b 从低性能状态中减小负荷，更有效地控制读写传输。 d c r 总线在内存地址映射中取消了配置寄存器，减少取操作，增加处理器内部 总线的带宽。 c o r e c o n n e c t 是一套精心设计和构造完整、通用的解决方案，可以应用在类 似于工作站这样的高性能系统的连接，对于简单的嵌入式应用来说可能有点太 复杂，提供的许多特性无法用到，但可以适应于未来更庞大、更复杂的系统连 接乜3 2 钔。 1 2 2a m b a 总线 a m b a ( a d v a n c e dm i c r o c o n t r o l l e rb u sa r c h i t e c t u r e ，先进微控制器总线体系 结构) 总线规范是a r m 公司设计的一种用于高性能嵌入式系统的总线标准。 它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可 重用性，该规范引入的先进高性能总线( 触 b ) 是现阶段a m b a 实现的主要形 式。a m b a 总线也是一个多总线系统。规范定义了三种可以组合使用的不同类 哈尔滨理_ t 大学t 学硕十学位论文 型的总线：a h b ( a d v a n c e dh i g h - p e r f o r m a n c eb u s ，先进高性能总线) 、a s b ( a d v a n c e ds y s t e mb u s ，高级系统总线) 和a p b ( a d v a n c e dp e r i p h e r a lb u s ，高 级外设总线) 。 1 a h b ( a d v a n c e dh i g h p e r f o r m a n c eb u s ，先进高性能总线)连接高性 能系统模块。它支持突发数据传输方式及单个数据传输方式，所有时序参考同 一个时钟沿； 2 a s b ( a d v a n c e ds y s t e mb u s ，高级系统总线)连接高性能系统模块， 它支持突发数据传输模式； 3 a p b ( a d v a n c ep e r i p h e r a lb u s ，高级外设总线)个简单接口支持低性 能的外围接口。 一个典型的基于a m b a 的微控制器同时集成a h b ( 或a s b ) 和a p b 接口， 如图1 - 2 所示。a s b 总线是旧版的系统的总线，而新版的a h b 总线增强了对 性能、综合及时序验证的支持。a p b 总线通常用作的局部的第二总线，作为a h b 或a s b 上的单个从属模块。 图1 - 2a m b a 总线的逻辑结构 f i g 1 - 2a m b a b u sl o g i cs t r u c t u r e 根据a m b a 的规范，连接a h b a s b 和a p b 的a p b 桥的唯一功能是提供 更简单的接口。任何由低性能外围设备产生的延迟会由连接高性能( a h b a s p ) 总线桥反映出来。桥本身仿佛是一个简单a p b 总线的主设备，它访问与之相连 的从设备，并且通过高性能总线上控制信号的子集控制它们。 a m b a 是一种基本的s o c 总线，它分成三种总线。根据需要，系统设计者 必须选择对接三种总线中的哪一种。一个高性能设备可能选择a h b 或a s p 总 哈尔滨理工大学工学硕士学位论文 线，这将i p 核集成者带来困难，因为两种总线都试图访问同一类型的设备。还 没有明确的办法将设备与a h b 和a s b 总线集成。a p b 桥似乎不但不会提供任 何好处，而且会限制连接在上面的高性能总线。所有三种总线都包含一个地址 状态和一个或多个数据状态心朝啪1 。 1 2 3o c p 总线 o c p ( o p e nc o r ep r o t o c o l ，开放核协议) 总线是由o c p i p ( o p e nc o r ep r o t o c o l i n t e r n a t i o n a lp a r t n e r s h i p ) 国际组织提出的片上总线协议，与其他总线不同的是 它不但规定数据和控制信号，还规定了测试信号。 o c p 总线规范中不仅规定了数据总线信号和控制信号，而且规定了测试信 号，并且o c p 的数据总线和地址总线均是可配置的。o c p 总线规范使用同步的 单向信号来简化系统设计和时序分析，同时也采用了主从结构。o c p 总线支持 流水线操作，并且通过线程标识符( t h r e a di d e n t i f i e r s ) 管理方式实现并发传送， 大大增加了数据吞吐率。其数据总线和地址总线的宽度也是可以改变的。 对于大部分片上互联的通信方式都可以使用o c p ： 1 p 2 p 通信，在多数流水线信号的应用上。 2 简单从端口应用，例如低速外设接口。 3 高性能，延迟敏感，多线程应用，例如多存储d r a m 结构。 o c p 在i p 核之间定义了一个高性能独立总线接口，可以减少设计时间，实 际风险和成本消耗。o c p 与v s i a ( v i r t u a ls o c k e ti n t e r f a c ea l l i a n c e ) 公司的v c i ( v i r t u a lc o m p o n e n ti n t e r f a c e ) 非常类似。v c l 只定义了i p 核通信中数据流方 面的内容，而o c p 更像是v c i 的功能扩展集，o c p 把所有的内核通信统一成 一个整体，包括边频控制、检测动力信号等，它的同步单向信号大大简化了i p 核的实现、综合和时序分析。o c p 标准是目前唯一一个无所有权，公开许可， 并给出i p 核系统级综合要求的以核为中心的协议，克服了反复定义、校验、证 明和兼容接口的复杂性。图1 - 3 为一个简单系统。 哈尔滨理工大学工学硕士学位论文 图1 3o c p 总线结构 f i g 1 3o c pb u sl o g i cs t r u c t u r e i p 核的性质决定了它是否需要主从设备，接口包装模块是作为o c p 连接实 体的补充部分。一次系统传输过程如下：一个系统o c p 主设备向它所连接的从 设备( 总线包装接口模块) 发送命令、控制或者数据，接口模块向片上总线系 统提出请求，o c p 并没有实现嵌入式总线的功能，它是将o c p 的请求转换成嵌 入式总线操作来传输，接收总线包装接口模块( 作为o c p 主设备) 再将这个嵌 入式总线操作转换成一个合法的o c p 命令，o c p 从设备接收这个命令并执行。 这就完成了一次传输过程。在此过程中，由于o c p 并没有实现嵌入式总线的功 能，o c p 的请求是通过嵌入式总线操作完成的。 o c p 协议可以提供极高性能的多线程，同步初始和单请求多数据事务。 o c p 数据传输模型范围可以从简单通过通道请求相应的请求握手到复杂的乱序 操作阳拍1 。 1 2 4w i s h b o n e 总线 w i s h b o n e 总线是s i l i c o r e 公司推出的片上总线协议，目前w i s h b o n e 总线已 经被全球最大的开放i p 组织( o p e n c o r e s ) 列为主要支持的s o c 内部互连总线 协议。遵循w i s h b o n e 总线协议的i p 核可以很快有效地集成到s o c 中。目前， o p e n c o r e s 上很多开放的i p 核接口都采用w i s h b o n e 总线设计。而且越来越多 的i p 核商用厂商也宣布支持w i s h b o n e 总线协议。它的结构极其简单、灵活， 哈尔滨理工大学t 学硕士学位论文 又完全公开、完全免费，获得众多支持。图卜4 给出了w i s h b o n e 总线的逻辑结 构。 h i g h p e r f o r m a n c e c p u c o r c j a r b i t e r i 图1 - 4w i s h b o n e 总线的逻辑结构 f i g 1 - 4w i s h b o n eb u sl o g i cs t r c u t u r e w i s h b o n e 总线采用握手协议。当m a s t e r 准备好传输数据时置s t bo 为 高，s t bo 将保持高状态直到s l a v e 将a c ki 、e r ri 或r t yi 之一置为高， 数据传输周期结束。这种机制下，m a s t e r 和s l a v e 均可控制数据传输速率。 其握手时序如图1 - 5 。 a 鬣重 g 瞧 褥鬣t 图1 - 5 握手时序 f i g 1 5l o c a lb u sh a n d s h a k i n gp r o t o c 0 1 w i s h b o n e 总线有四种将m a s t e r 与s l a v e 连接在一起方式，分别为点对 点、数据流、共享总线和十字互连。其中点对点方式可以最简单地将一个 m a s t e r 与一个s l a v e 相连；数据流方式可以实现数据传输的流水；共享总 线方式将多个m a s t e r 和s l a v e 相连，不过任何时刻只能有一个m a s t e r 占 据总线；十字互连则可实现多个m a s t e r 和多个s l a v e 之间同时传输数据。 w i s h b o n e 总线有三种数据传输方式，分别为单读写、块读写和r m w ( r e a d m o d i f y w r i t e ) ，其中单读写为最简单。 由于w i s h b o n e 总线的简单性和可移植性，它的应用领域非常广泛。它可以 应用于简单的嵌入式控制器中和一些高速系统中。但是在高性能的系统中，它 往往不能准确地从多个执行程序中终止相应的单个执行程序睁3 2 1 。 哈尔滨理t 大学工学硕士学位论文 1 2 5a v a l o n 总线 a v a l o n 总线是a l t e r a 公司设计的用于s o p c ( s y s t e mo np r o g r a m m a b l ec h i p ， 可编程片上系统) 中，连接片上处理器和其它i p 模块的一种简单的总线协议， 规定了主部件和从部件之间进行连接的端口和通信的时序。 a v a l o n 总线的主要设计目的是：简单性，提供一种非常易于理解的协议； 优化总线逻辑的资源使用率，将逻辑单元保存在p l d ( p r o g r a m m a b l el o g i c d e v i c e ，可编程逻辑器件) 中；同步操作，将其它的逻辑单元很好地集成到同 一p l d 中，同时避免复杂的时序。 传统的总线结构中，一个中心仲裁器控制多个主设备和从设备之间的通信。 这种结构会产生一个瓶颈，因为任何时候只有一个主设备能访问系统总线。 a v a l o n 总线的开关构造使用一种称之为从设备仲裁( s l a v e s i d ea r b i t r a t i o n ) 的 技术，允许多个主设备控制器真正地同步操作。当有多个主设备访问同一个从 设备时，从设备仲裁器将决定哪个主设备获得访问权。a v a l o n 开关结构优化了 数据流，从而提高了系统的吞吐量。图卜6 给出了a v a l o n 总线的逻辑结构： b u ss i g n a l w r i t ed a t a _ 一 c o n t r o ls i g m a 图1 - 6a v a l o n 总线的逻辑结构 f i g 1 - 6a v a l o nb u sl o g i cs t r u c t u r e a v a l o n 接口规范是为可编程片上系统s o p c 环境下外设的开发而设计的， 为外设的设计者提供描述主外设和从外设中基于地址读写接口的基础。a v a l o n 哈尔滨理- t 大学工学硕士学位论文 采用了开关结构及从部件仲裁方式提供对主部件的同时互连，外部件与a v a l o n 时钟同步操作，使用非三态总线，主、从部件间多种带宽互连，支持数据流传 输。a v a l o n 同时对总线信号的定时、主从部件传输的信号作了定义，以便于不 同i p 核的集成。a l t e r a 大部分结构复杂的i p 都采用该标准曲3 删。 1 2 6 片上总线的特点 通过前文对五种当前应用比较广泛的片上总线介绍，可以看出这五种总线 都采用完全同步的方式，在时钟信号上升沿进行数据驱动或采样，很好地贯彻 了可重用设计思想。而且，它们在总线操作方式上也基本相同。五种总线最明 显的不同之处在于它们具体的自定信号使用、性能参数、提供协议的完整性以 及对协议应用的严格性。 此外，片上总线的使用问题也很重要。虽然这五种总线都声明免费，但是 c o r e c o n n e c t 总线协议和a m b a 总线协议需要用户注册；a v a l o n 总线协议也可 以免费在官方网站上下载，但是配套的综合软件是需要注册或付费的；o c p 的 情况与a v a l o n 总线协议差不多，不同之处是它的配套综合软件和编译软件只对 联盟的会员免费；w i s h b o n e 总线则是完全免费，并且开放知识产权模块组织 ( o p e n c o r e s ) 已将w i s h b o n e 作为自己开发s o c 系统采用的总线结构，这就意 味着对于w i s h b o n e 总线连接的i p 核也将是免费的，对于其它四种总线来说则 没有这样的免费资源了。 通过前文的介绍，本文将选择a v a l o n 总线和w i s h b o n e 总线作为总线转换 桥的基本设计，其原因不在赘述。在后续的工作中会逐步将其他使用较广泛并 且资源丰富的总线协议的转换功能增加到这个总线转换桥中，最后实现多总线 协议间的转换。 1 3 总线桥的引入 系统总线是构成许多计算机系统的基础，它是计算机各部件间的通信通道。 总线的概念和总线结构在计算机系统的各个层次发挥着重大的作用。随着技术 的发展，日益增长的需求，在一些应用和研究项目中，需要给予不同总线标准 的计算机以同时满足与它们有关的性能要求。 与此同时，在新的总线标准推出以后，希望能够继承在以往总线标准上积 累的软硬件技术和资源，也要求在不同总线标准间进行协议转换提供高速的数 据通信能力。为此，要达到上述的目的就需要一种双向、快速的并行通信机制， 哈尔滨理_ t 大学工学硕士学位论文 因而出现了总线桥的概念：总线桥是一种总线互联方法，它通过一个自行定义 的双向通信协议( b b p - b u sb r i d g ep r o t o c 0 1 ) ，获得总线间的高速数据通信能力， 同时，间接实现多总线标准的协议转换。 1 , 3 1 总线桥的结构与性能 从多机系统的角度看，总线桥应使得桥一侧总线上的主设备能够与另一侧 的主设备共享彼此拥有的资源。从总线的角度理解，总线桥应处理两侧总线地 址空间的分配，中断与总线申请的响应，在总线标准不同的情况下，还需要进 行数据格式的转换，异步时序与同步时序的协议。在理想的情况下，总线桥的 连接系统在彼此间有效通信的同时，都能以各自的最佳性能工作。 总线桥对地址的处理方法有两种，一为全局编址方法，桥连接的所有资源 的地址由其在系统内的地址与设备前缀组成，另一种方法为在每台机器的地址 空间中为当前对接的其他设备开辟一个存储窗口，通过彼此的窗口实现地址空 间的映像。 总线桥对于软件的透明度与传输率和互连灵活性有着相互制约的关系。当 总线桥实现了两侧总线完全同步的转接时，对于系统软件的透明度最大，但硬 件实现最复杂，同时为同步而互相等待导致整个系统的传输率下降到最慢一侧 的水平。 1 3 2 片上总线转换桥与传统总线桥的区别 片上总线转换桥与传统总线桥不同之处在于从嵌入式系统的角度来看，片 上总线转换桥应做到基于其他总线协议设计的i p 模块在其应用的总线系统下能 正常的使用，并且总线转换桥在处理地址、中断以及总线申请的响应同时做到 最低限度的占用系统资源，但要做到最大化的对i p 模块的利用；对于多系统间 的转换同样要做到传统总线桥的功能。在响应速度问题上，应尽量做到外设与 系统同步，控制器与总线同步，实现最大程度上的实时操作。从根本上是做到 了协议的转换。 从功能的角度来看，片上总线转换桥与传统总线桥也有很大的区别。传统 总线桥在桥的两侧可以是外设之间的连接：可以是系统与外设间的连接：还可 以是处理器与系统之间的连接。但总的来说传统总线桥的连接是一种“硬”连 接，对于其所提供的接1 ：3 来说是不可改变或很难改变的。片上总线转换桥在基 本功能上与传统总线桥式一样的，但它所提供的是一种“软 连接，是一种可 哈尔滨理丁大学工学硕士学位论文 以灵活调整或改变的接口模块。并且片上总线转换桥全部是由v e r i l o g 硬件描述 语言所描述，用编译软件和综合软件进行编译下载到芯片当中，可以做到实时 的调试和修改，从而降低了开发的风险，提高了产品的成型率碡叫引。 1 4 本课题研究现状和意义 随着半导体工艺技术的不断发展，芯片的集成度已达到数千万个晶体管， 这就使得在单芯片上实现完整的系统一系统芯片成为必然的趋势。然而集成电 路设计能力的发展速度远远落后于半导体工艺的发展。因此，设计重用( 即i p 复用问题) 成为解决工艺水平和集成电路设计效率之间最有效的途径。i p 是集 成电路知识产权模块的简称，集成电路产业中的i p 定义为重用于系统芯片设计 中，预先设计，预先验证过，符合工业界普遍认同的设计规范，设计标准的电 路模块。 为了能将不同的i p 集成到s o c 中去，不同的i p 供应商设计i p 时应尽可能 遵循标准的总线协议以保证i p 集成商能够将来自不同供应商开发的i p 快速、 可靠地集成到s o c 中去。通过前文的介绍可以看出，o c p 以及v s i a 在做通 用接口，但是在系统集成过程中还是需要它们各自协议的支持，同样不能做到 不同总线体系之间i p 的复用。在现有的技术中，只有在同一总线体系下的系统 总线与外设总线之间的总线桥，而对于不同总线体系之间的转换的研究几乎没 有，在这一领域还存在很多的空白。 本课题主要研究的是基于i p 复用的总线转换桥。本文针对s o c 设计中不 同协议的总线的不同层次之间的连接问题进行分析与研究，并在此基础上设计 出满足两种系统总线协议( a v a l o n 总线和w i s h b o n e 总线) 的总线桥模块。完成 这一模块的设计和验证一方面是对片上总线之间的连接做了实践与尝试，另一 方面也为系统总线之间的总线桥设计的一般方法研究积累了经验。 1 5 本课题主要研究内容 本文主要研究的是不同s o c 体系结构( a v a l o n 总线和w i s h b o n e 总线) 中 具有不同协议的系统总线间的总线转换桥的设计和验证方法。该总线桥的设计 能扩展i p 核的适用范围，提高i p 核的复用率。研究内容包括以下几个部分： 1 在研究分析a v a l o n 总线和w i s h b o n e 总线协议的基础上，设计一个总线 转换桥的体系结构，确定其读、写操作时序，完善其功能。 哈尔滨理工大学工学硕士学位论文 2 根据第一部分分析得出的结构进行总线转换桥模块划分，并对其进行 r t l 级建模。本论文采用的r t l 描述语言是v e r i l o gh d l 。 3 最后对设计好的总线转换桥进行仿真验证，并研究相关的验证技术。 哈尔滨理t 大学工学硕士学位论文 第2 章a v a l o n 总线及w i s h b o n e 总线协议分析 在市场现有的众多片内总线中，由a l t e r a 公司开发的a v a l o n 片上总线结构 具有性能好、应用范围广和协议规范公开化等优点，使它成为众多i p 开发商和 s o c 系统集成者广为采用的一种流行工业标准片上总线结构。 w i s h b o n e 最先是由s i l i c o r e 公司提出的，现在已被移交给o p e n c o r e s 组织 维护。由于其开放性，现在已有很大一批的用户群体，特别是一些免费的i p 核， 基本上都采用w i s h b o n e 标准。 由于前文已对a v a l o n 总线协