（电子科学与技术专业论文）dvbs调谐芯片中的高性能分频器研究与设计.pdf

a b s t r a c t a b s t r a c t d v b st u n e rc h i pi sap r e s e tc o m p o n e n ti nd i g i t a lv i d e ob r o a d c a s t i n g - s a t e l l i t e sr e c e i v e r , a n da l s o o c c u p y i n ga l li m p o r t a n tr o l ei nd i g i t a lt vt e c h n o l o g y a sa l li m p o r t a n tb l o c ki nt u n e rc h i p ，f r e q u e n c y s y n t h e s i z e r sn e e dt op r o v i d ec l e a n ，s t a b l ea n dp r o g r a m m a b l el o c a lo s c i l l a t o r ( l o ) s i g n a l s i na n o t h e rc a s e ， f r e q u e n c yd i v i d e rw h i c hi sak e ym o d u l ei nf r e q u e n c ys y n t h e s i z e r s l o o ps h o u l db ea l w a y sn o r m a l l ys e ti n f e e d b a c kl o o pt op r o v i d em u l t i m o d u l u sp r o g r a m m a b l eo u t p u tf r o mv o l t a g ec o n t r o l l e do s c i l l a t o r , o re l s ei t c o u l db ep u ti n2 xf r e q u e n c ys y n t h e s i z e r st ob ead i v i d e - b y - 2c e l lt og e n e r a t eq u a d r a t u r e ( i q ) s i g n a l t h ep r i m a r yg o a lo ft h i st h e s i si st od e s i g nd i v i d e r sa p p l i c a t e di nd v b - st u n e rc h i p ，m a i n l yi n c l u d ea m u l t i - m o d u l u sp r o g r a m m a b l ed i v i d e ri nf e e d b a c kl o o po ff r e q u e n c ys y n t h e s i z e r sa n dad i v i d e b y - 2c e l l b e h i n dv o l t a g ec o n t r o l l e do s c i l l a t o rt og e n e r a t eq u a d r a t u r e ( i q ) s i g n a l t h i st h e s i sa l s oh a ss u m m a r i z e da b a s i ck n o w l e d g ea b o u tf r e q u e n c ys y n t h e s i z e r sa n df r e q u e n c yd i v i d e ri nd v b st u n e rc h i p ，t h e nd e f i n e sa d e s i g ns p e c i f i c a t i o na c c o r d i n gt ot h ea p p l i c a t i o nb a c k g r o u n d i ti si nt e r m so ft h ef l o wa u s “f r o mt o pt o d o w n ”t oi n t r o d u c et h ec a t e g o r y , s t r u c t u r e ，a n db o t t o mc e l lo ff r e q u e n c yd i v i d e ro n eb yo n e s p e c i a l l y , i t d e s i g n sd i v i d e rb l o c k sm a i n l ya b o u tam u l t i - - m o d u l u sp r o g r a m m a b l ef r e q u e n c yd i v i d e ra n dad i v i d e b y - 2 f r e q u e n c yd i v i d e rt og e n e r a t ev qs i g n a l t h ef i r s tf r e q u e n c yd i v i d e ri sb a s e do n “z i p p e rd i v i d e r ，a n di t a l s ou s e ss o m ed i g i t a lc o u n t e r st oe x t e n di t sd i v i d er a t i o ；t h es e c o n do n ei sb a s e do ne m i t t e r - c o u p l e dl o g i c c e l lw h i c hi sb yb i p o l a rp r o c e s s ，t om a k eh i g hs p e e dr fs i g n a lt om a k ed v i d e - b y 一2 ，a n dg e n e r a t et w o d i f f e r e n t i a li qs i g n a l t h ec i r c u i tp a r a m e t e r sa r ee l a b o r a t e l ys e l e c t e dt oa c h i e v el o w e rp o w e r , h i 曲i n p u t s e n s i t i v i t y t h es c h e m a t i ca n dl a y o u td e s i g na r ei m p l e m e n t e du n d e rj a z zs e m i c o n d u c t o r0 3 5 1 x ms i g eb i c m o s 5 vt e c h n o l o g yp r o c e s s a n ds i m u l a t i o nr e s u l t ss h o wt h a tp e r f o r m a n c eo ft h em u l t i m o d u l u sp r o g r a m m a b l e f r e q u e n c yd i v i d e rm e e t sr e q u i r e m e n t sw e l lo nr e c e i v i n g9 7 5 m h zt o217 5 m h zr fs i g n a l ，a n dc a na c h i e v e d i v i d er a t i or e q u i r e m e n t sw h i c hi sb e t w e e n2 5 6a n d3 2 7 6 7 t h ed i v i d e b y - 2f r e q u e n c yd i v i d e rc a nn o to n l y r e c e i v e2 2 5 0 m h zt o4 5 0 0 m h zr fs i g n a l ，b u ta l s og e n e r a t ei qs i g n a lw h i c hp h a s em i s m a t c hi sl e s st h a n4 d e g r e e k e yw o r d s ：f r e q u e n c yd i v i d e r , p r e s c a l e r ，f r e q u e n c ys y n t h e s i z e r , i qg e n e r a t o r , e m i t t e r - c o u p l e dl o g i c ， b i c m o s i i 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发 表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用 过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明 并表示了谢意。 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研 究生院办理。 研究生签名：棼雩垫导师签名： 日期：型：兰：z 第一章绪论 第一章绪论 本章主要介绍了频率合成器中分频器国内外的发展状况和论题的提出，阐述了本论题的研究工 作，最后介绍了论文的结构框架。 1 1 课题的研究背景 随着数字通信技术的发展，人们对影像内容及其传输的需求进入了空前高涨的阶段。数字电视 ( d t v ，d i g i t a lt v ) 技术冈其高清晰，高保真，高传输效率等性能上的优势，成为数字信息时代 的主要发展技术i l j 。从上世纪九十年代开始，欧洲电信标准研究院( e t s i ，e u r o p et e l e c o m m u n i c a t i o n s t a n d a r di n s t i t u t e ) 在最先提出数字电视标准( d v b ，d i g i t a lv i d e ob r o a d c a s t i n g ) 系列之后，世界各 国都提出相关的标准，我国也于2 0 0 0 年成立了数字电视标准化工作组，展开未来数字电视标准的制 定工作，并于2 0 0 6 年初完成自主知识产权的数字电视标准的制定。其中欧洲标准中的卫星数字电视 ( d v b - s ，d i g i t a lv i d e ob r o a d c a s t i n g s a t e l l i t e s ) 和有线数字电视( d v b - c ，d i g i t a lv i d e ob r o a d c a s t i n g c a b l e ) 两个标准也成为了我国，“播电视业事实上的数字电视传输标准。要实质上迈入信息化时代， 除了制定相关标准之外，对于一些关键技术的研发也具有相当重要的意义。 数字电视调谐芯片是数字电视接收机的前置级部件，在数字电视技术中占有十分重要的地位。 其主要的作用在于将调制好的电视信号从射频段向中频、低中频或零中频转换，转换的方式主要取 决于调谐芯片构架和系统性能的要求【2 】。为了避免巨大的数字电视市场被国外产品垄断，国家计委、 国家经贸委、科技部、信息产业部、国家广电总局、国家技术监督局六部委为此专门组成了高清数 字电视研究开发及产业化专项领导小组，负责统一协调我国数字电视的发展。在这样的背景下，东 南大学国家a s i c 工程中心从2 0 0 3 年开始承担了射频前端调谐专用芯片的开发和产品产业化的项 目。 论文设计的接收机调谐专用芯片基于卫星数字电视( d v b s ) 标准，采用零中频架构，其工作 原理是将射频频段的卫星数字电视信号经过直接下变频降为o h z 附近的基带信号，然后进行模数转 换，解调、解码等。而频率合成器为直接下变频的卫星数字电视调谐芯片提供高频谱纯度的正交本 振信号，其频率覆盖范围9 7 5 m h z - - - 2 1 7 5 m h z ，并要求本振信号频率步长为1 m h z 。分频器作为频率 合成器的一个关键部件，不仅决定着其最高工作频率、频率覆盖范围，而且还可以作为零中频结构 中所需正交本振信号的一种产生方法。所以，在不同的应用背景下，对于分频器的设计有着不同的 性能和指标要求。 由于目前的s i g eb i c m o s i 艺可以完美地将其出色的射频前端优势和基带系统集成在一起，所 以在下一代射频通信集成电路的研发方案中，将成为很有竞争力的工艺【3 1 。本项目承担的调谐专用 芯片选择较适合射频与混合信号集成电路设计的捷智半导体( j a z zs e m i c o n d u c t o r ) 的0 3 5 “ms i g e b i c m o s5 v 工艺。本文的论题则在上述背景下提出能满足d v b s 调谐芯片的高性能分频器设计。 1 2 分频器的研究现状 分频器作为锁相环型频率合成器环路中的关键部件，对其进行地研究几乎可以涉及射频集成电 路、数字集成电路以及模拟集成电路三大领域。分频器一般都接收压控振荡器输出的射频信号，处 在最高的工作频率下，这是锁相环型频率合成器设计的瓶颈，同时要求通过它可以实现频率合成器 的可编程输出，且需要考虑其在时序链路上是否可以呈现较小的时钟延迟；除此之外，还需要考虑 分频器工作时的功耗及相位噪声特性。另外，分频器在零中频接收机架构的调谐芯片中，还常常被 用作产生具有正交相位的本振信号【4 j 。 东南大学硕十学位论文 综上所述，射频调谐芯片中的分频器研究工作主要包括以下几个方面： 1 ) 可编程分频器的高速逻辑结构设计：目前往往根据系统性能要求选取相应结构，而就系统 性能要求一般将可编程分频器分为整数( i n t e g e r - n ) 分频器和小数( f r a c t i o n a l - n ) 分频器两大类。 两种分频器互有优缺点，根据不同的应用场合，选取不同的结构。考虑到低功耗和可控频率杂散 ( r e f e r e n c es p u r s ) 等设计目标，整数分频器在数字电视调谐芯片中是目前的研究热点。 2 ) 高速低功耗逻辑单元的设计：构成分频器逻辑电路的单元电路仍为触发器和逻辑门等一系 列数字单元。但针对d v b s 调谐芯片的工作频段为射频段，则分频器前端单元电路的设计和分析时， 要考虑到单元在速度( 延迟) 功耗平衡以及输入敏感性等方面的问题；同时由于信号链路中的频率 递减，各模块的单元可以通过不同方式实现。本文针对课题背景要求，选择电流模式型逻辑( c m l ， c u l l r e mm o d el o g i c ) 单元电路与标准c m o s 逻辑电路作为重点研究对象进行分析，并展开相关电路 的设计。 3 ) 分频器噪声的理论和建模：随着高性能射频通信系统对相位噪声的要求越来越高，分频器 的相位噪声也越来越受到重视，它可能影响频率合成器的带内相位噪声，进而影响整个频率合成器 的积分相位抖动和环路带宽的设置，影响数字接收系统的误码率与环路的锁定时间。 4 ) 不同应用要求下分频器的应用( 高频正交信号产生等) ：分频器同样被用在现代正交调制与 解调器中，产生精确正交信号。其主要优点在于，输入信号占空比即便不为5 0 的情况下，经过2 分频单元的应用，也可以获得输出为5 0 占空比的正交信号。相比较与传统的电阻电容( r c ) 型 的正交产生单元，分频器的方法更容易实现，且可获得较低的功耗和较小的相位失配。由于本课题 基于零中频构架，需要频率合成器输出正交信号，则本文将对相关模块进行相关研究和设计。 论文的研究、设计工作就是以上述研究成果作为理论依据而展开的。综合所能获得的文献，有 关高速逻辑结构设计的文章主要有卜17 1 ，有关高速低功耗逻辑单元设计的文章主要有2 卜3 0 1 ，有关分 频器相位噪声理论和建模的文章主要有【3 卜4 0 1 ，有关分频器产生正交信号应用的文章主要有1 8 2 0 1 。 1 3 论文主要工作 论文的主要工作以适用于d v b s 调谐芯片中相关分频器的设计和实现为目标，按照“自顶向下” ( t o p - d o w n ) 的设计流程，系统地研究了分频器的指标与架构的选取、参数的设计与优化、电路的 仿真与实现等设计流程中的各个部分，最终完成芯片中相关分频器的设计。论文的主要研究内容和 工作包括以下几个方面： 1 ) 以频率合成器的理论背景为基础，介绍了锁相环型频率合成的基本原理及分频器在频率合成 中的作用； 2 ) 在对几种不同类型频率合成器中整数分频器结构进行研究的基础上，系统地分析了不同架构 的分频器在性能和功能上的优劣，重点根据d v b s 标准确定本文设计相关分频器的系统设计相关指 标； 3 ) 通过具体模块结构的设计以及电路参数的选取，设计实现具有大分频比、良好输入敏感性的 多模可编程分频器与具有低相位失配度、良好输入敏感性的正交2 分频器； 4 ) 全面阐述了构成分频器中底层逻辑单元( 电流模式逻辑和标准c m o s 逻辑) 的工作特点和 相关延迟与噪声模型，并给出相关单元电路的设计要点与设计参数： 5 ) 系统分析了分频器噪声模型，包括同步结构分频器相位噪声模型与异步结构分频器相位噪声 累积模型，并基于此对大规模多模可编程分频器相位噪声进行评估； 6 ) 对所设计的分频器单元，进行版图设计及仿真验证工作，并对今后可能的研究方向进行展望 和说明。 2 第一章绪论 1 4 论文的组织结构 论文对涉及射频调谐芯片中的分频器进行了系统分析与讨论，并从对涉及到的频率合成器系统 的基本背景和基础理论模型进行了阐述和分析，并依次对分频器的逻辑结构的选取、单元结构的设 计与优化、噪声模型的理论分析进行论述。根据一整套“自顶向下”的设计流程，完成了相关分频 器的结构和单元电路设计。论文的组织结构如下： 本章为绪论，主要介绍课题背景与分频器的研究现状。 第二章主要介绍射频频率合成器的分类、基本原理及锁相环型频率合成器的理论基础，并对分 频器在频率合成器的地位和作用以及结构进行研究和介绍，为分频器的结构选型做铺垫。 第三章基于零中频架构的d v b s 调谐芯片的设计背景及系统要求，确定多模可编程分频器及正 交2 分频器的设计参数，并进行电路结构设计。 第四章对分频器的相关逻辑单元进行了理论和模型的分析。首先对相关逻辑单元的分类进行介 绍，然后根据延迟、功耗和噪声等设计参数，对相关逻辑单元进行模型分析，根据单元设计要点、 流程进行单元电路以及系统中的关键单元电路设计。 第五章主要是对多模可编程分频器噪声进行建模与评估，通过分析同步结构和异步结构的分频 器设计，对所设计的多模可编程分频器噪声模型进行分析，并给出相关优化噪声的方法。 第六章完成分频器的版图设计与仿真结果分析，给出相关分频器仿真与噪声评估结果，并对仿 真结果进行讨论与分析。 最后是对论文所做工作的总结和展望。 3 东南大学硕士学位论文 第二章分频器理论基础 本章首先介绍了频率合成器的基础理论，包括频率合成器的分类概述，锁相环型频率合成器的 线性化模型，而后重点介绍了分频器在锁相环型频率合成器中的地位、作用以及与整数分频器相关 的电路结构。 2 1 频率合成的分类及基本原理 一般来说，频率合成器是指可以对频率进行加、减、乘、除运算，并将一个或几个标准变成多 个所需频率的电子装置1 2 j 。作为射频收发机信号链路中一个必备的模块，频率合成器提供本地振荡 信号。并且在进行信号频谱搬移的过程中，频率合成器需要提供稳定、可编程、高频谱纯度的周期 性信号。也就是说，要求其达到在短时间内完成对所需信道之间进行可编程切换，并且提供低噪声 的本地振荡信号，从而保证对于数据进行高质量的处理。 实现频率合成的典型方式，包括查找表型频率合成( t a b l e 1 0 0 k u ps y n t h e s i s ) 、直接式频率合成 ( d i r e c ts y n t h e s i s ) 以及间接频率合成( i n d i r e c ts y n t h e s i s ) ( 或称锁相环型频率合成) 三种方式1 5 】。 查找表频率合成器( 或称数字合成器) 主要通过计算机查找存储单元表格中所记录的正弦波采 样值，再通过数模转换产生模拟正弦信号，改变查找速度就可以在信道之间完成切换。但由于受到 存储单元和高精度数模转换单元的速度限制，查找表型频率合成很难完成高速的频率综合。 直接式频率合成器主要通过采用倍频、混频、分频等方式对单一参考频率完成加、减、乘、除 运算，得到理想频率。通过这种方式得到的频率转换，速度快，频谱纯度高，但级间的交叉耦合的 劣势，带来杂波大，硬件体积大，且高功耗的缺点，使得这种频率合成方式已经很少被使用。 间接频率合成器( 或称锁相环型频率合成器) ，通过将输出信号分频之后与参考信号比较后锁定， 从而产生稳定的输出信号。这种频率合成器体积小、性能好、价格便宜，且同时具有高速，低功耗 的优点。因此，在目前所有的无线通讯系统芯片中，锁相环型频率合成器几乎成为频率合成器模块 的唯一实现方式。 2 2 锁相环型频率合成器的理论基础 2 2 1 锁相环型频率合成器的基本原理 现代通信系统中“数字调谐( d i g i t a lt u n i n g ) ”的概念【6 1 ，几乎是伴随着锁相环型频率合成器的 使用发展起来的。从超外差结构的接收机开始，基本都可以利用锁相环型频率合成器来配合实现接 收机的功能，而并不需要附加其他信号处理的模块。 现代通信系统一般工作在射频段，而锁相环结构使得频率合成器可以在这个频段范围内产生精 确的信号频率。为了使得较高的射频频率可以与较低的晶振频率相比较，通信系统中的锁相环型频 率合成器的结构，都是在如图2 1 所示的基本锁相环结构中附加一个分频器组成。顾名思义，锁相 环是一种用米锁定相位的环路。具体一点说，它是一种通过对内部的压控振荡器进行控制，使输出 信号的相位和参考信号的相位误差减少到最小( 恒定相位差) ，而两者的频率达到一致的电子伺服系 统【7 】o 4 第二章分频器理论基础 v o u t p o u t 图2 1 基本锁相环的系统框图 单环锁相环型频率合成器最常用的是电荷泵锁相环【6 1 ，如图2 2 所示，其中包括压控振荡器 ( v c o ，v o l t a g e - c o n t r o l l e do s c i l l a t o r ) ，分频比为n 的可编程分频器( p r o g r a m m a b l ef r e q u e n c yd i v i d e r w i t had i v i d e rr a t i on ) ，包含电荷泵的鉴频鉴相器( p f d c p ，p h a s e f r e q u e n c yd e t e c t o r c h a r g e p u m p c o m b i n a t i o n ) ，环路滤波器( l p f ，l o o pf i l t e r ) ，参考品振( r e f e r e n c ec r y s t a lo s c i l l a t o r ) ，以及分频 比为r 的参考分频器( r e f e r e n c ef r e q u e n c yd i v i d e ro fr a t i o nr ) 。 图2 - 2 单环锁相环频率合成器系统框图 当环路锁定时，鉴频鉴相器的输入舸与细的相位差不随时间变化，则包含电荷泵的鉴频鉴相 器产生一个正比于相位差的直流输出信号。环路滤波器抑制了输出信号中的高频部分，只通过直流 分量米控制压控振荡器的频掣2 1 。也就是说，这时弦和如的频率在此时保持相等，而环路的输出 频率乒埘 瓶= n 蠢 = n ( 2 1 ) 改变分频比n 的值就可以改变输出的频率，而如果n 的值是一个连续的变化，则信道间隔为f r e f 的大小。 2 2 2 锁相环型频率合成器的线性化模型 尽管因为包含非线性部件电荷泵，而可以将在瞬态响应条件下的锁相环归类为非线性系统。因 为在环路锁定条件下，可以假设电荷泵的传输特性显示出线性特性，从而准确定义此状态下的锁相 环系统作为一个线性非时变系统【6 】o 0 开环 l i 一一、l 爿器卜 l p f 一m 嬲一 z s ) 图2 3 典型锁相环型频率合成器相位域线性模型 5 东南人学坝士学位论文 图2 - 3 所示为典型锁相环型频率合成器相位域的线性模型。在这里，环路可以看作是由增益为 k v c o 的v c o ，分频比为n 的可编程分频器，增益为k 州( 2 n ，为电荷泵电流幅值) 的包括 电荷泵的鉴频鉴相器( p f d c p ) 和一个传输阻抗为z i ( ，) 的环路滤波器组成。当环路锁定时，分频 器输出信号的相位气，精确跟随参考信号相位。 开环传输函数可表示为： g ( j ) = k p a z f ( s ) 垒竽专= 嘉乙塑专 c 2 闭环传输函数为： h ( s ) ：盟：三竺型墨! ! ! 竺竺! 竺 ( 2 3 ) 一 1 + g ( s ) j + 2 7 r k p a z i ( s ) k 删n 而通过以上两个传输函数，可以充分看出锁相环设计的关键点在于对环路带宽的选择上。为了 抑制交流分量，需要尽可能地缩小环路带宽。且由式( 2 3 ) ，可以看出锁相环的闭环传输函数 日( 2 万二) 具有低通滤波传输特性。 2 3 分频器在锁相环中的作用及分类 压控振荡器输出信号的频率很高，很难与参考频率进行鉴频鉴相。因此，需要将处于射频段的 本振信号进行“降频”处理，而普通的数字电路很难在这么高的频率下进行正常工作。则需要将压 控振荡器输出的信号进行“预处理”，则我们利用模拟电路的方法设计预分频器( p r e s c a l e r ) ，经过预 处理之后的信号，就可以再利用数字分频器来使频率降为与参考频率相当的水平。 分频器是锁相环反馈回路唯一的模块。根据输出频率f o m = n * f r e f , 可以看出分频比和参考频率决 定着压控振荡器输出频率。因此，为了使得输出频率可以调谐到不同信道，则分频器的分频比必须 可编程。同时，当假设参考频率为固定值时，则分频比最小的改变值m 。i n ，决定着信道间隔( c h a n n e l s p a c i n g ) 的大小为蚰l = 厶= 晌厶。 目前根据分频实现方式不同，分频器电路主要有整数分频器和小数分频器两种。如图2 4 所示， 整数分频器1 8 9 】由预分频器( p r e s c a l e r ) 和可编程计数器组成，结构较简单，输出频率厶= n 厶， 最小频率步长为参考频率磊r 的整数倍；而小数分频器除了必须的预分频器外，实现小数分频的方法 多种多样，目前的主流是使用z a 调制器1 0 1 1 1 ，如图2 - 5 所示，其输出频率为厶= ( + ( f ) ) 厶 ( 其中n b 为整数分频部分，而n o ( t ) 为小数分频部分) ，最小输出频率步长可为参考频率向的小数倍。 采用小数分频的优点是可以获得更高的输出频率解析度；可以采用更高的参考频率及由此带来的宽 环路带宽以加速锁定；更小的反馈分频比，以优化带内相位噪声。但小数分频容易引入额外的小数 分频杂散，设计难度大【9 , 1 2 】。 6 第二章分频器理论基础 图2 - 4 整数分频p l l 型频率合成器框图 图2 5小数分频p l l 型频率合成器框图 由于课题主要围绕满足数字电视广播要求的调谐芯片开展，相比小数分频的频率合成器一些缺 点，d v b s 的调谐芯片一般集中在整数分频的频率合成器方向进行研究9 1 ，所以，以下多模可编程 分频器的研究重点集中在整数分频器。 2 4 可编程分频器的基本结构 在分析设计高性能分频器之前，有必要先总结一下整数分频器的基本结构。 2 4 1 基于双模前置分频器的可编程分频器 比较常用的可编程分频器由n n + l 双模预分频器配合一个可编程计数器p 和一个吞咽计数器s 组成的“三模块”结构1 3 l 来实现可编程分频，如图2 - 6 所示，其简单工作原理如下： 分 图2 - 6 基于双模预分频器的可编程分频器框图 7 出 东南大学硕士学位论文 当分频器工作开始时，预分频器进行n + 1 分频。可编程计数器和吞咽计数器随着预分频器的输 出一起工作。可编程计数器与吞咽计数器分别以初始状态m 和s 进行递减计数。当吞咽计数器计数 至s 个脉冲后，即经过了预分频器输入信号的( n + 1 ) s 个周期之后，停止计数。且同时改变模式控 制电平m o u t ，使预分频器的分频模数转变为n 。由于可编程计数器已计数了s 个时钟脉冲信号， 则它会继续对剩下p s 个脉冲进行计数，即等效为将预分频器的输入信号进行( p s ) n 个脉冲计数， 并在计数结束时通过组合逻辑输出一个高电平脉冲作为整个可编程分频器的输出，同时产生一个置 数脉冲l d 给其自身和吞咽计数器重新置数，开始重复前面的分频过程。至此，可编程分频器完成一 个完整的分频周期，它包含( n + 1 ) s + ( p s ) n = n p + s 个预分频器输入信号周期。 2 4 2 预设值的可编程分频器 这种可编程分频器主要由一个可以预置数的异步计数器组成，当递减计数至0 状态时，触发输 出再次预置数信号。在文献【1 4 】中，介绍了如图2 7 的预设值的可编程分频器电路。信号频率在经过 每一位计数单元之后，都被进行2 分频降频操作，所以，期望根据每一位计数单元的工作频率，对 单元的功耗进行优化。但由于预置数本身就要求置数单元工作在较高的电流水平，这就使得在此结 构中，频率和功耗的优化成为一项很难调和的工作。 p li klp 2p 2 np j i 咯 l g0i习00o 王 i lil flt￥。lii f l k 一，触 拜b 、n 。hlp 船舡n j x tm 帅f l 棚t ，t e t 甚 k l j 一 l l ， o r “ l l 氛 i l l i - i i k( l 簟i 狰l x c i 蔗0 3 p f i 珏w 啦 f l 吖 匕= 一 c bl l 1 ) 2 ) l 醇 i a l ? h k 、 tj 鼻耘l ，l | 一 1 ，# l 气i ，nl # x 辨i k t ”u 九姓 c d n v f 4 i 。k n m 。辅*- t qm l 盹睢 一 l i i o u l llf 搿- s ii 卜一附i | r 衰| i 。一 n ，m 0f i t + 卧廿i t ，f 埔缸 卅n m n t f i 葺t ho t f i kl l 叁n 气c ：i x e l 簟 i ，i s d 1 4 i ) i , t 一i ) 6 i ) 5 i ，4 1 w 1 k 、脯、 n p “i 科l k 耐 棚- i f l ，k 、 f i t f 誓k 川 d e ( x 0 e 0 1 1 ii 图2 7 可预设值的可编程分频器电路框图 2 4 3 基于基本分频单元的多模可编程分频器 文献 1 5 】介绍了一种基于基本分频单元的多模可编程分频器，如图2 8 所示。该分频器电路2 3 分频单元组成，每一级单元的逻辑结构相同，并且通过一个选通时钟( s 仃o b ec l o c k ) 对所有的分频 单元进行控制。此选通时钟通过一个缓冲( b u f f e r ) 单元产生，由于选通时钟摆率的要求，且各分频 单元工作在同一电流水平上，因此会对整个系统产生更大的功耗需求。在此基础上，c i c e r ov a u c h e r a n dd i e t e rk a s p e r k o v i t z l l 6 1 提出如图2 9 所示的多模分频器结构。 8 第_ 二章分频器理论基础 图2 8 包含选通时钟信号的多模分频器结构框图 此种分频器同样利用2 3 分频单元级联的形式，与图2 8 所示分频器的结构最大的不同点在于，所 有单元都被一个选通信号控制的情况，被设计成由每一级的输出一个模式控制信号( m o d i ) 反馈到 前一级，也就是此m o d i 信号作为每一级的选通信号，该信号本身就是上级单元的输出，并不是外部 产生。则可以适应优化功耗的工作情况。并且，由于分频信号不断的被前一级的高频时钟同步，所 以输出噪声低。更加值得说明的是，该结构仍然保留了模块性强，利于版图设计的优势。在文献 1 7 】 中，对该结构有详细的叙述，并对结构进行了相关的改进。本文的多模可编程分频器设计基于此种 结构，并且结合b i c m o s 的设计特点，对其大分频比的实现方式做出设计。具体内容可参看第三章 的详细介绍。 图2 - 9 全多模可编程分频器 2 5 产生高匹配正交输出的分频器 2 5 1 正交信号的产生 镜像抑制结构的射频收发机中，为了克服镜像信号的问题，无论在接收路径还是发射路径，都 需要正交的本振信号。而本课题的接收机架构基于如图2 一1 0 所示的零中频架构1 2 j ，也就需要使的图 中所示的本振输出i 路和q 路信号达成9 0 。的相位差。 实现正交信号目前常用三种方式：第一种是半频式，压控振荡器产生振荡频率为本振频率的一 半，再加倍频器通过一个延迟锁相环输出四路正交信号；第二种是等频式，压控振荡器产生与本振 频率相同频率的振荡信号然后接c r 移相网络，或者直接使用正交耦合的压控振荡器，使压控振荡 器的输出变成四路正交信号；第三种是倍频式，产生两倍于主频的振荡信号，再加二分频器生成四 路正交信号输出l l s l 9 东南大学硕士学位论文 2 5 2 分频器生成正交信号 图2 1 0 零中频构架接收机框图 q 包含电容和电阻等无源器件的正交信号产生单元，存在幅度匹配的问题，即在不同频率下由于 电路网络的增益不尽相刚1 9 2 0 】。冈此，会带来正交信号的相位响应和幅度响应并不同时得到满足。 则在文献【1 8 】中提出使用数字模块实现正交信号的输出。图2 1 1 为两种分频电路实现正交信号的方 法。 第一种分频电路实现对时钟信号的4 分频，因此如果需要得到符合条件的本振信号，就必须获得 相对比较高的时钟信号。而这种结构的优点在于，对于输入信号的占空比并不是特别敏感，也就是 状态的改变仅在时钟的上升沿。 第二钟分频电路实现对时钟信号的2 分频，此种电路的状态改变同时发生在时钟的上升沿和下降 沿，而输出正交信号的质量对于时钟占空比的敏感度极高。如果时钟信号的本身差分的信号互补情 况很差的话，那分频之后产生的正交信号匹配度会非常差。 ( a ) i ( b ) 图2 1 1 数字正交信号发生器 ( a ) 4 分频器正交产生器( b ) 2 分频器正交产生器 1 0 第二章分频器理论基础 2 6 分频器中时序单元的参数介绍 2 6 1时序逻辑单元的时序特性 d 锁存器( d - l a t c h ) 是电平敏感电路。若假设d 锁存器为正锁存器，即在时钟信号为高电平时， 输入信号由d 输入端传送到q 输出端，此时锁存器处于透明( t r a n s p a r e n t ) 模式；时钟信号为低电 平时，从时钟下降沿被采样的输入信号在输出端保持稳定，此时锁存器处于维持( h o l d ) 模式。时 钟的由保持状态转向透明状态的转换被称为有效沿，而由透明状态转向保持状态被称为非有效沿。 也就是，假设d 端信号只在建立时间( s e t u pt i m e ) t s 和保持时间( h o l dt i m e ) t h 的条件满足之后， 数据传输才会成功。时序参数的关系如图2 1 2 所示。 i _ 一t c i k l - 1 幡t i t h h t c q 一 t n o i 图2 - 1 2d 锁存器时间参数示意图 d 触发器( d - f l i p f l o p ) 不同于电平敏感的d 锁存器，虽然有着同样的输入输出信号，但是由于 它的边沿敏感特性，意味着它的输出响应只存在于时钟跳变的瞬间。但输出并不会被非时钟跳变瞬 间所影响。其中，低电平到高电平翻转时的采样称为正沿触发，高电平到低电平翻转时的采样称为 负沿触发。其时序参数的定义与d 锁存器的定义相同。时序参数的关系如图2 1 3 所示，该示意图为 正沿触发器模型。 c 几匿 。飞圹l 几几厂l q 2 6 2 时序电路的时间参数1 2 l i 图2 1 3d 触发器时间参数示意图 图2 1 2 与图2 - 1 3 中出现了若干时间参数，是时序逻辑电路设计的基本要素之一。且都是与锁存 器和触发器相关。 最小的时钟脉冲宽度( t w ) 是保证锁存器工作的必要参数，任何对于脉冲宽度的增加，必须在 不影响其他时间参数的情况。 时钟至输出的传播延迟( t c q ) ，它的最小值必须是在时钟c l k 的触发边沿之前d 输入信号已 经稳定的时间。 东南大学硕士学位论文 数据输入至输出端的传播延迟( t d q ) ，表示数据在时钟信号由保持状态转向透明状态时，d 输 入端到q 输出端的延迟。 建立时间( t s ) ，是在时钟翻转( 对于正沿触发寄存器为0 1 的翻转) 之前数据输入d 必须有 效的时间。 维持时间( t h ) ，是在时钟边沿之后数据输入必须仍然有效的时间。 2 6 3 时序电路的时序约束条件1 2 1 i 在同步时序电路中( 含触发器电路) ，对时钟激励做出响应的开关事件是同时发生的，运行的结 果必须等剑下一个时钟翻转才能进行到下一级。换言之，只有在当前所有的计算都已经完成并且系 统开始闲置的时候下一轮的操作才能开始。因此时序电路工作的时钟周期t 必须能容纳电路中任何 一级的最长延时。假设一个逻辑最坏情形的延时等于砟，m 旷，而它的最小延时为耳d ，时序电路正 确工作所要求的最小时钟周期t 为 t z 1 1 + 丁。，。，+ 疋 ( 2 4 ) 时序电路正确工作的另一个约束条件是对寄存器维持时间的要求，即 眦邢聊+ 砭观，c ( 2 5 ) 这里，耳d 。阱，啊。是寄存器的最小传播延时。这一约束条件保证了时序元件的输入数据在时钟 边沿之后能够维持足够长的时间，而不会冈新进入的数据而过早改变。 正如公式( 2 4 ) 可以看出，使与寄存器相关的时序参数值最小，以及使逻辑最坏情形的延迟最 小对整个系统的最高工作速度非常关键。主从触发器由于其采样与保持由时钟相隔开，所以其保持 时间为0 ，自然满足( 2 5 ) 式，所以后文的设计主要关注( 2 4 ) 式的限制。 1 2 第三章分频器系统结构设计 第三章分频器系统结构设计 分频器作为锁相环型频率合成器中的重要模块，在目前的射频芯片、微波电路的设计中逐渐成 为比较热门的研究和设计领域。频率合成器中的分频器，主要有两方面的应用，进行多模可编程分 频和产生本振正交信号。前者将压控振荡器输出的本振信号进行多值分频，并将此信号与晶振产生 的信号比较，从而将环路锁定在理想的本振输出；后者，则通过分频使本振信号分为i q 两路正交 信号，供零中频架构调谐芯片中的混频器模块进行直接下变频操作。本章给出应用于零中频架构 d v b - s 调谐芯片中的分频器系统结构设计方案。 3 1 总体方案设计 论文的项目背景为采用零变频架构的数字卫星电视( d v b s ) 调谐芯片，本文的主要工作为设 计应用于d v b s 调谐芯片中频率合成器的相关分频器电路。d v b s 协议对频率合成器提出严格的 系统要求，具体要求如表3 1 所示： 表3 1d v b 。s 标准频率合成器的系统要求 频率覆盖范围( m h z ) 9 7 5 2 1 7 5 信道间隔( m h z )1 建立时间( 雌) 3 0 正交信号失配度( d e g r e e ) 4 在频率合成器的结构选择中，考虑到双极工艺的高频特性，采用图3 1 所示的倍频式频率合成 器实现本项目零中频结构直接下变频的要求。则其中v c o 将提供2 2 5 0 m h z 4 5 0 0 m h z 的射频输出信 号，在多模可编程分频器的设计之外，包含产生低失配度正交信号的2 分频电路设计。 f r e t v c 0 图3 1 倍频式频率合成器结构框图 图3 - 1 中所示n 单元为本文所设计的可编程分频器模块，而2 ( i q ) 单元为所设计的产生正交 信号的2 分频单元模块。表3 2 给出可编程分频器与产生正交信号的2 分频单元的系统要求。 表3 2 分频器系统设计要求 压控振荡器输出频率范围( m h z )2 2 5 0 4 5 0 0 正交本振输出频率范围( m h z ) 9 7 5 2 1 7 5 可编程分频器分频比范围 2 5 6 3 2 7 6 7 正交信号失配度( d e g r e e ) 4 1 3 东南人学硕士学位论文 可编程分频器整体功耗( r o w ) 、一2 7 0 3 4 0 v2 7 a 3 如