（电子科学与技术专业论文）x微处理器时序验证.pdf

国防科学技术人学研究生院学位论文 a b s t r a c t a st h ed e s i g ns i z ek e e p sg m w i n ga n dm ef e a t u r es i z ek c c p ss c a l i n gd o w ni ni n l e g r a t e d c i r c u i t s ，也ee f ：f c c t so fs h o r tc h 锄e la n di n t e r c o n n e c t o ra r em 旬o rf a c t o r si nd e t e r m i n i n gl h e p e 哝m 【n a n c e ，s ot h a tt i m i n gc o n v e r g e n c eh a sb e c o m eo n eo f 也em o s ti 时a c t a b l ep r o b l e mf o r d e s i g r l c r s t i m i n gv e r i f i c a t i o ni s t oa n a l y z et h et i m i n gc h a r a c t e r so fac i r c u i t ，a n dt oc h e c k w h e t l l e ro rn o ti tc o u l ds a t i s 分o u rr e q u i r e m e mi np e r f o r m a n c e t i m i n gv e r m c a t i o np l a y sav e r y i m p o n a n tr o l e i n 也ew o r ko fv e r i f l c a t i o n s ，i ti st h em a i nw a yt oh e l pd e s i g n e r sn n d i n g b o t t l e n e c k si n 血e i rc i r c u “ b a s e do nt l l es t u d yo ft i m i n gv e r m c a t i o t lp r e s e n t l yu s e di nt h ew o r da n dt h ea n a l y s i so f m e i ra d v a n t a g e sa 1 1 dd i s a d v a m a g e s ，i n c l u d i n gd y n a m i cs i m u l a t i o n ，s t a t i ct i m i n ga n a l y s i sa n d s t a t i s t i c a lt i m i n ga i l a l y s i s ，w ea n a l y z e dt 1 1 e mc o m p r e h e n s i v e l y ，a n dc o m p a r et h ed i f k r e n c e a m o n gt h e mi n d i f 氨冀1 e n td e s i g nh i e r a r c h i e s f u r t h e m o r e ，w es t u d i e dt h em a i na p p r o a c h st o c h a r a c t e r i z et h et i m i n gm o d e lo fac i r c u i t ，肌da p p l i e dt h e mi nt h et i m i n gv er i l j 龃l i o no i x m i c r o p r o c e s s o ri nan e x i b l e 、v a y x m i c r o p r o c e s s o ri sam l l c u s t o mc i r c u i td e s i g n c du n d e r0 18 啪p r o c e s s ，i tc o m a i n sai o t o f c o m p l i c a t e dd e s i g nt y p e s t oi m p r o v ei t sp e r f b m a n c e ，、v eu s e dm o r et h a n7 0 0 0c e l l si ni a y o u t i m 口l e m e t a t i o n ，i n c l u d i n gs o m ec u s t o mm o d u l e ss u c ha sc a c h ea i l dr o m o fm i c m c o d e s oi ti sa g r e a tc h a l l e g ef o ru st oc r e a t et i m i n gm o d e l sa 1 1 dc o m p l e t et i n l i n gv e r m c a t i o n a c c o r d i n g t ot k r e q 试r e i n c n t sa b o v e ，w e 印p o s e daw a y o fh i e m r c h i c a ia 1 1 a l y s i s t h ew h o l ep m c e s s i n go ft i m i n 擘 v e r i f i c a t i o nc o m a 访sag a t e l e v e ls t a t i ct i m i n ga n a l y s i sa n dal o g i cs i m u l a t i o nm t ha c c u r a t ed e i a y i 耐b m l a t i o n o nt l l eb a s i so fc r e a t i n gt i m i n gm o d e l so fb a s i cc e l l ，w eb r o u g h tf o r w a r dt h em e t h o d o fc h a r a c t e r i z eb i o c k si nt h ed e s i g n ，w h i c ht a k e st h ei d e ao fm o d ed e p e n d e c y b yl v si n t r a n s i s t o r - i e v e l ，c e l l - l e v e la n db l a c k b o x l e v e lr e s p e c t i v e l y ，w ec a ne n s u r et h a tt h ec e l l sa n d i n s t a n c e si nt h el o g i cn e t i i s tw o u i db ec o n s i s t e n tw i t ht h o s ei nt h el a y o u tn e t l i s t w e a c c o m p l i s h e dt 1 1 ef m l 一c h i ps t a t i ct i m i n ga n a l y s i s o fx m i c r o p m c e s s o r a n dm a d ead e l a j l c d a n a l y s i ss u c ha sc r i t i c a i p a t l lc h e c k i n gi nt h ec i r c u i t a r e rd e s c r i b i n gt h ed e i a ys p e c m c a t i o n so f a l lc e l l si nm e i r 舳1 c t i o nm o d u l e s ，w ec a na c c o m p l i s ht h ew o r ko fd e l a yb a c k a n n o t a t i n gw h i c h p r o v i d e sa c t u a ld e l a yi n f o h n a t i o ni nm ed e s 追nf o ra na c c u r a t el o g i cs i m u i a t i o n ，a n dh a v ea m o r e s t r i c tv e r i f i c a t i o no n 也ef u n c t i o n 趾dp e r f o m l a n c eo f t 圭1 em i c r o p r o c e s s o t i nt h et h e s i s ，w ei m p i e m e m e dac e l l - b a s e dt i m i n ga n a l y s i so fa 扎l l - c u s t o md e s i g n w h i c h s h o w st h ei d e ao f 圭l i e r a r c h i c a la n a l y s i s k e y w o r d s ：t i m i n gv e r i f i c a t i o n ，s t a t i ct i m i n ga n a l y s i s ，l o g i cs i m u l a t i o n ，t i m i n gm o d e l c r i t i c a ip a t h 第1 i 国防科学技术人学研究生院学位论文 图目录 图1 1 各种互连效应对电路性能的影响 图2 1 基于路径的s t a 一 图2 2 基于节点的s t a 图2 3 逻辑电路与时序图 图2 4 简单的同步时序电路 图2 5 时序约束示意图 图2 6x 微处理器时序验证基本流程 图3 1 门级电路 图3 2 与b c l k 建立保持时间有关的电路 图3 3 标准单元时序模型 图3 4 组合电路示例 图3 5 二分法的实现原理 图3 6 含有线网和核心单元的e t m 模型 图3 75 5 查找表实例 图3 8 查表模型延时的计算 图3 9 各类延时信息一 图3 1 0w r b o d y 的端口示意图 图3 1 1i 0 路径的完整查找表 图3 1 23 2 查找表实例 图4 1p r i m e t i m e 进行s t a 的流程图 图4 2x 微处理器结构图 图4 3 宏单元的逻辑和版图 图4 4 描述时序模型中的总线结构 图5 1 时序反标的基本流程 图5 2 基本单元的s d f 文件 图5 3 基本单元的延时说明块 卫m他”h博纠鸵m药弘”嚣加”弭”弛轮”娟弛 国防科学技术人学研究生院学位论文 表目录 表3 1 延时信息 表3 2h o l d 时间的测量数据 表4 1i o 延时的类型”1 表5 1 不同数据组合的含义 第i v 负 2 5 3 5 4 j 5 7 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已 经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它教育机构的学 位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文 中作了明确的说明并表示谢意。 学位论文题目：! 垡矬翌墨盟庄坠适 学位论文作者签名：盔：趣日期：细厂年，2 月弼日 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权国 防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档，允 许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据库进行检索 可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密学位论文在解密后适用本授权书。) 学售论文题目：l 邀矬翌墨吐压坠适 学位论文作者签名 作者指导教师签名 淦蕴日期：伽厂年2 月卵日 日期：彳年，月力日 牛 国防科学技术人学研究生院学位论文 第一章绪论 集成电路技术悬当今世界发展速度最快的高技术之一。作为信息技术的基础， 它推动糟计算机、通信、消费电予等设备和系统的不断更新换代。随着半导体技术 静不繇发震，集成 鬯潞设计襞力静书舔撵裹，暇蹶链理器为代表秘袋域 毡爨披露l 经对整个社会产生了广泛地影响，成为信息社衾的支柱产业之。自2 0 纪7 0 年 代首个微处理器诞生以来，它在性能和稳定性上直以稳定的步伐发展，而且器件 集成密壤一壹按照m o o r e 定律不颧她增长。研突其有壹主知识产权翦微处理器对3 二 我国的经济现代讫建设、雷防建设以及信息安全具有举足轻黧弱作用。 目前，单个微处理器芯片上可集成的晶体臀数目已突破数亿人天，如此u 人利 复杂的电路设计，对任何设计园队来说无疑都娥项严峻的挑战。随着设计规模和 复杂度憝增大，毫壤确度豹霹澎骏诞交褥逡已穗踅秀重要。一方瑟，没诗蠢摹望芯 片在制德前经过充分的时序校验，而另一方面，他们又必须满足产品上市时问的紧 迫要求。因此，为了保证这些复杂的设计能够正常工作，设计者必须在投片6 u 对l 乜 路进毒亍严撂地时序验涯。在层次化魏电路分摄中，设计者需裂投掘小瞧蹈模块的 时序僖愆，完成整个浚诗的辩亭验证工终。对不陶模获建立完整准确魏列4 跨模鳖， 不仅悬电路设计中时序验证工作必须考虑的问题，也是对电路模块没计重用的实际 需要。 1 1 课题的研究背景 随游v l s i 工艺技术的提高，设计者努须甄对出工艺尺寸缫小带来的诸多划题。 垂子鑫傣管尺寸戆不鞭减毒，逻瓣门兹速度憨来邃浃，疆副滚鼹往链提赢瓣主要因 素不再怒开关速度，而是由互连线引起的延时。随着工艺技术的进步，山互适线引 起的效应正在主导糟纳米设计的性能，如图1 ，l 所示，互连效应引起的延时在电路 基延对中豹魄铡正在不瑟热重，当爨罄管豹特髹尺寸降羝到1 3 0 嬲以下时，由于互 连线延时，以及电容祸合与电压下降；l 起的延时在总延时中的比例将超过5 0 。 因为传统设计流程中逻辑设计和物理设计两个过程相对独立，设计者为了确保时序 收敛，邋常需要在这瓣个过程之间进行多次迭代，耗费大量时蚓，所以这手中设 办 法无法满是当今的设诗簧求。力了群凌这一瓣溪，许多e d a 供应裔箍莲l 耨静设津 工具：比如s y n o p s y 8 公司的p h y s i c a l c o m p i l e r ，使用这些工凝目的是为了猩逻辑设 计阶段尽早地考虑后端物理设计对电路性能的影响，较少设计迭代次数，保证逻辑 设计秘貔理设诗霹垮瓣一致牲弘l 。 在深亚微米电路设计中，验证工作主要包攒功能验证、时序验证和物瑷验涯， 其中时j 葶验证已经成为设计人员面临的最棘手问题。传统的设计方法采用逻辑仿真 器验证功能和时序，娜在验证功熊的同时验证时序，它以逻辑模拟方式避 子，需要 第l 受 国防科学技术火学研究生院学位论文 输入向量作为激励。随着电路规模的增大，模拟所需要的激励向帚数f _ 1 以指数上f l k 验证所需时间达到整个设计周期的5 0 ，而最大的问题是难以保吐足够的役t ：i i _ 二年。 于是，静态时序分析应运而生。静态时序分析( s t a ，s t a t i ct i m i n g a n a l y s i s ) 的概 念最早在2 0 世纪8 0 年代中提出，它无需激励向量，不考虑电路的逻辑行为，并且 能够遍历电路中所有的路径，通过对各路径延时的分析，完成整个电路的时序分析。 由于s t a 具有根据电路拓扑结构进行分析的特点，能够辅助设计者快速地完成前端 和后端时序分析。 l o o 8 0 6 0 4 0 2 0 0 皿电压降 圈电容耦合 目r c 延时 囝空载延时 图1 1 各种互连效应对电路性能的影响 目前，作者所在的课题组正在进行一款全定制微处理器芯片( 后文中统称“x 微处理器”) 的研制工作。陔处理器规模庞大，内部结构复杂，电路设计类型灵活 多样，不仅包括静念电路，还包括动态i u 路、f 输管传输f j 控制i u 踏、擞拟i u j j j ? t j ， 能够实现多种控制方式，如同步时钟控制、异步控制、单脉冲控制以及一nj 驯靴多任 务控制等，充分体现了全定制电路的设计特点。这款芯片采用反向设计方法，其上 艺尺寸从参考芯片的0 3 5 啪下降到了0 1 8 啪，尺寸缩小带来的直接影响表现为器 件速度的提高和互连线延时的增加，根据图1 1 ，当工艺尺寸达到o 1 8 u m 时，互连 效应引起的延时将占总延时的一半。在这种情况下，为了保证处理器能够任j ! i ； i j 的 性能要求下完成所有的设计功能，我们必须对整个芯片进行充分、严格地时序验证。 本课题结合x 微处理器时序验证工作的实际需要，在保证全芯片静态时序分析顺利 进行的基础上，进一步对整个电路进行含有精确延时信息的动态模拟。总之，x 微 处理器的时序验证工作难度大，复杂度高，具有很强的工程性和较深的珲论忭。 1 2 课题研究内容 x 微处理器是一款采用o 1 8 u m 工艺全定制设计的3 2 位超标量c i s c 结构微处 理器，其单个芯片中含有4 5 0 万晶体管。对于小规模集成电路的时序验证问题完全 可以使用电路模拟的方法加以解决，但对于x 微处理器这样大规模的个定制柴成l u 路的时序验证工作国内尚无先例，为实现对x 微处理器的全面、准确时j j 验“，小 第2 负 国防科学技术人学研究生院学位论文 课题完成了以下研究工作： 一、复杂模块的时序模型提取 对于x 微处理器中的复杂电路模块，我们需要根据具体情况提取时序模型，以 便在更高层次的分析中直接调用这个模型，而不需要关心该模块内部的电路结构。 如何高效、准确地提取电路模块的时序信息，对于时序验证至关重要。奉论文深入 研究了电路模块的时序建模方法，提出采用基于模式相关的动态模拟方法提取复杂 模块的时序信息，并将创建的时序模型用于整个电路的时序验证流程。 二、逻辑设计与物理设计的映射 由于x 微处理器属于反向设计，因此要实现基于芯片版图实际物理参数的精确 时序验证，首先必须建立逻辑单元和实例与版图单元和实例的一一对应关系。通过 深入研究和实验，提出了通过在电路的晶体管级、单元级和“黑盒子”级等三个不 同层次进行l v s ，解决逻辑单元和实例与版陶单元和实例的。对j 、t 叫题。 三、静态时序分析的实现 静态时序分析已经成为设计者进行时序验证最有效的手段，因此深入研究静态 时序分析的原理和发展动向，不仅有助于我们解决实际验证中的问题，还能够使我 们适应未来i c 设计的需要。根据x 微处理器基本单元和复杂模块的时序模型我 们能够在门级对其进行静态时序分析。在实际分析过程中，采用了层次化的分析思 想，即将整个芯片划分为若干个子模块，首先对各子模块进行静态时序分析，然后 再对全芯片进行分析，这种方法有效地降低了全芯片分析的复杂度，并减少了静态 分析所需的时间。 四、单元延时块的描述 为实现电路延时信息的反标，逻辑设计所有门级单元的功能描述巾必须含订 门的延时块描述，包括单元的i 0 路径、建立保持时恻等信息。本论文针对x 微 处理器中不同类型的单元和电路模块，合作完成了延时块的描述工作。 五、含有准确延时信息的逻辑模拟 完成静态时序分析后，我们可以得到相应电路的s d f ( s t a l l d a r dd e l a yf i i c ) 文 件，其中包括电路所有互连线的延时，基本单元和电路模块的i o 路径延州、建、 保持时间、最小脉冲宽度等时序信息。通过将s d f 文件的所有时序信息反标到逻辑 网表，实现了精确逻辑模拟。由于此时的模拟使用布局布线后得到的延时信息，因 此能够更加准确地对电路的功能和时序进行验证。 1 3 论文结构 论文共分六章，组织如下： 1 ) 第一章为绪论部分，主要介绍了课题的应用背景和本文的主要研究内容。 2 ) 第二章为基础理论阐述部分，首先介绍了时序验证的主要方法和发展现状，分 国防科学技术人学研究生院学位论文 析了这些方法的基本原理，并对各方法进行了比较，然后，简要晓i 刿了x 微处 理器时序验证面临的问题以及解决方案。 3 ) 第三章深入研究了电路模块的时序模型提取方法，介绍了时序模型的麟奉类型 和创建模型的基本方法，然后以x 微处理器中的电路模块为例，详细分析了如 何提取模块中的时序信息。 4 ) 第四章介绍了x 微处理器静态时序分析的基本流程，讨论了静念分析的具体实 现方法。此外，本章以x 微处理器多媒体部件的电路为实例，详细说明了进行 静态时序分析时需要考虑的各种问题。 5 1 第五章主要阐述了在完成静态时序分析后，如何反标延时信息并进行动态模拟， 通过对具体电路的分析，介绍了进行精确逻辑模拟的主要过程。 6 ) 第六章总结已经完成的工作，并指出进一步的研究方向。 国防科学技术人学研究生院学位论文 第二章时序验证概述 2 1 引言 i c 设计的验证通常包括三个主要部分：功能设计验证，物理设计验证和时序验 证。功能验证是指在设计的高级( 如行为级或r t l 级) 或低级( 门级) 阶段对电路 进行模拟，确保能够实现预期的功能。物理验证是指对设计的物理参数进行榆卉 比如互连线的电阻值和电容值，晶体管的尺寸大小等等。时序验证是对i 乜路的时胖 特性进行分析，检查设计是否满足性能要求，其主要分析对象是电路中的路径延时 和时钟信号的脉冲宽度p j 。随着器件特征尺寸的缩小，集成密度的增加以及设计规 模的扩大，时序验证已经成为整个设计流程中的瓶颈。以往设计者将时序验证放在 设计后端进行，弱化了逻辑设计与物理设计之问的联系，这种设计方法无法满足卜1 益紧迫的上市时间要求，为了克服这些问题，业界涌现出了许多新的泼汁方法，其 总的发展趋势是在设计初期尽早地考虑电路的时序特性，减少由于时序不收敛造成 的设计反复。 2 2 时序验证的主要方法及其发展状况 时序验证一般可以通过动念模拟和静念分析两种方式实现。基于动态模拟的月 法是指从电路的描述中抽象出模型，然后对浚模型施加外部激励，得到输出结果， 根据某种延时模型和i o 信号，设计者能够计算出电路的延时信息。基于静态分析 的方法与基于动念模拟的方法截然不同，其最显著的特点就是与输入激励无关，能 够根据电路的拓扑结构，对所有的时序路径进行分析。 在本节内容中，将分别介绍动念模拟和静态时序分析的主要原理及其发展状况， 并对统计时序分析做简单的讨论。 2 2 1 动态模拟方法 动态模拟方法能够在验证设计功能的同时验证其时序。在传统的集成电路改汁 流程中，从高层次的系统描述到物理版图的各个阶段都采用模拟的方法来验证设计 的正确性【6 】。动态模拟能够在电路设计的不同抽象层次中进行，以实现对模拟精度 和模拟速度的折衷，另外，出于互连效应对设计的影响越来越大，冈此丌连线建模 和模拟也成为甚大规模和s o c 集成电路设计的瓶颈和国内外研究的热点。根据模 拟过程复杂程度的高低，我们可以将其分为电路模拟，开关级模拟，逻辑和功能模 拟，以及更高层次的模拟( 如r 1 l 级或行为级模拟) j 。 ( 1 ) 电路模拟 电路模拟是对电路中的所有晶体管进行直流、交流或瞬态分析。根据i 乜路中器 锖5 蜓 国防科学技术人学研究生院学位论文 件和互连线的各种物理参数，电路模拟器使用某种计算模型建立懂l 微分办挂，模 拟的过程实际上就是求解该微分方程组的过程。电路模拟的过程主要包含以下几个 步骤：首先，根据克希霍夫定律以及晶体管模型建立描述电路行为的电路方程，即 非线性的微分代数方程组。第二步，通过对微分方程进行时域离散得到卅线+ r ：f f j f 数方程组。第三步，采用迭代方法将非线性代数方程组转化为线性代数力样纰。最 后对线性代数方程组进行求解，得到电路的响应。通过计算，可以得到电路斗i 任意 节点电压和电流的信号波形。由于电路模拟过程复杂，因此它不适宜用于大规模的 电路而只能用于对电路的局部模块进行模拟分析。 1 9 6 2 年，i b m 公司发布了t a p 的电路模拟程序，之后出现了第一代的电路模 拟程序如n e t 、e c a p 、c o n n a p 等。到了2 0 世纪7 0 年代，第二代的电路模拟技 术开始出现，并在非线性电路方程解法及微分方程求解和稀疏矩阵求解方面墩得了 突破，但求解线性代数方程采用的是直接求解方法，复杂度较高。第二代电路模拟 程序的代表有a s t a p 、a o p 、s p i c e 等。其中s p i c e 模拟器由加州伯克利大学丌 发，它是第一个得到广泛应用的电路模拟器，伯克利大学一共公布了3 个主要版本， 分别是s p i c e 1 ，2 和3 。随后出现了许多由s p i c e 派生出的t 具，如o 心a d 公- 1 ( 现属c a d e n c e 公司) 的p s p i c e 和s y n o p s y s 公司的h s p i c e ，它们进一步将电路 模拟器作为e d a 工具推向市场。第三代电路模拟工具采用松弛迭代法，其电路分 析速度比第二代分析工具提高了一到两个数量级。近年来e d a 业界又涌现出了许 多具有竞争力的电路模拟器，如s y n o p s y s 公司的s t 栌s i m x t ，d a m s ，c a d e n c e 公 司的u l t r a s i m ，s p e c t r e ，a m s 和m e n t o r 公司的m a c h 一1 、a ，e l d o ，a d m s 等，这些 工具借助新的算法和现代的编程技术具有了更好的性能，并保持了较高的精度。 ( 2 ) 开关级模拟 由于电路模拟中大多数器件都具有非线性的特点，因此这种精确模拟f f 仙浊；* 要花费大量的时间，为了减少计算时问，人们一直在付出巨大的努力。，f 关级模拟 降低了晶体管模型的复杂度，它将原本非线性的半导体器件近似为具有线性行为的 器件。当晶体管处于“关”状态时，其电阻值为无穷大，而处于“开”状态时，则 设该电阻为器件的平均导通电阻，这样就可以把整个电路变成一个随时间变化的、 由电阻和电容构成的线性网络。通过近似处理，开关级模拟避免了求解复杂的微分 方程组，能够提高模拟速度。在开关级模拟时，采用的逻辑值通常为低电平( o ) ， 高电平( 1 ) 和未知态( x ) ，这称之为三值模拟。如果将三态电路中的高阻念( z ) 也包括进来，那么就变成了四值模拟。 ( 3 ) 逻辑和功能模拟 逻辑模拟比开关级模拟的抽象层次更高，它一般在电路的门级对些奉单i 进i r 模拟，门级模拟通常采用事件驱动的模拟力+ 式。数l u 路。 ，的个班仆址抑u 路i 一 一个信号的改变。只有事件发生时，电路的状态爿会发生变化，并引发新的事件。 在逻辑综合工具出现之前，逻辑模拟方法的应用十分普遍。门级模拟器的典型代表 籀6 负 国防科学技术人学研究生院学位论文 有s y n o p s y s 公司的v c s ，c a d e n c e 公司的n c 系列模拟器，以及m e n t o r 公司的 m o d e l s i m 模拟器。 功能模拟可以看作是逻辑模拟的简单延伸，其模拟的基本单元可以任意复杂， 既可以是门级单元，也可以是电路模块。设计者能够使用某种高级语言+ 或某种专用 的硬件描述语言来描述这些复杂单元的所有功能，例如s y s t e mc ，v h d l ，v e r i l o g 等语言。在功能模拟中采用的信号值与丌关缴模拟和门级模拟相同，而延迟模，m ，j 以是零延迟、单位延迟或指定延迟。采用零延迟模型，设计者可以得到最快的模拟 速度，而使用指定延迟模型，设计者则能够把电路的准确时序信息作为争的内容 在模块功能中进行描述。 ( 4 ) 更高层次的数据模型 对于某些数字系统，例如小型磁盘机或嵌入式微控制器，设计者通常考虑的足 在总线上传递的整型字或浮点型字，甚至是一组指令字。此时，系统中各节点的信 号不只限于表示为位，而且还可以表示为字或指令字，因此在更高的抽象层次上建 立数据模型将更有利于理解和加快模拟速度。在这一抽象层次上最普遍采用的语言 为v h d l 和v e r i l o g 语言，冈为这类硬件捕述语言允许引入用户定义的数据娄掣， 但是这种高层次的数据模型将进一步牺牲时序的精度。 采用模拟的方法能够如实反映电路的工作状态，由于这种方法依赖输入向量进 行分析，所以不存在伪路径问题( 关于伪路径的概念将在下一小节中介绍) 。但是 随着数字集成电路规模的增大，进行模拟验证需要的时间不断增加，电路激励向衬 的组合数将随电路规模的扩大呈指数增长，需要耗费大量的设计时问，这恐仟何设 计者都无法承受的。因此，我们有必要寻求更加简单、高效、快速的时序验证方法。 ( 5 ) 互连线【8 ，9 】 上世纪9 0 年代以来，集成电路进入深亚微米( 0 2 5 蚴以下) ，芯片上高密度互 连线的寄生参数，如电阻、电容、电感，以及由此引起的信号传播延时和信号串扰 已成为设计极高速超大规模集成电路的一个主要考虑因素。在当前的集成电路芯t 中通常包含有千万乃至上亿个晶体管，为了完成这些晶体管之间的互连，存集成电 路芯片中有6 层到8 层金属连线层用于互连，使得互连线的规模f 分庞人。另力+ 面，随着芯片工作频率的提高，信号在这些错综复杂的互连线上传输会产生延迟、 衰减、失真和电磁串扰等复杂的电磁场行为，这使得互连线的建模工作十分复杂。 为了精确摸拟互连线的传输行为，必须采用分布式电阻、电感、电容r i c 模 型。由于芯片中互连线数目多、长度长，且互连线间相互耦合，因此分布式瓦连电 路规模相当庞大，电路阶数通常在1 0 4 1 0 6 量级。为了在合理时间内分析互连电路 的性能，必须降低所需分析的分布式互连电路的规模。模型降阶技术通过有效的数 学方法，将一个大规模的原始系统降阶为一个低阶的系统，然后对低阶系统进行f 包 路模拟，从而大大提高电路分析的速度。9 0 年代以来，模型降阶技术得到了充分的 发展。互连电路可以采用r l c 模型，并被描述为一个一阶线性微分代数方程的形 第7 血 国防科学技术人学研究生院学位论文 式。对予该一阶系统，模拟降阶的主流技术是基于k q l o v 投影、矩匹配和合1 - d 变换 匏洚狳方法。线缝投影隆酸豹终缀嚣繇是嚣辩绦持酶酴系统瓣结麴、稳定2 | ：、龙瑟 性以及矩匹配的数西。这方面的先驱性工作是1 9 9 0 年美国得州大学奥斯i 了分校的 l p i l l a g e 提出a w e ( a s y m p t o t i cw a v e f o m le v a l u a t i o n ，渐进波形估计) 方法，但该 方法出予显示计算缎褥失去了数缀稳定性，无法获褥高阶模型。1 9 9 5 年l b m 公司 r f r u o d 撵出的p v 己( p 撕ev i al 黼c z o s ) 、m p v 己类方法够稽确匹0 簸，也熊保 证降阶电路的稳定做，但不能保诋电路方程特有的块状结构。1 9 9 8 年l p i l i a g e 挺 出的p r i m a ( p a s s i v er e d u c e d o r d e ri n t e r c o n n e c tm a c r o m o d e l i n ga i g o r i t h m ) 可以保 持洚除魄鼹兹稳定搜，毽不缝嗣辩德证黪玲毫爨豹对称淫秘燹源蛙，氇不簸僳涯电 路方程特有的块状结构。直到2 0 0 4 年，r f r e u d 才提出了可以保持数值稳定卞牛、无 源性，以及保证降阶系统结构的s p r i m ( s t n l c t u i p r e s e r v i n gr e d u c e d o r d e r i 狂把f c o n n e c tm a c r o m o d e l i n g ) 算法，全迤勰决了基f 一输系统麴k f y l o v 投影峰髓问 题。 提取互连线模型中的电阻、电感、电容参数，称为参数提取。为了摄黼三维参 数提取的速度，对麦兜斯韦方程级采用不同的：i 艟似形式进行求解。当电路工作频率 零褰辩，互连线蠡奄奄容弱电感效液已蠹凌嚣分，必矮采焉纭稳凌或全波澎式嚏逶 用于更宽的频率范丽，这时提取的蹩阻抗参数。目前参数撬取的商业软件主要有： s y n o p s y s 公司的s t a r r c - x t 、a r c a d i a 、r a p h a e l 和a u m r a ，c a d e n c e 公司的a s s u r ar c x 和f i r e & i c eq x e ，m e n t o rg f a p h i c s 公司的c a l i b f cx r e 等。 一黢倍猛下，我 f l 可| ；冀使鬟以下，b 静方法计冀或模按互逐线瓣延辩： 1 ) 利阁s p l c e 模拟对电路进行动态波形分析以计算延时。熊优点是精度i 锰，怔l i l 于计算速度慢而不适用于超大规模集成电路的延时分析。 2 ) 剩翅分量匹酝法( 珏狩m e 珏 强 穗i 鼯越e | h o d ) 。分量匹配法熬基奉恐路怒娜拿 简单的多项式遥避电路的脉冲响应。分量瓯配法的典型代表是a w e 法。突践表 明，采用分量匹配逼近的方法她理大型集总参数线性电路可得到较好的近似结 果，且计算速度跣传统的电鼹绂模拟方法要快好几个数爨级。其缺点怒选择适 当瓣除鼗魄较圈戆，因为著不一定琵傈证除数越高精度魏越驽，垂乏豁玲数选释 不当时还会引起不稳定问题。 3 ) e l m o r e 延时法。e l m o r e 延时法相当于一阶分量匹配法，该方法的优点魁计算简 单。毽是麴果峻斑艟线饕霉不对称对，e l m o 辩延露法豹计算缝暴会缓不跬确。 难予个其育集总r c 树结构的连线网络，e l m o 碍延时可以能j 稃公， = 王：砖。e 进行计算，其中k 是树的节点，r n k 是信号源输 _ | = 1 节点n 与节点k 共享熬公共路径戆邀疆，c k 蹙繁点k 上豹奄褰。对予数字c 艇0 s 电爨设计，通 常使粥线性r c 网络进行时序横拟，包括互逡线延时。这蹙因为线性r c 网络在 进行电路或时序模拟时很简单，避免了费时的微分方程数值计算，舭能i 一的 第8 斑 国防科学技术人学 = 究生院学位沧义 模拟预充电逻辑、传输门逻辑和动态存储器等较新的m o s 电路结构，此外，线 性强e 瓣终还易于包话计算夏连线延簿豹分糍窀隧和电容模型。 传统互连线的电阻和电容严重地限制了集成电路芯片尺i j 的述步m 人种速 度的进一步提高，而且芯片的大部分功耗都被用朱驱动互琏线。为了摆脱由传统珏 连线遮成的问题，现在已出现了一些j # 常青i # 鬃豹耨型互逐技术。铡如，光互连技 术和怒撵互连技术。 2 2 2 静态时序分析 横掇方法在处璎犬规模设计聪瓣要蓖费太多戆设计时间，为了解决遮一闯题， 人们提蹬了静态时序分析( s t a t i c * m i n g a n a i y s i s ，以下简称s 锻) 的方法。s 工a 蘸 概念最早在2 0 世纪8 0 年代提出，它无需激励向量，不考虑电路的逻辑行为，能够 根据电路拓扑结构遍历所有可能f j 勺路径，通过对各路径延时的分析，完成够个电路 静嚣旁分瓠。一段袋说，数字l c 酶静态时痔分板可臣在不列的疆跨誓i t l t 遴疆。 分别最r t l 级( 寄存嚣传输级) 、门级和晶体管缴。 r t l 缴静态分毫斤的抽象程度擞高，其特点怒分析速度快，通过对设汁蟮早地进 行嚣寸黪分拶亍。达到减少产品设诗周期的曩的。覆该层次进行孵序验 歪需要设计者使 用电路旗块的时序鞠功能模型，这些电路穰块通常包括县体的功熊，眈如i 中数器+ 加法器等1 4 】。虽然r t l 级时序验证的精度较门缎和晶体管级时序验证史低，但由卡 其分析快速，而且能够有效地减少逻辑设计与物理设计之例的迭代次数，因此在这 一层次选 亍时亭验证缝够满是大蠛镤设诗( 弼s o c ) 熬嚣要。 在a s i c 设计中，由于广泛使用标准单元谶行逻辑综台和后端布局布线，所以 门级静态时序分析成为时序验证的主要手段采用逻辑模拟加上形式验涎和半分 析这样麓设计漉程w 以考效地缩短数字集成电路的设计周期。在进彳亍分辨啦，设计 者需簧傻用标准单元的库文髂，这些文 牟通常瞻专门的露端设计公霹以 p 梭的形 式提供，其中包括标准单元的时序、功耗、面积等信息，设计者不仅能够进行时序 验证，还可以完成谢积估算、功耗分析等j 二作。a r m 公司的a r t i s a l l 侔是其中的典 型代表，a f t i s a 矗摩文搏舞类繁多，遂过爱用不联芯片割造厂客懿多魏袋产下艺，它 能够为半定制设计掩供不同尺寸和性能的标准单元。使用门缴时序分析疗法，设待 者能够在逻辑综合届对设计进行初步的时序验证，并在物理设计完成后进打更精确 豹后端辩痔验证。门缀时序验诞嚣要的分析对闷比r t l 级时序验证更长，分杌复杂 度更离，毽精确度离，焉且容易与练台工其配合使用。 晶体管级时序验证精确度最礴，根据最终的物理设计，验证人员在电路的最底 层( 晶体管级) 完成时序验证，他们面对的是个完全打平的电路设汁。j ：- f j l f f i 管数分辑麓够受加深a 建考虑续米设诗申单元之剃善秘物理秘睦学效瘦熬影响，园 此对于追求高性能的集成电路而苦，在该层次进行时序验证能够提高一次投片弁成 功率。但管级时序验证的复杂度最高，需要设计者投八大量的验证时问。 藿骑辩学接术大学垂秀究生院学承论文 s t a 能够辅助验证人员找 鸪存在时序造反和对电路性能起决定作用的关键路 径，它能够快速得到电路的最大路径延时和最小路径延时，并根据这魑路径检查信 号懿建立露爨持辩瓣是否潢定辩序要袭。擞掇分援在设诗流程孛溪处懿输段，酵枣 分祈可分为前时序分析和后时序分析，前甜序分析在版图生成之前( p r c - l a y o u t ) 进行，此时没有单元之问实际的连线寄生参数，仅能根粥：阵片大小、单叫4 | l 、单 元藏嫩数等统计如浆线受载模型浓售算连线参数，因此翦时序分辑势不准确，瞧它 能够猩设计钓裁蠲绘密芯片毪施鹩大致范瀚，设诗者可激嘏据前对序分轿靛结采泉 判断是否需要对芯片的原理图谶行修改或者依据该原理图进行版图设计。后时序分 析在设计的版图生成之后( p o s t ，l a y o u t ) 进行，此时单元之阳j 真实的遣线参数l ! 经 可淤褥到，霾纛够臻涯分誊厅络鬃静精确瞧，并可馋为瓣廖终立( 曩m i n gs i g n o g ) 的依据。 ( 1 ) s t a 基本原理1 0 4 叫 s 强就是依攒穗应的时序横黧( t 矗i n 譬如 ) ，计算傣号在电路中鲍延时，并 和楣疲弱时序约采( t i m i n gc o n s t r a i n t ) 进行蹴较，以确定怒否存在对序造反( 下h i n g v i o l a l i o n ) 。s t a 使用包含物理电路节点和加权边的时序图描述电路，以分析方式区 分，可以将其分为赫于路径和基于节点两类。遮晕，我们以门缴静态时序分析为例， 说骥s 强。静主要联疆。 一、熬于路径的方法 蘩于路径( p a t h b a s e d ) 的方法是以路径作为分析的对象，该方法旨先确定时| 乎 约束，然后计算所谢路径上的累诗延时，再和稠应的约束袈传比较，从藤判定是否 存奁辩序违反。 a 8 y 圈2 1 基于路径的s t a 农图2 。l 孛，a 、b 秀电路浚入港叠，y 斑埝窭端口，g l ( 辩戈逻辍门。j c 重予 逻辑门，有相应的时序模垂，强g l 为钢，它的两个输入捌输出的延时分剐为3 和 1 。对于i o 端口，肖相应的时序约束，输入信号a 的到达时间( a r r i v a lt i m e ) a t = 2 ， b 的到达时间a t = 5 ，输出信号到达y 端的时酬瑟求在l o 之魏，即要求时嘲( r e q u i e d 繁m e ) 黼p 1 0 。黧2 。| 孛荚寿六条信号砖输貉径，基于路经静分褥方法簧瓣这穴螯 路径巡一分析，并鼠记录分析结果，现在分别以图中的p l 、p 2 两条路径为例说明 国防科学技术人学研究生院学位论文 分析方法。p 1 经过了g 2 、g 4 两个逻辑门，累加延时为2 + 3 = 5 ，冉加上a 的到达时 间2 ，信号从路径p l 到达输出y 的时间为7 ，小于y 的要求时间1 0 ，因此可判断 路径p 1 满足时序要求，即p 1 上没有出现时序违反。按同样的方法来分析路径p 2 。 结果是路径p 2 存在时序违反。 基于路径方法的优点是分析结果直观，能够直接给出违反时序约束的路径，山 便设计人员针对这些路径进行修改。其缺点是需要分析的路径数量比较多，在最差 情况下，路径数量将随着电路规模的增长呈指数增加。 二、基于节点的方法 基于节点( b i o c k - b a s e d ) 的方法不以路径作为分析对象，而是以i u i 【! 1 y 点作为 分析对象，这些节点可能是逻辑门的“o 端口或者待分析电路的i o 端i _ _ 】。分析的 过程是计算出每个节点上信号的实际到达时间和要求到达时问，并根据它们的差值 ( s l a c k ，又称余量) 判断是否存在时序违反。a t 的计算是从输入端u 丌始，沿着 信号传输的方向，累加信号的传输时间，如有多个信号到达某个节点，则选择其中 的最大a t ，即以最晚到达信号的时间为浚节点的a t ，直剑计算出输出端l j