（物理电子学专业论文）基于频率时间转换原理的精密时序控制系统的研究.pdf

中国科学技术大学硕上论文 摘要 精密的时序控制系统在高能物理实验中的定时系统和时间测量中经常用到，以往的数 字系统多用延迟线和延迟芯片来产生时序控制所需的时间间隔，但其时间间隔长度、分辨和 抖动等指标往往不能同时满足需求，特别是在大时间尺度上的精密时序控制，即在产生大范 围时间间隔的基础上仍能达到高分辨和低抖动是一个难题。 针对这一问题，本文在参考了j k a l i s z 等人的论文as i m p l e ，p r e c i s e ，a n dl o wj i t t e r d e l a y g a t eg e n e r a t o r 的基础上，研究了新的基于频率一时间转换原理的精密时序控制系统。本 系统实现了大时间间隔( us s 量级) ，高分辨( 5 1 0 p s ) 和低抖动( 2 5 p s ) 的时序控制。 本文第一章为引言，主要介绍了精密时序控制系统的应用前景和目前常用的产生时间 间隔的方法( 延迟线和延迟芯片) 。说明目前常用的方法不能同时满足大尺度和高分辨、低 抖动的要求。 第二章介绍了精密时序控制系统的原理，引用了j k a l i s z 等人的设计思路，并提出了 新的精密时序控制系统的设计思路。 第三章是本文的重点，这一章详细阐述了时序控制系统的具体设计方案，包括时钟电 路模块、时序控制电路模块、接口电路模块等各个部分。另外，本章还介绍了高速数字电路 中常用的阻抗控制、传输线匹配等技术，以及一些常用的p c b 设计技术。 第四章介绍了时序控制系统的一些测试结果，包括系统时钟性能的测试，系统功能的 验证和性能的测试。 第五章是展望，本文研究的精密时序控制系统基本达到了理想目标，但可以改进的地 方还有不少，本章提出了一些改进的方法。 中国科学技术大学硕士论文 a b s t r a c t p r e c i s et i m i n gc o n t r o ls y s t e mi sf r e q u e n t l yu s e di nt h et i m i n gs y s t e ma n dt h em e a s m e m e mo f t i m ei nt h ee x p e r i m e n t so fh i g he n e r g yp h y s i c s u s u a lm e t h o d st og e n e r a t et h en e c e s s a r yt i m e i n t e r v a lo fd i g i t a lt i m i n gs y s t e mi n v o l v et h el i s eo f d e l a yl i n e sa n di n t e g r a t e dd e l a yc h i p s ，b u tt h e l e n g t h , r e s o l u t i o na n dj i t t e ro ft h et i m ei n t e r v a la r eo f t e nu n a b l et om e e td e m a n d e s p e c i a l l yt h e d e s i g no fp r e c i s et i m i n gc o n t r o ls y s t e mi nt h el a r g et i m es c a l e ，t h a tg e n e r a t e sal a r g e - s e r ei n t e r v a l o nt h eb a s i so fh i g hr e s o l u t i o na n dc a r la c h i e v el o wj i t t e ri sap r o b l e m i nr e s p o n s et ot h i sp r o b l e m ，t h i st h e s i sd o e ss o m er e s e a c ht of i n dan e wp r e c i s i o nt i m i n g c o n t r o ls y s t e mb a s e do nt h ep r i n c i p l eo ff r e q u e n c y - t i m ec o n v e r s i o n ，w h i c hm a d er e f e r e n c et o t h ep a p e ro fas i m p l e ，p r e c i s e ，a n dl o wj i t t e rd e l a y g a t eg e n e r a t o r t h i s s y s t e mg e n e r a t e s l a r g e - s c a l et i m ei n t e r v a l ( r ts - s ) ，a n da c h i e v e sh i g h - r e s o l u t i o n ( 5 1 0p s ) a n di o w - j i t t e r ( 2 5p s ) 。 c h a p t e ro n eo ft h i st h e s i si sa l li n t r o d u c t i o ni n c l u d i n ga p p l i c a t i o n so fp r e c i s et i m i n gc o n t r o l s y s t e ma n dc o m m o nm e t h o d so ft h et i m ei n t e r v a lg e n e r a t i o n ( d c l a yl i n e sa n di n t e g r a t e dd e l a y c h i p s ) c h a p t e rt w oi n t r o d u c e st h ep r i n c i p l eo ff r e q u e n c y t i m ec o n v e r s i o na n dt h el o g i co fp r e c i s i o n t i m i n gc o n t r o ls y s t e m ， c h a p t e rt h r e eg i v e st h ed e t a i lo fd e s i g no ft h ep r e c i s i o nt i m i n gc o n t r o ls y s t e m , i n c l u d i n g c l o c kc i r c m tm o d u l e , t i m i n gc o n t r o lc i r c u i tm o d u l e ，i n t e r f a c ec i r c u i tm o d u l e t h i sc h a p t e ra l s o i l l u s t r a t e si m p e n d e n c ec o n t r o l ，t r a n s m i s s i o nl i n em a t c ha n do t h e rp c bd e s i g nt e c h n i q u e s 。 c h a p t e rf o u rs h o w st h et e s t r e s u l t so fp r e c i s i o nt i m i n gc o n t r o ls y s t e m ，i n c l u d i n gt h e p e r f o m a n c eo f t h es y s t e mc l o c k , t h ef u n c t i o n sa n dp e r f o r m a n c eo ft h es y s t e m t h el a s tc h a p t e rm a k e ss o m ew a y st oi m p r o v et h ep r e c i s i o nt i m i n gc o n t r o ls y s t e mi nt h e f u t u r e 2 中国科学技术大学硕士论文 中国科学技术大学学位论文相关声明 本人声明所呈交的学位论文，是本人在导师指导下进行研究工作 所取得的成果。除已特别加以标注和致谢的地方外，论文中不包含任 何他人已经发表或撰写过的研究成果。与我一同工作的同志对本研究 所做的贡献均已在论文中作了明确的说明。 本人授权中国科学技术大学拥有学位论文的部分使用权，即：学 校有权按有关规定向国家有关部门或机构送交论文的复印件和电子 版，允许论文被查阅和借阅，可以将学位论文编入有关数据库进行检 索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 保密的学位论文在解密后也遵守此规定。 作者签名：粒 力蒯年月日 中国科学技术大学硕士论文 第一章引言 精密的时序控制系统在科学实验的定时系统和和时间测量中经常用到。本章简要介绍其 应用和目前常用的构建系统的方法 1 1 精密时序控制系统的应用 精密时序控制系统的应用主要有以下几个方面： 1 高能物理实验中加速器的时序控制，需要大时间范围多通道的定时系统，例如北京 正负电子对撞机和我校的同步辐射装置； 2 激光引发核聚变的定时系统，例如正在研制神光i i i 装置和美国国家点火装置： 3 在时间测量方面，为了测量粒子飞行时间经常要用到t d c ，精密的时间控制系统可 以用于t d c 的测试。 1 2 目前常用的方法 时序控制通常可以通过产生延迟达到，以往在数字系统中主要是通过延迟线和延迟芯片 来产生延迟。 1 1 1 延迟线 延迟线是阻抗匹配的均匀传输线，由于信号通过延迟线的时间是与延迟线长度成正比 的( 电波在典型同轴电缆传输线的传播速度约为2 0 c m n s ) ，因此可以产生延迟。这种方法 有明显的缺陷，首先延迟长度受到限制，即便是用1 0 0 m 的延迟线，其延迟长度也才仅仅只 有5 0 0 n s ，对于要产生较大延迟的应用极不方便；其次，信号在延迟线上会有衰减，而较长 的延迟线则会更明显。 1 1 2 延迟芯片 3 中国科学技术大学硕士论文 对于延迟长度不太大，延迟精度要求较高的场合，延迟芯片是一个好的选择。它们体积 较小，使用方便。延迟芯片一般分为固定延迟和可编程延迟两种。 1 固定延迟芯片 固定延迟芯片就是只能产生固定延迟的延迟芯片。例如d a l l a ss e m i c o n d u c t o r 的一系列 延迟芯片f l i ，对应不同的型号只能产生l n s ，3 0 n s 或5 0 0 n s 诸如此类的固定延迟，此类芯片 通常误差较大，在l n s 左右。 2 可编成延迟芯片 可编成延迟芯片就是可以通过内部寄存器配置改变延迟长度的延迟芯片。此类芯片通常 延迟分辨较高。例如o n s e m i 公司的m c l 0 0 e p l 9 6 2 1 ，可以产生范围为2 4 n s 到1 2 4 n s ，分辨 为l o p s 的延迟，其中2 4 n s 是固定延迟，可调节的延迟为0 1 0 2 4 0 p s ，抖动( j i t t e r ) 为3 p s 。 又如a n a l o gd e v i c e s 公司的a d 9 5 0 0 1 3 1 ，周定延迟为6 m 左右，通过外部r c 可设置最大延 迟范围为2 5 n s 到1 0ps 。在最大2 s n s 的范围内分辨为l o p s ，抖动为l o p s 由此可见，可 编成延迟芯片虽然分辨较高，但延迟长度通常较小。 毫无疑问，各种延迟芯片为我们提供了极大的方便，但其延迟长度、分辨和抖动等指标 往往不能同时满足需求。 为了实现大时间间隔( u $ - s 量级) ，高分辨( 5 1 0 p s ) 和低抖动( 2 5 p s ) 的时序控制， 本文研究基于频率时间转换原理的精密时序控制系统。 4 中国科学技术大学硕士论文 第二章延迟系统原理 本章将介绍延迟系统的原理，主要包含两个方面，一个是时序控制电路( 延迟电路) 的原理，另一个是产生时序控制电路时钟的d d s 原理。 2 1 时序控制电路原理 在第一章中提到了用延迟线和延迟芯片来产生延迟的局限性，j k a l i s z 等在论文a s i m p l e , p r e c i s e ，a n dl o w j i t t e rd e l a y g a t eg e n e r a t o r p l 中介绍了一种基于频率时间转换原理的新 型延迟发生器。该延迟发生器主要由一个信号源和一块c p l d 构成，能产生0 - 6 5 0l zs 长度 的延迟。在l o1 ts 长度内，延迟长度可以以1 0 p s 的增量增加，抖动偏差( j i t t e r ) 为8 p s 。本 节介绍其原理。 2 1 1 频率时间转换原理 延迟发生器是基于频率时间转换原理。假设任意一段时间间隔( 或延迟) t 由整数n 个时钟周期t 。t - 组成，即t = n t 。- - 。当然，这个假设只在有限的精度内有效，例如t = i 3 3 3l ls ， n = 1 2 8 ，则t c l k 等于1 0 4 1 4 0 6 2 5 n s ，换算成频率也就是f c l k 等于9 6 0 2 4 0 0 6 m h z 。t 的精度越 高，对应的f 。- t 的精度也越高。这样就把t 转换成f c - b 通过选取合适的n 和f 。t x 来获得高 精度的t 。再如，要产生t = 1 0 0 0 n s 的时间间隔，可以取f c - t = 1 0 0 姗i z 及n = 1 0 0 ；如果要产生 1 0 0 0 0 0 0 1 n s 的时间间隔( 精确到l p s ) ，在同样n = 1 0 0 的情况下，就需要f o n = 9 9 9 9 9 9 9 m h z ( 精确到1 0 h z ) 。 2 1 2 延迟电路逻辑框图 延迟电路逻辑框图如图2 1 所示，虚线框内的逻辑是在c p l d 芯片内部，系统时钟c 由一个信号源经过比较器产生。 该电路的输入信号来自触发源，输出信号有三个，分别记为s t a r t ，s t o p 和g a t e 。 f f i ，f f 2 和f f 3 是同步触发器，他们串联的作用是减小触发器产生亚稳态的几率。f f l 的 5 中国科学技术大学硕士论文 d 脚接高电平，初始q 脚输出低电平，当时钟脚被触发后，q 脚输出高电平，经过两个系 统时钟周期的延迟后，f f 3 的q 脚被拉高( 即图中q 3 ) 。q 3 作为1 6 位计数器c t r 的使能 信号。高电平则计数器计数，计数器的时钟也是系统时钟c ，计数器的1 6 位输出数据经过 一个1 6 选1 的多路器m u x 作为f f l ，f f 2 和f f 3 的清零，多路器的选通由一个1 6 t 0 4 的译 码器控制。当计数器计数达到2 n 。1 ( n - 1 ，2 ，3 ，1 6 ，由多路器预先选择) 时，触发器f f i ， 、 图2 1 延迟电路逻辑框图 f f 2 和f f 3 被清零，q 3 变为低电平。因此，在触发信号来到后，q 3 输出一个长度为2 小1 个 系统时钟周期的正脉冲信号。这个脉冲信号经过f f i o 和f f i i 的延迟成为g a t e 的输出。 f f 6 和g l 组合可以使一个上升沿信号转变成一个时钟周期的正脉冲信号；同样的，f f 9 和 g 4 可以使一个下降沿信号转变成一个时钟周期的正脉冲信号。这样s t a r t 和s t o p 输出都 是一个时钟周期的正脉冲信号，他们和g a t e 信号的时序关系如图2 2 所示： s t a r t ji!一11一 1 s t o p 信号 ；几 信号：li - _ - _ _ _ _ - _ o - _ _ _ - _ _ _ _ _ _ _ _ _ _ _ _ _ - _ - o - _ _ l - - - 1 0 1 o - o o o o o o o o o o o o o o 一一 g a t e 信号广 g a t e 信号 ii oo一 一 图2 2 延迟电路输出信号时序图 6 中国科学技术大学硕士论文 在图2 1 中还设计了多个开关。开关s s p 的作用是将s t o p 信号和s t a r t 信号同时在 s t a r t 端输出。开关i s t ，i s p 和i g 的作用可以改变输出信号的极性，将正脉冲变为负脉 冲。 另外，根据图2 1 的逻辑电路，该延迟发生器将最少产生一个时钟周期的延迟信号，也 就是说，该延迟发生器至少有一个时钟周期的固定延迟，当然该延迟由时钟频率决定，对应 于1 0 0 m h z 的时钟将有1 0 n s 的固定延迟。为了得到更小的延迟量，在s t a r t 信号后面加入 一段延迟线，以抵消固定延迟。 2 2 时序控制系统 在2 1 中叙述了上述论文文中延迟发生器的主要设计思路，这个方法很有新意，得到的 测试结果也令人激动，但就实际应用而言而存在一些问题。本文在其延迟电路逻辑的基础上， 提出了一个新的时序控制系统。 2 2 1 时序控制系统的时钟 时钟在时序控制系统中具用重要的作用，该论文中延迟器的时钟来自信号源，好的信 号源精度较高，且调节方便，但对于大量应用显然是不合适的。因此，需要为时序控制系统 设计一个时钟电路来产生可精密调节的时钟。本文采用d d s 技术来产生符合需求的时钟， 关于d d s 的原理介绍将在2 1 3 中详细介绍。 2 2 2 时序控制电路 该论文中延迟电路是基于一块c p l d 芯片，而c p l d 和f p g a 等此类的可编程逻辑芯 片的抖动偏差要想达到l o p s 或者2 0 p s 以下是很困难的，虽然该论文中给出的指标非常好， 但我们有必要找到一种更可靠的方法来保证较低的j i t t e r 。在所有数字电路中，e c l ( e m i t t e r c o u p l e dl o g i c ) 工作速度最高，所以考虑用e c l 电平的元器件来构成时序控制电路。e c l 电路是由一个差分对管和一对射随器组成的，所以输入阻抗大，输出阻抗小，驱动能力强， 信号检测能力高，差分输出，抗共模干扰能力强。但是由于单元门的开关管对是轮流导通的， 7 中国科学技术大学硕士论文 对整个电路来讲没有“截止”状态，所以电路的功耗较大。目前先进的e c l 芯片的j i t t e r 已经做到p s 量级。 时序控制电路的逻辑基本上与该论文一致，只是在计数器部分需要改进。该文采用1 6 位多路器和1 6 t 0 4 译码器可能是便于外部控制，但限制了计数器的功能。这种限制可能因为 其系统时钟来自可大范围调节的信号源而显得无关紧要，如果时钟频率调节范围有限或者不 宜大范围调节，那么增加计数器的有效范围也是有意义的。本文采用计数器的最高位输出作 为图2 1 中触发器f f i ，f f 2 和f f 3 的清零，通过对计数器的预置数来控制计数器的计数。 例如对于1 6 位计数器( 输入d 1 5 - d 0 ，输出q 1 5 q o ) ，采用q 1 5 作为上述触发器的清零， 如果计数1 0 ，则预置计数器7 f f 6 ( 1 6 进制) ，计数1 0 0 ，则预置计数器7 f 9 c ，以此类推。 具体的时序控制电路设计将第三章介绍。 2 3d d s 原理 d d s 是直接频率合成( d i r e c td i g i t a ls y n t h e s i s ) 的缩写，是从相位概念出发直接合成所 需波形的一种频率合成技术【5 1 。这种技术具有频率分辨率高，相对带宽宽，转换速度快及相 位噪声低等优点【6 j 。 2 3 1d d s 构成 一个较为完整的直接数字频率合成器( d i r e c td i g i t a ls y n t h e s i z e r ) 由相位累加器，加法 器，波形存储r o m ，d a 转换器和低通滤波器( l p f ) 组成。其原理框图如图2 3 所示。 k & 频率控 图2 3d d s 原理框图 其中k 为频率控制字，p 为相位控制字，w 为波形控制字，为参考时钟频率，n 为 8 中国科学技术大学硕士论文 相位累加器的字长，d 为r o m 数据位及d a 转换器的字长。相位累加器在时钟e 的控制下 以步长k 作累加，输出的n 位二进制码与相位控制字p 及波形控制字w 相加后作为波形 r o m 的地址，对波形r o m 进行寻址，波形r o m 输出d 位的幅度码s ( n ) 经d a 转换器变 成阶梯波s ( o ，再经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形形状 取决于波形r o m 中存放的幅度码，因此用d d s 可以产生任意波形。 2 3 2 正弦波输出d d s d d s 可以产生任意波形的信号，但本文是用d d s 产生时钟，因此只需要用到最简单的 产生正弦波的d d s 。图2 4 是正弦波d d s 框图及信号流程图【7 j 。 r 一_ 一- 一一一一_ 一一一一_ 。一_ - - 一i ii l瞰s 毫 0 a 珏氟疆 ：r 勰i p h s ca c c u m u l a t o rp h a s et oa m p l i t u d e 西，a j c o 嘲嗽0 嗨，l l if i l t e ro m p u t o u t p u tc o a v e r 啦o u t p u t l 堕 i 弋力 一 j 露v、 堑一坠 。 卜1- ，1 - ，7 门 r 勺? 。 ，蚶： 门| | ，v 图2 4 正弦波d d s 框图及信号流程图 d d s 的核心是相位累加器( p h a s e a c c u m u l a t o r ) ，它由相同位数的频率寄存器( f r e q u e n c y r e g i s t e r ) ，加法器和相位寄存器( p h a s er e g i s t e r ) 组成( 图2 4 中位数是j ) 。每来一个时钟 l l 【，加法器将频率寄存器内储存的频率控制字ap 与相位寄存器输出的累加相位相加，再把 相加后韵结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位 数据反馈到加法器的输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。 这样，相位累加器在时钟作用下进行相位累加。当累加器累加满量时就会产生一次溢出。完 9 中国科学技术大学硕士论文 成个周期性的动作。 相位累加器输出的数据作为波形存储器( r o m ) 的取样地址进行相位- 幅值转换。n 位的寻址r o m 相当于把3 6 0 度的正弦信号离散成具有2 n 个样值的序列，若波形r o m 有d 位数据位，则2 n 个样值得幅值以d 位二进制数值固化在r o m 中，按照地址的不同可以输 出相应相位的正弦信号的幅值。 d a 转换器的作用是把合成的正弦波数字量转换成模拟量。正弦幅度量化序列经d a 转换后变成了包络为正弦波的阶梯波。需要注意的是，d d s 对d a c 的分辨率有定的要求， d a c 钓分辨率越高，合成的正弦波的台阶数就越多，输出的波形的精度也就越高。 d a 转换器输出的波形还需要进行滤波，将在2 3 4 讨论。 2 3 3d o s 方程 d d s 方程就是d d s 输出信号频率与系统时钟频率的关系公式。 f o i l i = k * f c i k 2 n 其中是d d s 输出信号频率； f k 是d d s 内部系统时钟频率； k 是频率控制字； n 是频率寄存器位数。 由d d s 方程可知，d d s 输出频率的最小值为f 。以n ；而d d s 输出频率的最大值还由 尼奎斯特( n y q u i s t ) 采样定理决定，即为f c 墩2 ，通常取4 0 f c 略在最大值和最小值之间， d d s 输出频率可以根据k 的设定以f 。l 以n 为频率间隔移动。如果n 足够大，那么就可以得 到非常细的频率间隔，也就能得到非常精确的时钟频率。 2 3 4 低通滤波器 低通滤波器对于d d s 来说相当重要。对d a c 输出的阶梯波进行频谱分析，可知除基 频外，还存在分布在f d k ，2 f c i k ，等f o 忸处的混叠信号，幅值包络为辛格函数。图 2 5 是一个例子，其中f c m 为3 0 0 m t t z ，f 叫为8 0 m h z 。另一方面，当输出频率接近n y q u i s t 频率( f o 毗2 ) 时，采样点数越少，其输出的杂散干扰更大。由此可见，为了取出。必须 l o 中国科学技术大学硕士论文 在d a c 的输出端接入截止频率为f o 出2 的低通滤波器。 关于滤波器的选择，由于有源滤波器中运算放大器的开环增益和频带往往受到限制而 主要应用于低频场合，因此采用无源滤波器。应用较为普遍的主要有巴特沃思滤波器，切比 雪夫滤波器和椭圆滤波器【g 】。前两种滤波器的传递函数都是一个常数除以一个多项式，为全 极点网络，仅在无限大阻带处衰减为无限大，而椭圆函数滤波器在有限的频率上既有零点又 有极点。极零点在通带内产生等波纹，阻带内的有限传输零点减小了过渡区，可获得极为陡 峭的衰减特性曲线f 9 】，所以采用椭圆函数滤波器。图2 6 是巴特沃思滤波器，切比雪夫滤波 od b 赳赳甚盈出赳 器和椭圆函数滤波器的特性比较图。由图可见，椭圆函数滤波器在过渡区内具有快的多得衰 减速率【1 0 1 。图2 7 是椭圆函数滤波器的电路拓扑图，根据滤波的幅频特性，电路的输入输出 阻抗匹配，截止频率等参数确定元件值【l l 】。 葛 酱 薹 鬟 o 一 一 一翰 一4 0 一 。理 磷 想 一 低 一 通 l2 晰 上i 厶 厶l 蛆 抛 锄 葛叠ldiliv一是口嚣 中国科学技术大学硕上论文 图2 6 滤波器比较图图2 7 椭圆滤波器电路拓扑图 2 3 5d d s 相比于p l l 的优势 p l l ( p h a s e - l o c k e dl o o p ) 频率合成技术长久以来应用广泛。那么d d s 相比于p l l 有哪 些优势呢【2 12 1 ) d d s 的频率调节更方便更迅速； 2 ) d d s 的频率精度更高，在理论上可以达到微赫兹： 3 ) d d s 输出频率的范围很大，从微赫兹到几百兆赫兹； 4 ) d d s 可以轻易的实现高速数字相位和频率调制； 总之，相比于其他时钟技术，d d s 可以输出频率分辨率非常小，频率变化范围很大的 时钟信号。 2 3 6d d s 实现方波输出 本文用d d s 输出作为数字系统的时钟信号，因此需要将正弦波信号通过一个高速比较 器转变为方波，如图2 8 所示。 彩2 图2 8 时钟信号发生器 1 2 中国科学技术大学硕士论文 第三章时序控制系统实现 时序控制系统主要由三个部分组成： 1 将高精度时钟转换为高精度时间间隔( 或延迟) 的时序控制电路； 2 产生高精度时钟的电路； 3 接口电路。 图3 1 时序控制系统框图 延迟系统框图如图3 1 所示，下面分节详细叙述。 3 1 时序控制电路 时序控制电路采用3 3 p e c l 电平，器件主要采用o ns e m i c o n d u c t o r 公司的e c l i n p s 系 列芯片【1 3 1 ，该系列芯片的j i n e r 全部在p s 量级。 3 1 1 芯片选择 时序控制电路逻辑图依然参照图2 1 ，去掉多路器。另外，为了简化电路( e c l 器件功 耗很高) ，将三路输出最后的可调脉冲正负的异或门和同步触发器略去。由此我们可以统计 出各种逻辑器件的需求量：1 6 位计数器1 个，d 触发器8 个，两输入与f - j2 个，三输入与 门1 个，两输入或门一个，反相器3 个。 因为e c l 信号是差分信号，故反相器可以通过将正负信号反接实现；三输入的与门可 1 3 中国科学技术大学硕士论文 以转换成两个两输入的与门，这样就需要4 个两输入的与门，用一块m c l 0 0 e p l 0 5 ( 4 个两 差分输入与门) 实现；或门用一块m c l 0 0 e p l 0 1 ( 4 个四单端输入或门) 实现，多余的管脚 作保留管脚：d 触发器用两块m c l 0 0 e p l 3 1 ( 4 个d 触发器) 实现；计数器用两块8 位同步 计数器m c l 0 0 e p 0 1 6 实现。 此外，考虑到触发器的驱动能力有限，在输出信号的最后使用线接受器m c l 0 0 e p l1 6 作为输出驱动。 3 1 2 计数器级联 关于逻辑芯片的连接无需赘述，这里只说下计数器的级联。1 6 位计数器是由两个8 位 计数器并行级联而成，如图3 2 。其中时钟c l k 信号是差分输入，e n 是计数器使能信号， r e s e t 是清零信号，l o a d 是预置数使能信号，p 7 p o 是预置数管脚，q 7 q 0 是输出管脚， d 1 5 是最终输出的信号，相当于1 6 位计数器输出最高位管脚的信号。并行级联的好处是可 以避免因进位信号不稳定带来的问题。 图3 2 计数器并行级联 3 1 3 下拉电阻和匹配电阻 e c l 输出结构由于内部没有输出电阻，所以必须要下拉电阻才有信号输出。同时为了 保证信号完整性，需要在下一级输入前加入匹配电阻，这样可以用一个电阻同时达到下拉电 1 4 中国科学技术大学硕上论文 阻和匹配电阻的效果，典型的e c l 并联匹配电路如图3 3 所示【1 4 】。v t r 的好处是可以减小功 耗( 如果直接接v e e 的话功耗太大) ，弊端是引入了一个新的电源。为了不引入新的电源， 通常用戴维宁匹配，它通过增加电阻来减小功耗。图3 4 是单端e c l 信号的戴维宁匹配示 图3 3e c l 并联匹配 坼 晰= 一z o v 、f c c 1 i i l i i j v e e 图3 4 单端e c l 戴维宁匹配 意图，其中r 2 - - 2 6 z o ，r l = r 2 1 6 ，如果z o _ 5 0q ，则r l = 8 1q ，r 2 = 3 0q 。 延迟电路中绝大部分l v p e c l 信号都是差分信号，因为d 触发器m c l 0 0 e p l 3 1 的d 输 入是单端，故也有少量单端信号。如果差分输出只用到端，不用的另一端也要做相同的下 拉。 3 2 时钟电路 本文采用d d s 技术来产生时序控制电路所需要的时钟。 1 5 一 影矍| 一 一 路 一 i-iiiii- 中国科学技术大学硕士论文 3 2 1 时钟要求 1 时钟频率范围 根据时序控制电路的逻辑，时序控制系统将至少产生一个时钟周期的固定延迟，为了 使固定延迟较小，时钟频率不能太小：同时，为了不给芯片选择和p c b 板设计带来过高的 要求，时钟频率也不宜过高。因此，本文将时钟频率定在4 0 m h z 上下浮动。 2 时钟频率分辨 时序控制电路的时钟要求是精密可调的，即频率分辨要求较高。取时钟频率f 。, = 4 0 m h z ， 计数器计满数n = 2 1 s = 3 2 7 6 8 ，则输出时间间隔t = n f c 眦= 8 1 9 2 0 0 n s 。若希望得到时间间隔 t i = 8 1 9 2 0 0 0 i n s ，在计数不变的情况下，可算得l i l = 3 9 9 9 9 9 9 9 5 1 m h z 。- 墩l = o 4 9 h z ，即 为了使时间间隔在8 0 0l as 附近的分辨达到1 0 p s ，时钟的频率分辨必须达到0 5 h z 。 3 占空比( d u t yc y c l e ) 本文时钟对占空比的要求不高，定为4 0 ：6 0 。 4 时钟偏差( s k e w ) 本文时钟对s k e w 的要求不高，在满足时钟占空比和时序逻辑关系的前提下越小越好。 5 时钟抖动( j i t t e r ) j i t t e r 是本文的一个重要指标虽然频率分辨很高，但如果抖动很大的话，频率分辨的 意义也就不大，本文要求时钟抖动偏差小于2 5 p sr m s 。 3 2 2d d s 实现 根据上述时钟要求，本文以a d 公司的d d s 芯片a d 9 8 5 2 为核心构建了时钟电路。 a d 9 8 5 2 内部包含高速、高性能d a 转换器及高速比较器，以形成可编程、可灵活使用的频 率合成功能。外接精密时钟源时，a d 9 8 5 2 可以输出一个频谱纯净、频率和相位都可以编程 控制且稳定性良好的模拟正弦波。a d 9 8 5 2 输出的正弦波也可以通过其内部比较器方便的转 换成方波输出。图3 5 是a d 9 8 5 2 的内部结构图n 5 1 。 ， b 9 8 5 2 的主要特点有： 1 内部时钟最高达3 0 0 m h z ，输出信号最大为1 2 0 蛐z ； 2 集成1 2 位d a 转换器，具有良好的动态性能：在1 0 0 姗z 输出时，d a c 输出的抑制寄生 动态范围( s f d r ) 仍具有8 0 d b ； 1 6 中国科学技术大学硕士论文 3 内含4 2 0 倍可编程参考时钟倍乘器，可方便地在内部产生高频时钟信号，免除了对 外部高频振荡器的需要，减小了由于外频过高而产生的相位噪声删； p 【懋l g n o n a l 玑o c xd i a g j 刚t m 脚冒帆黜唱数嚣。般黼 。m 口啪铲娴 图3 5 a d 9 8 5 2 内部结构图 4 频率分辨率高，内有双向4 8 位可编程频率寄存器，3 0 0 m h z 系统时钟下输出频率的精度 小于0 1 h m 5 内含j i t t e r 为3 p sr m s 的高速比较器 6 相位可调，内含双向1 4 位可编程相位偏移寄存器： 7 时钟发生模式下，ji t t e r 小于2 5 p sr m s ； 8 控制接口简单，可选择串行( i o m ) 或并行( 1 0 0 m ) 方式： 9 3 3 v 电源供电，l v c m o s ； 1 0 低功耗，最大功耗小于5 0 0 m w ； 1 1 采用小型8 0 引脚l o p f ( 1 4 1 4 1 4 2 ) 封装形式； 1 2 工作温度范围为一4 5 到8 0 度等。 a d 9 8 5 2 有5 种工作模式，本文只用到其中最简单的s i n g l e - t o n e 模式，该模式可以根据寄 存器的配置输出所需的单一的波形，本文是时钟方波。延迟系统时钟电路框图如图3 6 所示。 下面分别筒述。 晶振：外部晶振选用v e c t r o n 公式的v c c i b 3 b 一5 0 m 0 0 0 ，时钟频率是5 0 删z 倍频器：a d 9 8 5 2 内部集成的倍频器通过对相关寄存器的配置设定为6 倍，这样得到3 0 0 删z 的内部参考时钟，参考时钟送入d d sc o r e 和d a c q a ； d d sc o r e ：由图3 5 可知d d sc o r e 主要包括相位累加器和相位幅度转换器，它们和d a c 组 1 7 中国科学技术大学硕士论文 成一个正弦波d d s ，输出频率由储存在频率寄存器中的频率控制字决定。频率寄存器是4 8 位，参考时钟是3 0 0 e - h ，如果要产生4 0 砌- h 的正弦波输出，则频率控制字的大小为 4 0 * 2 3 0 0 = 3 7 5 2 9 9 9 6 8 9 4 7 5 4 1 3 3 ，把小数点后略去再转为1 6 进制即为2 2 2 2 2 2 2 2 2 2 2 2 ，这也 就是要存入频率寄存器中的数据。 图3 6 时钟电路框图 寄存器：寄存器除了存储上述倍频数据和频率控制字外，还有其他一些作用，包括工作 模式的选择，其他部分的使用方式等等。详细寄存器如表3 1 ： 配置数据传输；采用并行传输的方式，总共有6 位地址线和8 位数据线，同步传输时钟 由外部给入。如果要产生4 0 删z 时钟，根据表3 1 ，需要传输的数据( 1 4 位) 如下： 0 翟0 4 2 2 ，0 5 2 2 ，0 6 2 2 ，0 7 2 2 ，0 8 2 2 ，0 9 2 2 ，1 9 8 0 ，1 d 0 4 ，i e 4 6 ，2 0 0 0 ，2 5 0 0 。 低通滤波：在2 ，3 4 中说明了采用椭圆滤波器的好处。图3 7 是a d 9 8 5 2d a t a s h e e t 中 推荐的一种滤波电路。其截止频率为a d 9 8 5 2 可输出的最大频率1 2 0 1 t 庇i z 。这个电路的仿真效 果很好，但是如此精确的电容和电感不容易购买，特别是电感很少有这么小的；另一方面本 文的a d 9 8 5 2 输出频率主要在4 0 1 怔i z 左右，因此设计滤波器的截止频率小于5 0 m h z 。图3 8 是实际采用的滤波电路，电容和电感元件都采用方便购买的。图3 9 是对该滤波电路的仿真 1 8 中国科学技术大学硕士论文 1 2 0 m h zl o w - p a s sf i l t e r c 3 2 2 2 p f c 3 3 1 2 p f c 3 4 8 2 p f i i i i l 4l tl 2 8 2 n h6 8 rh 6 8 n h in n n 一、 i n 1n i ，、m c 4c 5 c 铷- l 。2 7 p f 。 。4 7 p f 。3 9 p f 。一 图3 71 2 0 m h z 低通椭圆滤波器 f l x a r d l c !s a 划 d h l - m i d ， d 鳃钯k 一妯盯k i y 蛐 d e 正m h l l 口i i n任t7瑚“啦lsm i 珏3瑚t ：碰“嘲ov 如 o n 雠a 如啦r 覃西嘟# l 弋1 3 ：8 ( 班尊1 5 - 1 4d o 时t c “ln i 雠t0 0 h o lp h a ba d j t u cr e g i s t e r # l 7 ：曲 。 o 国 一 0 2l p e a * e 咖腿r c d 啦r 撑2 1 3 ：8 ： c 瞰扛l5 j1 4d o n lcjie)ph02o 嘶 o ， 鸳a d j l l 且m 面_ 咐撑2 t 7 ：0 h 0 42 f r e q u m o t u n i _ m iw o r d1 f m 日p e n c y1 o 曲 0 5 艮钢n 碍曩l 趟珥w 刊la 垒3 奎o a h 0 6f r e q u e u c yt u u u 堰w o r d1 】1 ：2 4 0 0 h 0 7 f f 唧。t u 咄w 。r d1 频率控制字 o 嘶 0 8 f t t q u c a c , t u a l a z w o f d l 1 5 ：睁o 嘶 0 9 f z e q u c a 盯t u a i a gw o f d1 7 ：0 o 啦 o a， 矗唧匝掣t u r d n = w o r d2 脚t t g2o m o b f 叫呵t u r d n 0w o r d2 ，争j 2 o 强 o c f r e q u e n c y t u a i n gw o f d2 3 l ：2 4 o 啦 0 d p f e q u e n c yt 啦w o t d2 0 嘶 1 2 d d 口f r e q u c a c ，r 霄o f d o 嘶 4d | | uf ：e q u e a c yw o r d 1 5 ：肛 h 5d d uf f c q u c r c yf f o t dq ：0 ， o 沌 1 6摹 u p d | t ec l o c k 0 0 蛀 1 7 u p d 啦c l o c k 砌l j 9 u l ，d kc j o c k 7 ： o h j a6 薯 - 肾勘r e c l o c k lo ：l “t r a m2 ，2 2 1 ，d o 巾c 删 o o h l b l h m pr a t ea o 矗1 5 ：a ，伽1 l c m m pr a t ec l o c k 7 ：0 ，0 0 电 7d o o l d d o u fc o m p p d r 叫t f 臂4 c o r m o !d c p pd r g p d】0 b 1 dc a g e c ”c u e ，劓旧岍d c p d c r