（电路与系统专业论文）018μm+cmos工艺双模分频器和58ghz低噪声放大器设计.pdf

摘要 当前无线通信的快速增长为射频集成电路带来了巨大的市场需求。随着c m o s 工艺特征尺寸的 不断减小，m o s 场效应管的截止频率已经超过1 0 0g h z ，这使得c m o s ：【艺成为射频集成电路设计 的一个重要选择。为了提高市场竞争力，采用具有高集成度、低成本，低功耗和易于集成等优点的 c m o s 工艺进行高速电路和射频电路设计成为了近几年集成电路设计的热点。本文的研究内容基于 0 1 8 | l i i lc m o s 工艺，主要包括两部分：高速双模分频器设计和5 8g h z 低噪声放大器设计。 双模分频器主要应用于锁相环频率合成电路中，本文给出了一个分频模数为l o 1 1 的双模分频 器的设计过程。首先分析了分频器的数字逻辑实现过程，然后讨论了c m o s 数字逻辑电路的一些基 本要点和元素，其中重点讨论了反相器、传输门和d 触发器( d f f ) 等常用的数字逻辑单元的设计 方法，并采用源极偶合场效应晶体管逻辑( s c f l ) 触发器作为分频器基本单元。接着给出了1 0 1 1 的双模分频器的仿真波形和版图设计。后仿真结果表明在输入时钟频率为3g h z 时分频器能正常工 作。 低噪声放大器决定了射频接收机的整体噪声性能，本文设计的低噪声放大器中心工作频率为5 8 g h z ，可应用于i e e e8 0 2 1 l a w l a n 系统。采用了源极电感反馈式结构，并改进了输入电路结构，使 输入匹配更加简单方便。应用全新的电感模型和参数提取方法，解决了后仿真中缺乏电感参数的问 题。通过仿真软件对低噪声放大器电路进行了系统仿真和参数优化，同时给出了芯片版图设计。电 路后仿真结果表明，该低噪声放大器具有较好的噪声性能、线性度和良好的输入输出匹配，并且具 有合适的增益和较低的功耗，性能完全满足设计指标的要求。 【关键词】c m o s 工艺，双模分频器，源极偶合场效应晶体管逻辑，低噪声放大器，输入匹配 a b s t r a c t a b s t r a c t t h er a p i dp r o g r e s si nm o d e mw i r e l e s sc o m m u n i c a t i o nh a si n d u c e dal a r g ed e m a n df o rt h er a d i o f r e q u e n c yi n t e g r a t e dc i r c u i t s ( r f i c s ) w i t ht h ec o n t i n u o u ss e a l i n go fc m o st e c h n o l o g y , t h ec u t o f f f r e q u e n c yo f m o s f e th a se x c e e d e d1 0 0 g h z , w h i c hm a k e st h ec m o st e c h n o l o g yag o o dc a n d i d a t ef o r t h er e a l i z a t i o no fr f i c s w i t ht h e a d v a n t a g eo fl o wc o s t , h i g hd e n s i t y o fi n t e g r a t i o n ，l o w p o w e r - c o n s u m p t i o na n de a s eo fi n t e g r a t i o ni ns y s t e m - o n - c h i p ( s o c ) ，c m o st e c h n o l o g yb e c o m e sa h i 曲l i g h tp o i n tf o rd e s i g no f h i g h - s p e e dl c sa n dr f - i c s b a s e do n0 1 8 t t mc m o st e c h n o l o g y ，t h er e s e a r c h f i e l di nt h i sp a p e ri n c l u d e st w op a r r s ：d e s i g nf o rh i g h s p = dd u a l - m o d ef r e q u e n c yd i v i d e ra n dd e s i g nf o r5 8 g h zl o wn o i s ea m p l i f i e r ( l n a ) t h em a i na p p l i c a t i o nf o rd u a l m o d ef r e q u e n c yd i v i d e ri st h ef r e q u e n c ys y n t h e s i z e rw i t hp h a s e l o c k e d l o o p0 l l ) t h i sp a p e r n bad e s i g np r o c e s sf o rt h a td i v i d e r 、v i t i lm o d c1 0 i1 f i r s to fa l l ，ad i g i t a l l o g i cp r o c e s sf o rt h a td i v i d e ri sa n a l y z e d t h e ns o m eb a s i cp o i n t sa n de l e m e n t sa b o u tc m o sd i g i t a ll o g i c c i r c u i t sa r ed i s c u s s e d ，w h i c hf o c u so nt h o s ec o m m o nm e t h o d so fd i g i t a le l e m e n t s , i n c l u d i n gi n v e r t e r , t r a n s f e rg a t ea n dd f l i p - f l o p ( d f f ) s o u r c ec o u p l e df e tl o g i c ( s c f l ) d f fi si n t r o d u c e df o rt h e e l e m e n tc e l lo fd i v i d e rf u r t h e r m o r e ，t h ed i v i d e r ss i m u l a t i o nw a v e f o r ma n dl a y o u ti sf o l l o w e d p o s t s i m u l a t i o nr e s u l t ss h o w st h a tt h ed i v i d e rc a nw o r ks t a b l yu n d e rt h ei n p u tf r e q u e n c yo f 3g h z t h e t o t a ln o i s ep e r f o r m a n c e o f a r fr e c e i v e r i s d e c i d e db y l n a t h ec e n t e r f r e q u e n c yo f l n a i n t h i s p a p e ri s5 gg h z , w h i c hi sa p p l i c a b l et ot h ew l a ns y s t e mo fi e e e8 0 2 1l a w i t hs o u r c ei n d u c t i v e d e g e n e r a t i o ns t r u c t u r ea n di m p r o v e di n p u tc i r c u i ts t r u c t u r e ，t h ei n p u tm a t c h i n gi se a s i e rt o r e a l i z e a c o m p l e t e l yn e wi n d u c t o rm o d e la n di t sp a r a m e t e re x t r a c t i o nm e t h o dm i n n o d u e e d w h i c hr e s o l v et h e n e c e s s a r yo f i n d u c t o rm o d e li np o s ts i m u l a t i o n s y s t e ms i m u l a t i o na n dp a r a m e t e ro p t i m i z a t i o no nt h el n a i sd o n eb ys o f t w a r ea n dt h ec h i pl a y o u ti sf o l l o w e d t h ep o s ts i m u l a t i o no i lt h i sc i r c u i ts h o w st h i sl n a a c h i e v eg o o dn o i s ep e r f o r m a n c e ，p r o p e rl i n e a r i t y , g o o di n p u ta n do u t p u tm a t c h i n g t h ep o w e rg a i ni sa l s o p r o p e ra n dt h ep o w e rc o n s u m p t i o ni sr e l a t i v e l yl o w t h eg e n e r a lp e r f o r m a n c ec o m p l e t e l yf i tt h ed e s i g n o b j e c t k e yw o r d s c m o st e c h n o l o g y , d u a l m o d ed i v i d e r , s o u r c ec o u p l e df e tl o g i c l o wn o i s ea m p l i f i e r , i n p u tm a t c h i n g 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成 果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并 表示了谢意。 研究生签名：蓝堑丝日期：皇丝z 墨：! 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公靠( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研 究生院办理。 研究生签名：蓝矗：丝 导师签名：盔荔逗：日期：趣生：3 ： 第一章绪论 1 1 引言 第一章绪论 无线通信是目前通信领域最热门的通信方式，它使人们真正有可能实现随时随地获取信息、保 持数据和语音的通信。从蜂窝电话、无线互联网接入到g p s 和r f i d 等，这些都影响到人们的日常 生活和1 ：作方式。无线通信的迅速发展，为射频集成电路带来了巨大的市场需求。由于硅双极性【 艺( b i p o l a rj u n c t i o n t r a n s i s t o r ，b j t ) 、砷化镓( g a a s ) 工艺和锗硅( s i g e ) 工艺在射频集成电路设 计方面具有较大的优势，早期的射频集成电路( r a d i of r e q u e n c yi n t e r g r a t e dc i r c u i t ，r f i c ) 大多采 用这些工艺来实现。但是近几年来，随着c m o s 工艺的迅速发展，m o s 场效应管的截止频率已经 达到了超过1 0 0 g h z ，这就使得采用c m o s 工艺实现射频集成电路成为了可能i l l 。同时，随着c m o s 工艺产能的迅速提高，其成本不断的降低，且还拥有高集成度、低功耗等诸多优势，吸引了越来越 多的射频设计师和集成电路设计公司选用c m o s 工艺来实现可应用于无线通信的射频集成电路。 针对不同的应用要求、应用领域和范围，无线通信系统可相应地分为无线广域网( w w a n ) 、 无线局域网( w l a n ) 和无线个域网( w p a n ) 。现代无线广域网的通信标准有g p r s 3 g b 3 g 和i e e e 8 0 2 1 6 e 等( 对应技术为w c d m a 、c d m a 2 0 0 0 、t n s c d m a 、h s p a 、w i m a x 等) ；无线局域网的 通信标准有i e e e8 0 2 1 l a b g 和h i p e r l a n l h i p e r l a n 2 ；无线个域网对应的通信技术有蓝牙 ( b l u e t o o t h ) 和w i f i 。这些标准从覆盖范围、移动速率、数据传输速率以及系统的安全性和漫游等 方面，从不同的侧面覆盖了从家庭、办公室、大楼到城市乃至全球的各种范围中固定或移动的无线 数据、语音和多媒体通信的要求。无线局域网是计算机网络与无线通信技术相结合的产物。 目前广泛应用的无线局域网标准主要是i e e e 推出的8 0 2 1 1 系列标准1 2 1 。其中8 0 2 1 l b 工作于 2 4 g h z 频段，支持5 5 m t ，p s 和1 1 m b p s 两种数据速率；8 0 2 1 l as e 作在5 g h z 频段( 5 1 5 5 2 5 g h z 、 5 2 5 5 3 5 g h z 、5 7 2 5 5 8 2 5 g h z ) ，支持的数据速率达到5 4 m b p s ：8 0 2 tl g 则向下兼容8 0 2 1 l b 兼容标 准，同样工作在2 4 g h z 频段，但其数据速率则同8 0 2 1 l a 相同，为5 4 m b p s 。8 0 2 1 1 a 工作的5 g h z 频段在美国为u - n i l 频段，是免许可证频段。但是在我国，5 7 2 5 5 8 2 5 g h z 这一频段的使用需要上 报省、自治区、直辖市无线电管理机构批准。不过随着8 0 2 i l a 设备的成熟和市场规模的扩大以及信 道资源的越发紧张，基础电信返营商已经大最申请并开始启用5 8 g h z 这一频段建设未来的无线局域 网。 1 2 频率综合 无线通信系统的收发舣方部需要将数字基带信号凋制剑较高的射频频段内进行发射平接收，因 东南大学硕士学位论文 此混频器成为了无线发射机和接收机都必不可少的部件。混频器所需要的本振信号一般不能直接通 过晶振获得，需要由频率综合器合成后产生，而频率综合器多采用锁相环( p h a s e - l o c k e dl o o p ，p l l ) 结构来实现。一个典型的p l l 结构频率综合器如图1 1 所示p 1 。为了耍实现输出本振信号f o 按照协 议要求而改变，一般的办法就是通过改变频率综合器中的反馈回路，即改变分频器的分频数，从而 调整压控振荡器的输出频率来实现。 图1 1 一个典型的p l l 结构频率综合器 图1 1 中从压控振荡器( v c o ) 输出的高频信号f o 经过分频器的降频为f d ，再与参考信号f r 比较，产生控制电压调整压控振荡器的输出振荡频率。可以看出，双模前置分频器是锁相环的重要 组成部分，位于锁相环的反馈回路上，由于工作在电路的最高频率，是功耗最高的部件。研究和开 发低功耗，低相位噪声的双模预分频器对锁相环及其功能的实现有着重要的意义和价值。 1 3 无线射频接收机 无线射频接收机的工作是将从天线接收到的射频信号转换为低频的基带信号，供后继的基带电 路处理。根据不同的调制方式以及不同的数据信号要求，射频接收机有多种组织方式，如超外差式、 直接变频、宽带中频、数字中频等多种结构1 4 1 1 5 l 。图1 2 是一个用于8 0 2 i l a 系统的无线射频接收机 的射频电路部分框图p i 。无论采用那种结构，其电路的莉端，也就是和天线直接相连的模块，一般 都是低噪声放大器( l o wn o i s ea m p l i f i e r ) 。低噪放的功能是提供足够的增益来克服后续各级( 如混 频器) 的噪卢，当然除了这一增益而义要求附加尽可能少的噪声，并且应当能接收大的信号而又不 失真。 第一章绪论 图1 - 28 0 2 1 1 a 无线射频接收机射频电路 通过对无线接收机的系统仿真可以得出一个结论，那就是接收机系统的噪声性能主要是由第一 级低噪声放大器的噪声性能决定的 7 1 。传统设计中，多采用单独设计的方法，将低噪放设计成分立 元件，且多采用砷化镓或b i c m o s 工艺来实现。但是随着c m o s 工艺的发展和集成度的提高以及 s y s t e mo nc h i p ( s o c ) 的提出，要求未来的通信系统都集成到单个c m o s 芯片上i ”。因此，射频接 收机前端电路中集成化的c m o s 低噪声放大器的设计是一个具有挑战性的工作。 1 4 论文组织 本论文的工作是采用0 1 8t u nc m o s 工艺，设计了可应用于频率综合器的双模分频器和应用于 5 8g h z 射频前端接收机的低噪声放大器。前者属于超高速数字电路设计，在设计方法上不同于一般 的人规模数字集成电路( v l s i ) ，所设计的单元全部采用定制和手动布局布线来完成。后者属于射 频电路设计，由于i ：作频率较高，且采用全集成方法来设计，故需要采用精确的电路模型来进行系 统仿真。全文包括如f 几个部分： 第一章概要介绍了舣模分频器和低噪声放人器在无线射频接收机中的重要性。 第一二章介绍了1 0 11 双模分频器的分频系统原理，并讨论了c m o s 数字逻辑电路的一些基本要 点和元素，且基于这些要素给出了分频器核心分频电路及输入输出接口的设计方法； 第二章给出了1 0 i l 舣模分频器的仿真结果和i 舨幽设计： 第四章介绍了射频集成电路设计的一些要点。 第斤章介纠低噪_ f 士j 放人器的性能指标及输入埘l 抗匹配的结构，f ：对输入匹配结构进行了改进。 东南大学硕士学位论文 第六章介绍了本文所设计的5 8g h z 全集成低噪声放大器的电路仿真结果。其中为了提高片上 电感的准确度，还应用最先进的方法对0 1 8 9 i nc m o s 电感进行了参数提取，并把提取结果应用到电 路的后仿真中。 第七章对本文的工作做了一个简单的总结。 第二章双模分频器电路逻辑原理与设计 第二章双模分频器电路逻辑原理与设计 分频器作为频率合成器中工作频率最高的数字电路部件，其逻辑设计和电路设计的出发点有些 不同。分频器逻辑设计属于数字设计范畴，而为了获得高速度，在电路设计中则采用全定制的方法， 这就面临着很多的挑战，包括系统结构、电路和逻辑模拟、芯片区域划分和版图设计等，分频器电 路都要通过电路设计实现对工艺的充分利用。 数字集成电路设计中，电路的性能、功耗、稳定性及芯片面积是衡量电路的四个主要指标，电 路优化的目标就是提高电路性能、降低功耗，提高稳定性，减小芯片面积。本论文所设计的分频电 路属于高速数字电路设计领域，采用全定制的设计方法，从m o s 晶体管级开始设计，然后进行单元 电路级以及模拟电路级的设计，直至最后整个芯片级的设计，在各级都要进行电路的优化。 本章首先从一个简单的抖动模数频率合成器的功能介绍入手，引出本文要设计的1 0 1 1 双模分 频器的逻辑结构，然后简要地介绍数字电路以及c m o s 逻辑电路，然后将重点介绍本文中使用的源 极耦合场效应管逻辑( s c f l ) 电路触发器。输入输出接口电路在芯片设计申也是非常关键的，它完 成内部电平与外部电平之间的相互转换，在本章的最后也将详细介绍到接口电路的设计。 2 1 引子= 一个简单的抖动模数频率合成器 锁相环系统所描述的一个闭合回路能够提供一个比输入频率高n 倍的输出频率，但是经典的锁 相环频率合成器由于采用整数分频，输出信号的频率增量必须是输入分量的整数倍，因此所要求的 频道间隔直接限制了环路带宽。解决这一办法的一个方法就是在两个分频模数之问抖动以产生小于 参考频率的频道间隔1 9 1 ，其结构如图2 1 所示框图。 r 1 。1 一 1 n ( n + 1 ) 一 。i 一 分频模数控制 图2 - 1 带有抖动模数的频率合成器框图 东南大学硕士学位论文 假设图中的分频模式n n + 1 在1 0 和1 1 之间以5 0 的分配比例来交替，那么有效的分频模式就 是平均值1 0 5 。改变任何一个分频模式所占时间的比例都将改变等效( 平均) 的分频模式。因此合 成的输出信号的频率增量也就可以小于参考频率信号。这种分频方式其实等效为一个分数分频器， 在分频器的k 个周期中对锁相环输出进行n + i 模式分频，而在剩下的周期中使用n 分频，所以平 均的模式为： = ( | + 1 ) ( ) + ( t 一= + 去 ( z 1 ) 于是 厶2 岛2 ( + 玄) 岛 ( 2 2 ) 我们看到分辨率是由k 决定的，所以最小的输出频率增量可以比参考频率小很多。 这里的抖动模数频率合成器只是一个简单的示意，实际上在通用的各种射频电路中，频率合成 器都是采用多级组合来得到，如第一章中图1 2 就是通过两次综合后的得到。但是无论采用哪种方 式，现代射频电路中的频率合成器都离不开双模多模分频器。 2 2 分频器系统设计 2 2 11 0 1 1 双模分频器系统概述 在设计前首先对本文所要设计的系统以及需要达到的指标进行一个简单的概述。 芯片名称：c m o s1 0 1l 双模分频器 实现功能：将输入时钟信号在控制信号控制下输出1 0 分频和1 1 分频两种时钟 工艺：0 1 8 啪c m o s 工艺 电源：1 8 v 时钟输入：l 路单端2 5 g h z 时钟输入 0 2 v 1 0 v 时钟输出：2 路双端差分时钟，o 2 v - i 0 v 高速i o ：接口5 0 f l 阻抗匹配 2 2 2 双模分频器系统逻辑结构 本文设计的1 0 il 双模分频器的逻辑结构如图2 - 2 所示。该分频电路主要r h - - 种功能模块组成： 第一部分为一个带与逻辑运算功能的d 触发器( l o g i cd f f ) ，其输入输出逻辑为q = oc a + b ) ；第 一二部分为三个具备酱通逻辑功能的d 触发器( d f f ) ；第三部分为一个二输入与逻辑fj 。时钟通过图 中c l k 端输入：c o n t r o l 端输入控制信号，实现1 0 1 1 选频功能；时钟分频后的信号经o u t 端输出。 6 第二章双摸分频器电路逻辑原理与设计 l i d q一d ”口一d ”口- 。d e l r pl 【 书专 al o g l c d f f 一 l c 一，口l jm 口一 竺至卜 b 俨d l a + 研 c i k c l k c o n t r o l 图2 - 21 0 1 1 双模分频器的逻辑结构图 以下简要分析一下分频器的工作方式。白左向右各个d 触发器的输出分别定义为q 1 ，q 2 ，q 3 ， q 4 ，则其总的时序逻辑为 e l ) = 9 3 ( q 2 ( 。，+ q 4 i ) c o n t r 0 1 ) ( 2 3 ) ( 1 ) 当c o n t r o l = o 时，有 q 1 ( ) = q 3 枷) q 2 。) ( 2 4 ) q 4 ( 1 = q 4 i ) q 3t ( 2 5 ) q 3 t 表示q 3 的上升沿到来时触发。 据此可画出q l 、q 2 、q 3 、q 4 的数字状态转移图，如图2 3 图2 - 3 当控制信号c o n t r o l = o 时分频器内部状态转移图 ( 2 ) 当c o n t r o l = l 时，有 q l 1 1 = q 3 1 , ( q 2 + q 4 ”) = ( 2 3 ( 。) 电2 ( 。) + 够q 4 q 4 1 。1 ) - 瓦q 3 个 此时q 1 、q 2 、q 3 、q 4 的数字状态转移幽如图2 4 7 ( 2 6 ) ( 2 7 ) 东南大学硕t 学位论文 图2 - 4 当控制信号c o n t r o l = l 时分频器内部状态转移图 由上述分析可知，输出时钟o u t 即q 4 的输出电平，在c o n t r o l = ( 时有5 个连续的高电平和5 个 连续的低电平，此时正好为输入频率的1 0 分频：c o n t r o l = l 时，q 4 有6 个连续的高电平和5 个连 续的低电平，正好为输入频率的为1 1 分频。1 0 分频时占空比为5 0 ，1 1 分频时占空比为5 5 6 。 为了将输入的时钟电平转换为分频器内部工作的时钟电平，需要在输入时钟和分频器核心电路 之间插入一些转换电路以及缓冲电路；同时为了增加输出模块的驱动能力以供测试，还需要在输出 电路后面加上输出缓冲器。这些转换电路和缓冲电路在图2 - 2 的系统框图中没有给出，后文中会详 细讨论到它们，此处不赘述。 2 3 数字电路基础 分频器从逻辑上来讲属于数字电路范畴，本文所使用的分频器以及接口电路中，用到了大量的 数字电路部件，如反相器和d 触发器。因此下面将简要地介绍一下c m o s 数字电路中最常用的反相 器和传输门，然后详细探讨d 触发器及其s c f l 的实现形式。 2 3 1c m o s 反相器 反相器是数字电路设计的重要基础，它直接产生数字电路所必须的0 和t 。反相器在数字电路 中主要用于实现开关和恢复逻辑功能。m o s 反相器的分析和设计中许多基本法则可以直接应用于与 非门和或非门及更加复杂的逻辑电路中。本节将对反相器电路的噪声容限、速度和功耗进行简单的 分析1 1 “。 ， 第二章双模分频器电路逻辑原理与设计 v d d ( a ) 电路结构 o u t v d d 百 ，! l o v c u l 圭 ；胁 上 v i n v d d v d d v l n g n d ( b ) 等效电路 图2 - 5 c m o s 反相器 c m o s 反相器的电路结构如幽2 - 5 ( a ) 。在数字电路的分析中反相器常用开关模型来分析，其工 作等效电路如图2 - 5 ( b ) 。当输入为高电平时，n m o s 闭合，p m o s 断开，输出与地接通，输出表现 为0 逻辑；当输入为低电平时，n m o s 断开，p m o s 闭合，输出与v d d 接通，输出表现为l 逻辑。 ( 1 ) 噪声容限 反相器的电压传输特性( v t c ) ，如图2 击所示： 由于在芯片内部信号线之间存在耦合电容，信号之间会相互干扰，这些干扰可视作噪声。一般 用噪声容限( n m ) 来衡量电路对噪声的抵抗能力，电路的抗干扰能力随噪声容限的增加而增强。噪 声容限分为低电平噪声容限( n m l ) 和高电平噪声容限( n m h j ， ，2 一 ( 2 8 ) n m h = v o 一v m 其中，v o n 是输出电平为逻辑“1 ”时的最大输出电压，v o l 是输出电平为逻辑“o 竹时的最小输出电 压，v 是仍能维持输出为逻辑妒的最大输入电压，v m 是仍能维持输出为逻辑1 的最小输入电压， v m 和v m 分别对应v t c 曲线中斜率等于l 的点。 ( 州 v 叫 v 札 v 【lv 埘 v 图2 - 6c m o s 反相器电压传输特性( v t c ) 只有当低电平噪声容限和商i 毡平噪声容限都比较大时，电路才有高的噪声容限。所以只有当电 乐转移曲线在输入为电源电乐的一r 处发生变化时，电路的啖声存限达剑最高，如幽2 7 所示。调 9 东南大学硕士学位论文 整反相器的p 管和n 管的宽长比可以使电压转移曲线发生改变。 v o u t ( v ) 2 v i n ( v ) 图2 7p 管和n 管宽长比对电压转移曲线的影响 因为n m o s 管载流子迁移率h 约为p m o s 管载流子迁移率的2 5 倍，郎：= 2 5 脚，所以 当p m o s 管和n m o s 管的栅宽比为w p - - 2 5 纾：时，电压转移曲线正好在输入电压为电源电压的一半 处发生变化。若增大p m o s 管的栅宽，曲线会向右平移，增大n m o s 管的栅宽，曲线会向左平移。 因此我们在设计中选取阡2 5 ，这样可获得最大的噪声容限。 c 2 ) 速度 在数字电路中，反相器电路的开关特性基本上决定着整个数字系统的工作速度。考虑图2 - 5 ( b ) 中的等效电路，反相器的传输延迟等于电源和地对负载电容的充放电时间i l l l ，计算公式如式( 2 9 ) 铲圭( f ，m + ) = 瓦c l 。i 1 + 寺 ( z 9 ) 其中c i 是反相器的负载电容，是电源电压，毛、分别为p m o s 管和n m o s 管的增益系数。 如果考虑输入信号的上升时间。和下降时间， t p h l 【“、2 tp l - m “、2压。矿( 2 ( 2 1 0 ) 由式( 2 9 ) 可以看出延迟时问与负载电容成正比，和电源电压成反比，提高、七n 有利于减小 延迟时间。 f f j 第二章双模分频器电路逻辑原理与设计 v d dv d d 图2 - 8 级联c m o s 反相器寄生电容 图2 - 8 显示了反相器的各种寄生电容，其中主要的电容有p m o s 管和n m o s 管的漏极寄生结电 容，下一级电路的p m o s 管和n m o s 管的栅电容。另外反相器的输入和输出之间的耦合电容c “2 属于密勒电容它会在输入端等效成一个较大的电容。 综合以上分析，可以得到c m o s 互补逻辑电路的速度优化方法： 1 ) 减小密勒电容、结电容、扇出系数，以减小负载电容c l 。 2 ) 提高电源电压v o o ，但对应给定的工艺，电源电压存在上限值，以避免m o s 管栅极被击穿。 3 ) 提高增益因子毛、毛，主要是通过增加m o s 管的栅宽来实现，但这样不仅会增加本级电路 的结电容，也会减小前级电路的扇出系数，放需要进行优化。 ( 3 ) 功耗 c m o s 反相器电路的功耗可以分成三类：动态功耗、直通功耗和静态功耗| 1 2 l 。 在图2 - 5 ( b ) 中，当电路的输入发生变化后，负载电容进行充放电，而在充放电同路上存在着m o s 管的等效电阻和电源内阻，所以每次逻辑值的改变都会消耗功率，称之为动态功耗p i。其值为： 匕一。= c l 形 ( 2 1 1 ) 在实际的电路中，输入信号在上升和下降过程中都会产生延迟，从而会使反相器的两个互补的 m o s 管同时导通而产生短路电流厶，如图2 9 ： 图2 - 9 反相器短路电流 由这个短路电流引起的功耗称之为直通功耗p d 。，其值为 p * ：华v 。i 。鸯 ( 2 1 2 ) 当反相器的逻辑值稳定不变时，其中仍然存在漏电流 “，主要由两部分组成，其是m o s 管 源漏反偏p n 结的反向饱和电流，其：二为m o s 管的讵闽值电流。由涮也流 “产t 的功耗称之为静 东南大学硕士学位论文 态功耗i 。= d k k 。 综合以上分析，可以给出c m o s 反相器电路的总功耗表达式为 = p 棚。+ + k = c l t 三f + ，脚( 字 + k 在电路消耗的总功率中，动态功耗占主导地位，直通功耗仅有动态功耗的2 0 小，因此在一般情况下要降低c m o s 电路功耗，土要考虑对象为动态功耗。 ( 2 1 3 ) 静态功耗则更 由式( 2 1 3 ) 可知，电路动态功耗与电源电压的平方成正比，减小电源电压可有效地降低功耗， 但减小电源电压也降低电路的速度，所以要在速度和功耗间进行折衷。减小电路的负载电容c ，也是 降低功耗的有效方法，而且同时还可提高电路的t 作速率。 2 3 2c m o s 传输门 传输门是m o s 集成电路中的另一种基本电路，它用于实现开关和传输逻辑，是传输晶体管逻辑 ( p a s s t r a n s i s t o r l o g i c ) 的核心单元。传输门有三种实现形式i ”i ，它们分别是n m o s 传输门、p m o s 传输门和c m o s 传输门，它们的电路结构如图2 1 0 ( a ) 、( b ) 、( c ) 所示。 工 v i n on 毗 c a ) n m o s 传输门 o 兀o ， ( b ) p m o s 传输门 图2 1 0 传输门 t y c b ( c ) c m o s 传输门 在图2 1 0 中，为信号输入端，为信号输出端，v c k 和v c k n 为传输门的控制信号输入端。 n m o s 传输门用作开关传输逻辑信号时，传输0 逻辑( 低电平) 是理想的，而传输l ”逻辑( 高 电平) 是不理想的，因为存在高电平蜕化现象，即当v w = d 时，输出= v v o - 吩h ，埒h 为n m o s 的阐值电压。 p m o s 传输fj 用作开关传输逻辑信号时。传输“j ”逻辑( 高电平) 是理想的，而传输0 逻辑( 低 电平) 是不理想的，因为存在低电平蜕化现象，即当= o 时，输出y 0 = 阡h ，h h 为p m o s 的阙 值电压。 c i v i o s 传输fj 是将n m o s 传输fj 和p m o s 传输门并联而得到的，由于n m o s 传输门和p m o s 传输门的优缺点止好互补，c m o s 传输门具有两者的优点冈此，它具有最佳的传输特性。当传输- o ” 逻辑( 低电平) 时，n m o s 通道更有效；当传输“】逻辑( 高电平) 时，p m o s 通道更有效。因而， 2 工 工 第二章双模分频器电路逻辑原理与设计 输出电平要么是g n d ，要么是v d d ，没有电平蜕化，传送信号很理想i 。而且c m o s 传输门的等 效电阻兄g 是n m o s 传输门电阻和p m o s 传输门电阻并联，一般来说，r e q 是常数，大约在几十k q 。 本文在输入时钟信号的单转烈电路中将用到c m o s 传输门。 2 3 3 触发器 触发器是时序逻辑电路中的基本单元，它具有记忆功能，能够实现数据的存储。常用的触发器 有多种形式，按照记忆方式的不同分为动态触发器和静态触发器，静态触发器靠正反馈维持状态， 动态触发器靠寄生电容维持状态。 2 3 ，3 1 触发器和锁存器 触发器( f l i p n 叩) 和锁存器( l a t c h ) 的区别是u o l ：锁存器以电平触发方式 作，而触发器以边沿触 发方式工作。锁存器电平触发会导致竞争( r a c e ) ，从而产生逻辑错误，而以边沿触发方式工作的触发 器就不存在这个问题，因此在实际系统中一般使用触发器。我们可以把锁存器改为触发器，一般有 两种方式： d c l k q d q e l k d q c 1 k ( a ) 锁存器时序图 图2 - i l 锁存器与触发器 ( b ) 触发器时序图 ( 1 ) 土从结构( m a s t e r - s l a v e ) ，结构如图2 1 2 ( a ) 所示，用两个d 锁存器( 简称锁存器) 串联，时钟 反相，可以组成主从结构的d 触发器。其j ：作过程可分两个节拍( 。i ：作时序图如图2 1 2 ( c ) 所示) ： 第一拍，在时钟的前半个周期主锁存器在低电平( 或高电平) 时采样输入数据，从锁存器维持上 个周期的输出：第二拍，在时钟的卜- 半周期，主锁存器不接收输入信号，维持前半个周期所采样的 信号值，从锁存器采样主锁存器的输出，输出信号值发生改变。主从两个锁存器整体上看在时钟的 卜降沿( 或上升沿) 对输入数据进行采样，f = 且在时钟的上升沿( 或f 降沿) 翻转输i l 新的信号 值解决了竞争问题。由下两级串联的锁存器均有对数据进行恢复的特性冈此土从结构的触发器 3 东南大学硕士学位论文 还可以用于数据恢复。本文中的分频器所使用的d 触发器就是主从结构的触发器。 ( 2 ) 脉冲触发( p i i i 尉g g e r e d ) ，结构参见图2 一1 2 ( b ) ，它的工作原理是减小用于触发的时钟宽度 保证在时钟工作的时间内数据不会发生变化，从而避免竞争的发生。 ml a t c hll a t c h 图2 1 2 ( a ) 主从触发器 d q 阡 c l k 图2 1 2 ( b ) 窄脉冲触发器 1 m 厂 门厂 r 强- 11 几 执免t 二t 车二 图2 1 2 ( c ) 主从触发器工作时序图 t 2 3 3 2d 触发器的性能要求 触发器在时钟的控制下完成工作，所以其时间特性尤为重要。下面说明几个在触发器设计中必 须注意的时间参数i 1 5 1 。 ( 1 ) 传输延迟( d d ) ：从时钟上升沿到输出端数据稳定所需的时间。 ( 2 ) 建立时间( k 。) 为保证输入数据能正确地传送到输出端，输入数据的输入时刻( 数据发生 跳变时刻) 必须超前时钟触发沿( 时钟跳变时刻) 一段时间。如果数据输入时刻超前时钟触发沿不 够多，时钟将不能正确的采样数据，导致输出信号状态不明确，产生逻辑错误。 ( 3 ) 保持时间( k i d ) ：为使输出端保持稳定，数据在时钟触发沿之后输入必须保持一定的时间。 如果不满足这个条件，输出的状态可能不稳定，甚至出现振荡，产生逻辑错误。 ( 4 ) 最小时钟脉宽( t c 。) ：使触发器能正常工作的最小时钟脉冲宽度，它反映了触发器可以工作 的最高速率。 触发器各时间特性如图2 一1 3 所示。在主从触发器的设计中只有保证触发器的建立时间k 。和保 持时间t b ，触发器才能正常1 ：作。通常主从触发器的建立时间为j e 值，保持时间近似为零i l “。 第二章双模分频器电路逻辑原理与设计 型叫 帆二巫三x 显 图2 - 1 3 触发器的时间特性 在含有d 触发器的时序电路中，数字电路的j = 作速度由触发器可以采样数据的最小周期7 决定。 为了保证图2 - 1 4 中触发器的正常【：作，电路的时钟周期t 需满足 t 7 一+ k + 唧+ h ( 2 1 4 ) 其中，为组合逻辑部分的传输延迟，k 。为系统时钟的偏移。为了提高触发器的工作速度， 就要减小各种延时。减小主从触发器的建立时间唧和传输延迟铀是设计高速触发器的优化目标。 图2 1 4 带有逻辑运算的d 触发器 总之，d 触发器的设计需要达到以下设计目标：速度高，功耗低，对时钟通道的负载小，驱动 能力强，抗干扰能力强。在设计中综合考虑各种性能指标，以达到总体性能的最优化。 2 3 3 3s c f l 电路逻辑 触发器按照速度由低到高依次是静态触发器、准静态触发器、动态触发器、t s p c ( t r u e s i n g l e p h a s ec l o c k e d ) 、s c f l 触发器。源极偶合逻辑( s c f l ) 电路是一种以m o s 晶体管差分对为 单元的电路i ”i ，相比单端电路具有一些列的优越性，如信号摆幅较小、速度快，对共模干扰有较强 的抑制能力等优势。 传统的s c f l 电路的基本结构如图2 1 5 所示，有前后两级，按功能可以分成4 个部分：逻辑运 算部分、电流源、负载和源极跟随器。逻辑运算部分内部由实现某种逻辑功能的若干差分对管组成， 输入为n 对差分信号，控制流经负载r 1 ，r 2 的电流的大小从而决定q 和q n 两个节点的电压的 高低。 东南大学硕士学位论文 v d d 图2 - 1 5s c f l 电路结构 r l - 7 在负载大小一定的情况下，电流源的大小决定了输出信号的摆幅和高低电平。 = 屹一l 如 = 一i h r d ( 2 1 5 ) ( 2 1 酏 其中，r d 为负载电阻值( r i = r 2 = r d ) ，i h 、i l 分别为流经负载电阻的电流的最大最小值，v o n ， v o l 分别为q 点的高低电平。如果i l - - * 0 ，i h 1 ，则v o h v ，v o l v m - - r o l s s ，信号的摆幅为 r d i s s 。负载决定q 和q n 点的电压，因此也决定着逻辑运算部分的直流工作点。调节负载电阻的大 小可以控制电压的摆幅和电平。由于输出响应的时间由r c 常数决定，因此电阻的大小影响q 点的 响应速度，从而影响整个电路的速度，因而负载阻值r o 不宜过大。 源极跟随器用于降低输出电位，并减小输出阻抗，增强电压驱动能力。由于体效应的影响，m 1 和m 2 的阈值电压值增加，结果是增大了q 点与输出之间的压降，也即降低了y 点输出电压的高电 平。电流源最简单的方式是采用有参考电压源的n m o s 。如果采用其它恒流源的设计方案虽然可以 使电流源性能更稳定，但是会导致电路规模增大。 s c f l 电路设计几个比较关键的问题如下： ( 1 ) 信号的高低电平和摆幅的决定。信号的摆幅不能太大，因为摆幅到达一定值后，差分对管处 于限幅区，因此摆