计算机组成原理实验1.doc

计算机组成原理实验1运算器（脱机）实验通过开关、按键控制教学机的运算器执行指定的运算功能，并通过指示灯观察运算结果。实验原理：为了控制Am2901运算器能够按照我们的意图完成预期的操作功能，就必须向其提供相应的控制信号和数据。控制信号包括1、 选择送入ALU的两路操作数据R和S的组合关系（实际来源）。2、 选择ALU的八种运算功能中我们所要求的一种。这可通过提供三位功能选择码I5、I4、I3实现。3、 选择运算结果或有关数据以什么方式送往何处的处理方案，这主要通过通用寄存器组合和Q寄存器执不执行接收操作或位移操作，以及向芯片输出信息Y提供的是什么内容。这是通过I8、I7、I6三位结果选择码来控制三组选择门电路实现的。外部数据包括1、 通过D接收外部送来的数据2、 应正确给出芯片的最低位进位输入信号Cn3、 关于左右移位操作过程中的RAM3、RAM0、Q3和Q0的处理。4、 当执行通用寄存器组的读操作时，由外部送入的A地址选中的通用寄存器的内容送往A端口，由B地址选中的通用寄存器的内容送往B端口，B地址还用作通用寄存器的写汝控制。对于芯片的具体线路，需说明如下几点：1、 芯片结果输出信号的有无还受一个/OE（片选）信号的控制。2、 标志位F=0000为集电极开路输出，容易实现“线与”逻辑，此管脚需经过一个电阻接到+5V。3、 RAM3、RAM0、Q3和Q0均为双向三态逻辑，一定要与外部电路正确连接。4、 通用寄存器组通过A端口、B端口读出内容的输出处均有锁存器线路支持。5、 该芯片还有两个用于芯片间完成高速进位的输出信号/G和/P。6、 Am2901芯片要用一个CLK（CP）时钟信号作为芯片内通用寄存器、锁存器和Q寄存器的打入信号。实验步骤如下：（1） 选择运算器要完成的一项运算功能，包括数据来源，运算功能，结果保存等；（2） 需要时，通过数据开关向运算器提供原始数据；（3） 通过24位的微型开关向运算器提供为完成指定运算功能所需要的控制信号；（4） 通过查看指示灯或用电表量测，观察运算器的运行结果（包括计算结果和特征标志）。实验准备12为微型开关的具体控制功能分配如下：A口和B口地址：送给Am2901器件用于选择源与目的操作数的寄存器编号；I8I0：选择操作数来源、运算操作功能、选择操作数处理结果和运算器输出内容的3组3位控制码；Sci,SSH和SST：用于确定运算器最低位的进位输入、移位信号的入/出和怎样处理Am2901产生的状态标志位的结果。运算器的控制信号I8I6I5I3I2I0000FQFRSAQ001无FSRAB010FBARS0Q011FBFRS0B100F/2BQ/2QFRS0A101F/2BFSDA1102*FB2*QQFRSDQ1112*FBFD寄存器结果选择Y输出选择运算功能选择R数据S来源最低位进位信号Cm2位选择码Cm取值00001110C状态寄存器的接收与保持3位选择码 SST编码状态位输入 C Z V S说 明0 0 0CZVS四个标志位的值保持不变0 0 1CYF=0OVRF7接收ALU的标志位输出的值0 1 0内部总线对应的一位恢复标志位原现场值0 1 10ZVS置“0”C，另外三个标志位不变1 0 01ZVS置“1”C，另外三个标志位不变1 0 1RAM0ZVS右移操作，另外三个标志位不变1 1 0RAM7ZVS左移操作，另外三个标志位不变1 1 1Q0ZVS联合右移，另外三个标志位不变最高、最低位的移位输入信号的形成逻辑2位控制码SSH码编码左移右移说明RAM0Q0RAM7Q70 00X0X通用寄存器逻辑移位0 1CXCX通用寄存器与C循环移位1 0Q7/F7CyRAM0原码除（左移）乘（右移）注：表中的X表示不必处理、不必过问该位的取值；当通用寄存器本身移位时，Q寄存器不受影响；乘除运算要求实现通用寄存器与Q寄存器联合移位；没有Q寄存器单独移位功能。实验过程的数据记录 D1取为01h,D2取为10h，依次进行如下表所列的操作，则结果为：运算I8I0ABSCiSSH压STEP前压STEP后ALU输出CZVSALU输出CZVSD1+0R0011000111不用0000000001h随机01h0000D2+0R1011000111不用0001000010h000010h0000R0+R1R001100000100010000000011h000021h0000R0R1R001100100100010000010001h0000F1h1000R1R0R1011001001000000010