（电路与系统专业论文）基于FPGA的单比特神经网络实现技术研究[电路与系统专业优秀论文].pdf

摘要 摘要 近年来，随着集成电路技术的快速发展，人工神经网络实现技术重新吸引了 人们注意力，然而基于传统多比特数字信号处理单元构建的神经网络由于互连线 过多，系统结构仍然过于复杂，成为人工神经网络实现技术的瓶颈。而基于e a 调制器的单比特信号处理方法由于其单比特特性，电路实现时连接方便，结构简 单，在人工神经网络实现技术中具有显著的优势。 本文首先介绍了e a 调制器产生单比特数据流的原理，研究了数字e a 调制器 的实现，并对其进行了仔细详尽的分析。接着本文对单比特运算单元进行了研究。 单比特运算有着与多比特截然不同的特点，本文总结和设计了基于z a 调制器的 两种单比特加法器和三种单比特的乘法器的具体结构，同时也设计和总结了两种 非线性运算单元，通过仿真研究了每一种运算单元效果，并对它们作了比较。然 后，本文设计了一种基于数字e a 调制器以及单比特运算单元的神经元，通过计 算机模拟进行了仿真。结果表明，利用单比特运算单元来设计单比特神经元组成 单比特神经网络是一种可行并且有效的方式。最后本文研究了这些单比特运算单 元的f p g a 实现，并对各种结构在f p g a 实现时的性能进行仿真结果，然后，对 各个单元进行了实际的测试，显示了利用单比特技术实现神经网络的可行性和其 优势。 关键词：人工神经网络，x a 调制器，单比特加法器，单比特乘法器，f p g a ， 单比特神经元 a b s t r a c t a b s t r a c t w i t l lt h er a p i dd e v e l o p m e n to f i n t e g r a t e dc i r c u i t st e c h n i q u e t h ei m p l e m e n t a t i o n o f a r t i f i c i a ln e u r o nn e t w o r kr e d r a w st h ep e o p l e sa t t e n t i o n ，b u tt h ea r t i f i c i a ln e u r o n n e t w o r kw h i c hu s e dt h em u l t i - b i ts i g n a lp r o c e s s i n g ( m b s p ) t e c h n i q u ew a sa l s ot o o c o m p l i c a t e d ，a sa l w a y s ，t h ec o s ti ss t i l lt o oh i g hf o rh a r d w a r ei m p l e m e n t a t i o n , w h i c h b e c a m eab o t t l en e c k m e a n w h i l e ，t h es i n g l e b i ts i g n a lp r o c e s s i n g ( s b s p ) t e c h n i q u e b a s e do nx am o d u l a t o rw h i c hh a dt 1 1 ec h a r a c t e r i s t i co fs i n g l eb i ti n d i c a t e dt h eg r e a t a d v a n t a g e ，t h ea r t i f i c i a ln e u r o nn e t w o r kt h a tu t i l i z et h es i n g l eb i ts j g n a lp r o c e s s i n g t e c h n i q u ew o u l db ej o i n t e df a c i l e l ya n dc o m p o s e ds i m p l y i nt h i st h e s i s ，t h et h e o r yo f t h es i n g l eb i tb i t - s t r e a mg e n e r a t e db yd i g i t a lz a m o d u l a t o rw a si n t r o d u c e df i r s t l y b a s e do nt h a t ，t h i sp a p e rr e s e a r c h e dt h e i m p l e m e n t a t i o no f d i g i t a lz am o d u l a t o r , t h ec a r e f u la n dp a r t i c u l a ra n a l y s i sw a sd o n e f o rt h a t a n dt h e n ，t h et h e s i ss u m m a r i z e da n dd e s i g n e dt w ok i n d so f a d d e r sa n dt h r e e k i n d so f m u l t i p l i e r s ，a l s o ，t w on o n - l i n e a ra r i t h m e t i cu n i t sw e r ed e s i g n e d ，s i n g l eb i t a r i t h m e t i cw a sv e r yd i f f e r e n tf r o mm u l t ib i t ir e s e a r c h e de v e r ya r i t h m e t i cu n i tb y s i m u l a t i o n s u b s e q u e n t l y ，ad e s i g no fs i n g l eb i tn e u r o nb a s e do nd i g i t a le am o d u l a t o r a n ds i n g l eb i ta r i t h m e t i cu n i tw a sg i v e na n dt h es i m u l a t i o nw a sd o n ew h i c hi n d i c a t e d t h a tt h en s et h es i n g l e - b i ts i g n a lp r o c e s s i n g ( s b s p ) u n i tt ob u i l ds i n g l e b i tn e u r o ni s ac o n s i d e r e dw a y a tl a s t ，w ep a r t i c u l a r l yr e s e a r c ht h ef p g ai m p l e m e n t a t i o no f t h e s i n g l e b i ta r i t h m e t i cu n i ta n dd j i g i t a l m o d u l a t o r , o f c o u r s e t h es i m u l a t i o na n dt e s t r e s u l tw e r eg l v e i lf o l l o w e d , w h i c hi n d i c a t e dt h ef e a s i b i l i t ya n da d v a n t a g eo f t h e s i n g l e - b i tn e u r o nn e t w o r k k 昭w o r d s ：a r t i f i c i a ln e u r o nn e t w o r k , z am o d u l a t o r , s i n g l eb i tu d d e gs i n # eb i t m u l t i p l i e r , f p g as i n i g i eb i tn e u r o n 】i 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包 含其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育 机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何 贡献均已在论文中作了明确的说明并表示了谢意。 研究生签名： 挚牟一日 期：捆：兰= = ! 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学 位论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。 本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外， 允许论文被查阅和借阅，可以公布( 包括刊登) 论文的全部或部分内容。论文 的公布( 包括刊登) 授权东南大学研究生院办理。 研究生签名：粹导师签名 日期： 第一章绪论 1 1 论文背景 第1 章绪论 近年来，随着技术的进步，人工神经网络技术在工程领域的麻用引起了人们广泛的注意， 由此，人工神经网络实现技术已经成为了当前的一个研究热点。目前已经提出的实现方式有 模拟实现方式，数字实现方式以及数模混合实现方式等等。其中由于数字信号处理具有抗 干扰能力强、便于存储处理与交换、便于加密等优点，随着计算机技术以及集成电路技术的 不断进步，全数字人丁神经网络的研究与应用也越来越吸引人们的注意力。 在一般的数字信号处理芯片中，通常是用多个比特来表示数据。也就是说，经过编码后 的信号最终被转换成多位编码的数字信号流，然后送入后面的数字信号处理单元进行处理。 对于这样的系统，从信号的编码、存储到信号的传输、处理等都是基于多比特的特点来进行 的，各种运算单元电路( 如加法器、乘法器) 也是按照多比特运算的规则来设计。随着超大 规模超高速集成电路技术的发展，这种多比特的数字处理系统得到了广泛的应用，各种d s p 芯片也不断涌现。但是这种基于多比特的电路在应用到人工神经网络中面临着许多问题。 首先是集成电路模块之间的信号线的互连的问题。在数字信号处理中，每一路突触数据 信息都是用多个比特的二进制码表示的( 如8 比特，1 6 比特等) 电路中每一个数字传输通 道都要用多位比特的数据线，而人工神经元之问的突触连接往往很多，如果每个连接都按照 多根连线实现，将造成互连线数晕很大，给实现带来很大困难。如图1 1 所示的数字多比特人 工神经网络实现结构图，一个简单的网络模型包括输入层3 个神经元，隐含层5 个神经元，输 出层3 个神经元。信号为8 l g 特时，神经元之间的信号线就已经有3 x 5 x 2 x 8 = 2 4 0 根。若人 j = 神经网络的单元或比特数增加，信号线数目将更庞大。这成了目前数字式人工神经网络 实现的瓶颈。此外，在高速信号处理的场合，数据总线上每个传输途径的传输延时不一致会 大大牵制信号处理的速度，这个问题在高速数据传输时表现得尤其突出。并且多比特信号处 理在高速情况下，不同数据线路之间的耦合、电磁干扰问题会变得非常严重，极人地影响了 稳定性，也限制了速度的提高。图1 2 是某电路中两个电路模块之问的走线设计，图中，为 了保证多路信号有相同的延时，设计了复杂的蛇形走线。 图1 1 数字多比特人工神经网络结构示意图 _ 东南大学碗十论文 图1 2 高速多比特信号模块之间的走线 其次是基于多比特的单元运算电路的规模也比较大。在傲的信号处理芯片中，基本的 单元运算电路也是基于多比特规则的，这就使得电路的规模比较大，实现起来也很复杂。图 1 3 给r 一个4 b il s 的全加器的电路图，可以看出i u 路已经比较复杂。而一个4 4 的乘法 器，其使用的逻辑门数量将会达至l j 4 0 0 个。1 。如果运算位数更多的话结构将更为复杂。而神 经网络中是由人量神经元一由基本运算单元构成构成，f 乜路规模将会非常膨胀，带来的 另一个不利因素就是电路功耗不可避免的增加。 图1 34 b i t 全加器门级电路图 2 第一章绪论 针对这些问题，我们提出一种用单比特的数字编码信息构造人r = 神经网络的实现架构。 这种结构中采用单比特的e a 调制信号作为处理对象，直接对这个单比特的数字信号进行处 理。采用这种单比特的数字编码和处理的方法，各个数据处理单元之间传输的信号只需要一 根数据线就可以传输，这就解决了大规模信号处理阵列中单元之间的互连问题。同时，这种 单比特信号的运算单元的结构往往也比多比特的简单得多，由此可以减小集成电路的规模， 从而降低整体电路的功耗。图1 4 所示的是使用单比特信号处理方式构建的神经网络，可以 看到其连接线将变为图1 1 所示的八分之一，这是非常有吸引力的。综上所述，研究用单比 特调制信号的单元电路实现单比特神经网络的可行性，是非常有意义的。 为了要对单比特的信号进行处理，首先需要把模拟信号转变成单比特的数字信号，所以 还必须对前端转换技术进行研究。目前较常用的技术是基于i e a 调制器的编码转换技术。本 文将对的调制器技术进行研究，并在此基础上讨论单比特运算单元的实现，并在此基础 上研究单比特神经元的实现。 图1 4 数字单比特人工神经网络结构示意图 1 2 神经网络简介 人工神经网络( a r t i f i c i a ln e u r o nn e t w o r k s ，简写为a n n ) 也简称为神经网络( n n ) ， 或称作连接模型( c o n n e c t i o n i s tm o d e l ) ，是对人脑或自然神经网络( n a t u r a ln e u r o n n e t w o r k ) 若干基本特性的抽象和模拟。人工神经网络以对大脑的生理研究成果为基础的，其 目的在于模拟大脑的某些机理与机制，实现某个方面的功能。国际著名的神经网络研究专家， 第一家神经计算机公司的创立者与领导人h e c h tn i e l s e n 给人工神经网络下的定义就是：“人 工神经网络是由人工建立的咀有向图为拓扑结构的动态系统，它通过对连续或断续的输入作 状态相应而进行信息处理。”这一定义是恰当的。人工神经网络的研究，可以追溯到1 9 5 7 年r o s e n b l a t 提出的感知器( p e r c e p t r o n ) 模型。它几乎与人工智能同时起步，但3 0 余年来却 并未取得人工智能那样巨大的成功，中间经历了一段长时间的萧条。直n 8 0 年代，获得了关 3 东南大学硕士论文 于人工神经网络切实可行的算法，以及以v o nn e u m a n n 体系为依托的传统算法在知识处理方 面日益显露出其力不从心后，人们才重新对人_ t 神经网络发生了兴趣，导致神经网络的复兴。 目前在神经网络研究方法上已提出多个模型，最富有成果的研究工作包括：多层网络b p 算法，h o p f i e l d 网络模型，自适应共振理论，自组织特征映射理论等。人工神经网络是在现 代神经科学的基础上提出来的。它虽然反映了人脑功能的基本特征，但远不是自然神经网络 的逼真描写，而只是它的某种简化抽象和模拟，利用这些模型可以解决很多工程应用中的问 题，例如自适应控制，故障检测，矿务探测分析等等。 1 3 神经网络实现方式 目前神经网络的实现分为全硬件实现和虚拟实现。全硬件实现是物理的处理单元及单元 之间的连接与神经网络模型的神经元及连接一一对应。全硬件实现的最大优点在于处理速度 快，易于满足实时性要求，但是缺乏通用性、灵活性和可编程性。全硬件实现的研究核心是 神经元的构造。当前主要是采取电子技术、光学技术、分子化学技术来实现神经网络中神 经元及其互联。如果物理处理单元的个数少于模型的神经元的个数，就称为神经网络的虚拟 实现。在虚拟实现中软件的采用增加了其通用性和灵活性。但是处理速度往往不能满足要求， 特别是网络规模大时更是如此。 全硬件实现主要通过以下三种方法实现7 1 、v l s i 实现 目前v l s i 实现有两种途径：数字和模拟。尽管模拟v l s i 更适合于神经网络，但由于集成 度底，抗干扰能力差等缺点，所以相对说来数字实现更适合于现有的v l s i 芯片。数字v l s i 实现有c p u d s p 和f p g a - - - 种形式。早期数字处理的任务通常是用通用的c p u 实现的。由于取 指令和译码的周期总是存在的，所以即使一个非常简单的任务也需要有许多的指令才能实 现，降低了系统响应的速度。同时用c p u 的互联来构造神经网络是不现实的，这是因为它们 具有很强的运算能力和较少的i 0 通道，这根本不可能实现神经网络的物理的互联，而且用 很强运算能力的c p u 仅实现功能简单的神经元，必然会造成严重的资源浪费：d s p 是从c p u 衍 生来的，通常专门设计来完成一个特定的任务，它的体系结构具有很强的针对性，所以可以 达到很高的性能指标，但是它本质上与c p u 一样都是串行执行，并不能真正实现并行运算。 f p g a 体系结构通常由相对简单的逻辑单元阵列和大量的寄存器组成，特别适用实现并行运 算，因此许多图像处理算法如：滤波器、卷积器、图像压缩解压缩算法等都可以在f p g a 中实 现。而且f p g a 还可以实现c p i j 和d s p 的所有功能。本设计的研究内容就是基于f p g a 技术实现单 比特人工神经网络。 2 、光学实现 与电子技术相比。光在传播时可任意交叉而不会相互产生影响，光学器件的扇入扇出系 数都比较高，使之在实现神经网络的互连上有明显的优势。此外光学技术具有高度的并行性 4 第一章绪论 和快速完成大量信息计算的能力( 如向量矩阵相乘、二维卷积等) ，也是实现神经网络的技术 条件。光学技术在互连及高通量并行计算方面的优势，使光学神经网络以显示出巨大的潜力， 同时也对微电子技术和现代光学技术提出了严峻的挑战。当然用光学技术实现神经网络，还 存在着较多的特定困难。 3 、分子化学实现 生物分子计算机是一种利用蛋白质和其他各种大分子所组成的模拟人脑神经网络的全 新计算机。尽管现在这方面的研究成果还无法和电子计算机相比拟，但它的新颖计算理论与 信息处理的结构体系却引起了生物学家、化学家、物理学家和计算机科学家的极大兴趣。 1 4 论文的主要工作与结构 在以上介绍的背景下，研究单比特神经网络的实现采用f p g a 是一个很有吸引力的方 式，在鼙个工作中，单个单比特神经元实现无疑是至关重要的，因为它是整个神经网络的基 础。所以本课题的重要工作将研究单比特神经元的实现方式，在此前提下，本文的主要内容 有以下四个方面： 1 、 研究数字调制器的实现。本文第二章将主要研究数字单比特编码器的实现。 2 、 研究基于e 调制器的单比特信号处理系统。主要包括单比特的加法器和乘法 器以及神经元所需非线性单元的原理以及它们的结构实现。这些将在第三章中 做详细的研究分析。 3 、 研究以上结构以及单比特神经元的具体f p g a 实现以及f p g a 仿真信号的产生。 第四章中的主要工作就是单比特编码器以及单比特运算单元的具体f p g a 实现， 并且也研究了单比特神经元的f p g a 实现。 4 、 对单比特编码器与运算单元的具体狈4 试。本文第五章的主要工作是对研究结果 进行实际测试。在全部研究工作结束后，本文也在第八章对工作进行了总结并 给出下步工作的展望。 第= 章数字单比特编码器的研究 第2 章数字单比特编码器的研究 在绪论中提到为了能使用单比特的数字信号处理单元构成单比特神经元，必须得把输 入信号转换成单比特信号。一般f p g a 中使用的数字信号使用的是通过奈奎斯特采样( 采样频 率为信号带宽的两倍) 和p c i ( 多比特量化编码技术得到的多比特信号所以在实际应用中必 须通过y a 调制器产生单比特的数字信号，然后再进行后续的数字信号处理。 本章将首先介绍z a 调制器的基本原理，然后对数字z a 调制器的实现进行研究，对其性 能进行分析。 2 1 a 调制器基本原理 为更好的解释a 调制的基本原理，我们通过一般模数转换a d 来分析，传统的a d c 转换方法是先离散，再量化。即首先把连续变化的模拟信号通过奈奎斯特采样离散为一系 列的连续信号，再通过与标准离散量化单位信号的比较，量化为时间轴和幅度轴都为离散 值的信号。 在信号取样中，量化噪声功率与采样频率无关，但是却在采样频率范围内均匀分布”1 ， 所以如果采样频率越高，噪声的功率谱密度分布的越宽，落在信号带宽内的噪声就越少，这 就是超采样原理之一，如图2 1 所示。图中届为信号的带宽。图中给出了以奈奎斯特率采样 和一个远高于奈奎斯特率采样的两种情况下的量化噪声的分步情况。 z ，2 图2 1不同采样频率下量化噪声功率谱 如图所示，假设蛆向来对信号进行采样，在经过一个理想的截至频率为f j 滤波器后，残 余的噪声功率为 ( ，e r 2 t w 舻2 工a ：。2 = 熹 ( 2 - ) 6 东南大学硕士论文 其中0 s r 为过采样率，其定义为d 皴= - ：等= 2 。 ) b 此时信号满幅度输入时的信嵫比为 j s ： 限= 6 0 2 1 7 6 + 3 0 1 rd b( 2 2 ) 由上式可以看出，除了增加量化位数来增加信噪比外，通过提高采样频率也能改善信噪比， 采样频频每提高一倍，信噪比能得到3 d b “的改善。而e a 调制器除了使用了上述的过采样技 术外，还使用了反馈式网络使其具有独特的噪声整形技术，将量化噪声推挤到了信号的带外， 所以即使只使用了1 比特的量化，依然能够具有更高的信噪比，其结构如图2 2 所示，它是 由一个积分器。一个比较器( 1 一b i t 量化器) ，l b i t d a 组成的闭环系统。用加性白噪声模型 来代替上图中的量化器，同时积分器改崩离散形式的累加器。d a c 由1 个单位增益的传输函 数来代替，则很容易得到一阶的离散形式的y _ a 结构，如图2 3 所示， x ( n ) x ( n ) 图2 2 一阶调制器系统框图 】，铆) r ( 把) 图2 3 一阶离散e a 调制器系统框图 由图2 3 可以得到输出序歹咿【以】和输入可即】及噪声e 【珂】在z 域的关系，即 y ( z ) = z - i 肖( z ) + ( 1 一z - i ) e ( z ) ( 2 3 ) 其时域的关系为 y l n 】= 疆九一1 1 + e n - e n - 1 】 ( 2 4 ) 由式( 2 9 ) 町以看出，一阶弘系统对输入信号的传递函数( s 1 下) 为 s 7 f = z 一1( 2 5 ) 它对信号只产生一个单位的延迟，而对噪声的传递函数( n t f ) 为 n t f = l z 一1 ( 2 6 ) 7 第二章数字单比特编码器的研究 噪声传递函数在直流处有个零点，所咀呈现的是一阶高通滤波的性质。从幅频响应可以很明 显的看出其噪声整形的效果，如图2 4 所示。假设以= o o s z ，可以看出，在带宽以内，量 化噪声会被大大的削弱，而在带宽以外。噪声并没有被削弱、甚至被放大。但是对于在带通 外的噪声，可以使用直接使用低通滤波器滤调，这就是耻调制器的噪声整形原理。 蓼 ；i i r l ! l ii； o i - f ：。彳? 一 _iio i， j 一一一_ - - _ - - - i _ - - 一一 。7 z z ： l 7 归一让颧搴 图2 4 一阶调制器的噪声一般函数的幅频响应 谱密度为 易c 门= c 叫一弧p - j 2 万丢 1 2 = c 门4 s i n 2 ( 万丢 c 2 7 ， 其带内的噪声为 = 或名t ，珂= 或e c 力4 s ；n 2 ( 石爿矽 正爹点譬4 2 矽 旺8 ， = 吒2 生3f t , 丝f , j 3 当采用单比特量化时n = 1 ，能够达到的动态范围为 d r = 9 0 3 r 一3 4d b ( 2 9 ) 由此可以看出，对于一阶的调制器，采样频率每提高一倍，其动态范围可以提高9 d b ， 8 东南大学硕l 论文 一个1 | 常吸引人的调制方式。图2 5 显示的是阶调制器对正弦信号进行调制时的频谱， 在对幅度为0 8 1 ( 归一化幅度，下文中如无说明，均采用归一化幅度表示) 的上 弦信号进行6 4 倍超采样情况下可以得至u 6 2 d b 的信噪比。 图2 5 一阶调制输出功率谱密度 通过对一阶的毯调制器的分析可以看出，由于采用了噪声整形技术采样频率每提高 一倍，信噪比和动态范围都能提高9 d b ，如果采片j 二阶或高阶的噪声整形这个效果将会更 明显。调制器的阶数是指系统中使用的积分器的个数，二阶调制器就是系统中在比较器 之前使用了两个积分器。图2 6 给出了一个传统的二阶离散调制器框图 图2 6 二阶离散弘调制器框图 采用和一阶调制器相同的分析方法，可以写出其z 域方程为： 】，( z ) = z - 2 x ( z ) + ( 1 一z - 2 ) e ( z ) ( 2 1 0 ) 可以看出，对于输入信号，系统只是对其作了两个时间单位的延迟，而对于量化噪声， 因为其噪声传递函数比一阶的调制器要高一阶，所以对噪声的整形效果要比一阶的好。 如果在比较器之前再插入儿级积分器，就构成高阶的凋制器，同样的分析方法，如果选 择合适的系数，可以得到高阶调制器的通用公式 j ，( z ) = z - l x 0 ) + ( 1 一z - l ) e 0 )( 2 1 1 ) 9 第一二章数中单比特编码器的研究 其中l 为调整器的阶数，也就足系统中积分器的个数。图2 7 给出了阶到三阶的噪 声传递函数的幅频响心曲线。从图中可以直观的看出阶数越高，对信号带宽内的噪声压 缩的越多，系统对噪声褴形的效果越好，图2 8 显示的是二阶z a 调制器的输出功率谱密度 雩 辐 粤 三瑚 一 ：阶 扩 矽目目镕 幕一 菇茹茹建 阶 女r p h m t 二舔妒 妇亿i 悻 图27 一阶、二阶、三阶z a 调制器噪声传递函数幅频响应曲线 图2 8 二阶z a 调制器输出功率谱密度 计算得到其信噪比可以达n s o 个d b ，比一阶有个明显的改善。 2 2 数字a 调制器设计 对于调制器而言，在很多情况下可以直接将模拟信号转换成单比特的数字信号， 很多文献讨论过这种情况下的调制的编码问题”6 】。但是有时也需要将已经过多比 特a d c 转换后的多比特信号转换成单比特数字信号，而且在人工神经网络中，一些参数的 设置( 例如神经元连接中的加权系数) 是按照多比特数字的形式存储的，也需要将其转换 为单比特信号。因此需要重点研究数字调制器的实现 所谓数字e a 调制器，就是其输入信号为多比特数字信号，然后经过凋制后产生单比 0 东南大学顿 ：论文 特数字流。其调制原理和模拟调制器是一致的，所不同的是信号源不同数字调制器 可以直接使用在数字设备中，如f p o a 开发中，从而扩充了单比特调制的使用领域。数字调 制器类似满足模拟调制的特性，分析方法与模拟的是相似的，难点住1 i 调制器实现结构中 涉及到的运算都是定点运算，会带来截断效应和有限于长效应，对调制效果会有很大的影 响，必须深入分析研究。 2 2 1 一阶数字a 调镧嚣实现及性能分析 图2 9 显示的是本文设计的一个一阶数字调制器的框图，把模拟调制器中的累加 器和减法器替换成数字的累加器以及减法器，并把单增益的反馈传输函数替换为数字的 卜n b i t 转换器，就可以成为一个数字的z a 调制器了。 e 图2 9一阶数字调制器框图 在数字调制器中，反馈网络的参数设计取决于信号源的位数，以使其反馈为一个满幅 的输出，例如当信号源为8 b i t 的有符号数的时候反馈将在+ 1 2 7 与1 2 7 之中取值。考虑 到信号源的精度对调制后信号的影响，卜_ 面将对8 位、1 6 位、3 2 位这三种输入信号源的数 字调制器性能进行一些分析。 图2 1 0 给出的是理想正弦信号输入时调制后信号输出的频谱，这里采用的信号频率为 0 8 删z ，带宽为2 删z ，超采样倍数为6 4 倍，图2 1 0 至2 1 2 分别是输入8 位、1 6 位以及 3 2 位量化后的信号源后经调制得到的信号频谱。 图21 0 理想信号调制后功率普密度 第二二章数字单比特编码器的研究 图2 1 1 8 位6 4 倍超采样下的频谱 图2 1 21 6 位6 4 倍超采样下频谱 图2 1 33 2 位6 4 倍超采样下频谱 由图2 1 0 至2 1 3 四幅频谱可以看出，信号源的量化误差对数字调制器的性能还是有一定 影响的。量化位数越高，谐波对信号的影响就越小，通过频谱可以看出3 2 位情况下信噪比是 最佳的。通过计算得出，8 位6 4 倍超采样时得到的信噪比为5 0 d b ，1 6 位可以达到5 5 d b ，3 2 位 1 2 东南大学硕十论文 为5 8 d b ，没有量化误差的情况f 得到的信噪比为6 2 d b 。可以看到，一阶调制器对输入信号的 龟化位数不是太敏感，从8 御u 3 2 何只有8 个d b 的改善。量化位数在8 位时，只要输入信号不 超出量化范围，其性能也是可以接受的，当然在不考虑系统复杂度时采用3 2 位量化无疑可以 得到更佳的效果，这将取决于设计时侧蘑点。 2 2 2 二阶数字a 调镧器实现及性能分析 在之前分析中提到高阶z a 调制器对噪声整形的效果会比一阶的更好，所以有必要分 析一下二阶数字z a 调制器的表现，以给出在具体应用时选择调制器阶数时的依据。图2 1 4 给出了二阶数字z a 调制器框图。 同样，通过模拟调制器分析可以得到在第二阶反馈的增益应该是第一阶的2 倍，以使 反馈得以满幅输出，在数字z a 调制器中，以8 位有符号信号输入为例，第一阶反馈取值 为1 2 7 或一1 2 7 ，则第二阶反馈取值应为2 5 5 或一2 5 5 ，而不是2 5 4 和一2 5 4 ，冈为在第二阶时 满幅将为2 5 5 ，具体关于取值分析将在第四章分析。图2 1 5 是量化位数为8 位时6 4 倍超 采样率下输出功率谱，而图2 1 6 是量化位数为3 2 位时6 4 倍超采样率下输出功率谱，信号 频率与带宽丁一阶仿真时采j h 的是同一频率。 图2 1 4 二阶数字z a 调制器框图 图2 158 位6 4 倍超采样下二阶调制器输出信号功率谱 第二章数字单比特编码器的研究 图2 163 2 位6 4 倍超采样下二阶调制器输出信号功率谱 从图巾可以看出，二阶数字调制器的确性能有一定的提高，在3 2 位量化情况f 得到信噪比为6 7 d b 。比一阶3 2 能量化情况下提高了接近1 0 个d b ，然而在量化位数较低的 情况下得到的结果却不让人满意，8 位量化情况下计算得到的信噪比为4 7 d b ，相对于阶 并没有改善，且性能相对丁3 2 位时有非常明显的下降。可见在二阶时，输入信号的量化付 数造成的截断效应对调制性能的影响比一阶时要明显的多。 2 3 本章小结 本章介绍了调制器的基本原理并做了性能仿真与分析，在对一阶二阶调制器作 了具体分析的基础上，介绍了数字调制器的实现方法以及对输入信号量化位数造成的 影响作了洋细的分析，对数字一阶以及二阶对输入信号量化误差敏感性作了一个比较，得 到具体的数据，为实际应用时选择调制器结构提供了详细的参考数据。本章介绍的调 制器的基本原理以及数字调制器的实现分析对于整个论文中的研究工作都是一个基础， 之后的研究都基于本章所提到的调制器得到的比特流信号。 4 东南大学硕士论文 第3 章单比特信号处理系统中基本运算单元的研究 上一章详细介绍了弘调制器的基本原理，从中可知通过过采样和噪声整形的技术， 调制器可以达到很高的精度，并且可以通过提高采样频牢和阶数的方法来进一步提高精度或 带宽( 对于一个调制器，其信噪比是基丁给定的带宽求出的。如果对精度要求降低，则可以 相应的增加其带宽) 。此外，上一章还详细分析了数字调制器的实现以及性能。 通过调制器得到了单比特的数据流后，为了用数字信号处理的方法对信号进行处理， 一般的做法是将输出的比特流通过一个降采样滤波和编码器，将其转换成多比特的信号，然 后再用一般的数字信号处理的方法进行处理。一般的e a j a d c 都是具有这种功能。多比特的 数字处理方法存在着许多不足之处。首先是在集成电路内部的数据线的互连上，因为采用了 多比特的数据，必须采用多位数据线对数据进行传输( 也可以使用并串转换和串并转换器使 用串行来传输数据，但是会使电路复杂且降低电路速度，所以在芯片内部很少采用这种结 构) ，这样就存在着传输延迟的不一致和数据之间互相干扰的问题，这在高速集成电路的设 计中已经变成一个瓶颈。其次是基于多比特的数字信号处理运算单元电路( 比如多位的加法 器和乘法器等) 规模比较大，结构比较复杂，由此构成的神经元并进一步构成神经网络时结 构将变得更加复杂和不可预测。我们知道调制器得到的数据流是单比特的数字信号，这 个单比特的数字信号和多比特的信号一样完全包括原来模拟信号的全部信息。如果直接对这 个单比特的数字信号进行处理，则既可以省去了设计降采样滤波编码器将其转变成多比特信 号的麻烦，又可以从根本上解决了多比特数据传输与处理中的问题，这样可以使神经元结构 变得简单，降低神经网络的复杂性，所咀直接对单比特的信号处理进行研究是非常有意义和 有必要的。但是，单比特的信号处理还存在很多难点，比如加法器和乘法器到底如何设计， 会不会引入新的噪声，各种结构的运算单元之间比较有哪些优缺点等都还有待研究。 本章将首先讨论基于a 单比特的加法器，从原理和系统仿真上说明所给加法器的原 理，然后讨论几种基于调制器的单比特乘法器的结构，并比较这几种结构的特点。最后 本章将介绍基于这些运算单元设计非线性运算单元以便于神经元的设计。 3 1 单比特加法器 无论对于多比特的系统还是单比特的系统，加法器都是电路中的最基本的运算单元，对 于一般的多比特的系统中，加法器的设计目标就是能在最少的时钟周期内完成加法与进位等 操作，其中进位是多比特加法器中设计难点。而对于单比特信号，因为输入与输出都是1 位 的比特流，它无需考虑进位问题。另外，单比特的加法器要比多比特的结构上要简单，规模 上要小的多。第一章中图i 2 给出了一个4 位全加器的结构图，我们可以在下面的设计中和 这个结构进行比较。本节将给出两种加法器的结构和上作原理，第一类加法器是基于调 制器的统计输出特性推导而出，第二类加法器是由1 位的全加器推导出的。在文献“”1 中 提出过类似的加法器结构，但仅仅对其作了一些结构上的分析，并没有相关文献对其在各种 1 5 第三章单比特信号处理系统中接奉运算单元的研究 情况f 的性能进行分析，本肖在此将对它们的原理进行分析，然后对其性能进彳了详细的研究。 并进行比较。 3 1 1 交叉选择加法器 z a 调制器可以看成一种脉冲密度调制，它是_ 【 j 统计意义上的平均值来表示输入信号某 时刻的值。我们通过对一个l e 弦信号进行调制，可以明显的看到z a 调制输 t 的统计特性， 如图3 1 所示。图中给出的是输入信号为幅度为的0 5 时的z a 调制器的输( 二阶调制器) ， 从矧中可以看出信号幅度为止时输出的比特流中“】”比较多( 概率高) ，而反之“一l ”比 较少( 概率低) 。冈此，可以用输出比特流的均值来决定输入信号的幅度。对丁输入信号j 应 该有下式成立 x = p ( i ) 一p ( 一1 ) ( 3 1 ) 如 妲 鑫 06 0l 0 时问t ( s ) 图3 1直流幅度输入时调制结果 由此我们可以用一个交义选择器来实现的加法“。交义选择器的原理如下图3 2 所示，当 第一个时钟时，输出z = 见当f 一个时钟时z = b ，如此循环。 图3 2交叉选择加法器原理图 因此对于交叉后的信号的均值为 1 6 0 o 丑撂磊慝 东南大学硕十论文 ( 1 ) 吨删= 盟产一丁p a - 1 ) + c ( - 1 ) = 丁x + y 2 ) 图3 3 是示了两个直流信号相加及其输出波形和误差分析，经过数字调制器调制后的比 特流是缓变的，冈此，在i 薹算单元1 j 作前期由于信号有一个跳变，因此单比特运算单元有 一个建立时间，在建立时问之内，输出是呈不稳定状态的，但在建立时间之后，输出将早 现出稳定状态，专然这个建立时间是比较短的。在图3 3 中也显示了这个建立过程，可以 看到，在经过一小段时间后，将得到稳定的输出，误差也从最大降到一个合理的范围。 图3 3 交叉选择加法器直流相加波形 图3 4 给出了两个止弦信号相加时输出频谱，仿真使用的是幅度为0 8 频率分别为0 8 m h z 和 i 2 m l l z 两个正弦信号。从吲上可以看出，其性不够理想，但在信号频率0 8 m h z 和i 2 i 吁i z 处， 能够得到相加后的输出信号，然而因为其在信号带宽内的噪声电平比较高，在带宽为2 m t t z 的 时候，求得此时的信噪比仅为1 2 6 d b ，但是其简单的结构可使其用在对精度要求不高的场合。 图3 4 交叉选择加法器的输出功率谱 1 7 第三章单比特信号处理系统中基本运算单元的研究 3 1 2 全加进位输出加法器 基于交叉选择的加法器虽然结构非常简单。但是其对噪声的抑制性能并不是很好，为了 提高性能，在此给出了第二种加法器。为了方便讨论，首先对单比特的编码电平进行一些约 定。因为5 a 调制器中电平是双极性的，而一般的数字逻辑电路中使用逻辑运算器件是单极 性的，所以本文规定数据的比特流和电路的逻辑值按照下面的关系进行映射：比特流“1 ” 映射为逻辑值“l ”，比特流“- 1 ”对应丁逻辑值的“0 ”。 第二类加法器的结构类似于多比特加法器。多比特加法器进行计算1 + 0 、0 + 0 、0 + 1 时无 需进位，当出现l + l 需要进位，这时在加法器的进位输出端输出进位信号。与传统的全加器 不同，单比特加法器的输出取自全加器的进位信号，输入取自全加器的和信号，因此，可以 得到单比特加法器的原理图，如图3 5 所示，它由一个全加器和一个d 触发器组成，d 触发 器将全加器的和信号延迟一个单位后作为进位信号再送入全加器，而整个z a 的和信号的输 出取自全加器的进位信号，所以我们把这种加法器称为全加进位输出加法器。 图3 5 全加进位输出加法器原理图 根据原理国，我们给出图3 6 ，即加法器电路结构图，由基本逻辑门和触发器组成。 l l t p m tg 乜) e p n t ，抽) 图3 6 全加器电路结构图 根据给出的电路图，我们可以其输出方程 1 8 o 畦呻t2 t i i ， 东南人学硕 。沦文 c o = 圭( 删+ y l 枷一j 1 ( 咖】 其对应z 域方程为 c o ( z ) ：去【x ( z ) + y ( z ) 卜三( 1 _ z1 ) ( z ) ( 3 4 ) 上z u r 以看到其第一二项楚对全加器和信j 作了高通滤波，闪此，我们认为该加法器性能在低频时 ( 相对f 采样牢来说) 相照交叉选择加法器来说应该有所改善。 为了直脱明显的看出这种加法器与交义选择加法器性能t ：的差别，r 面我们给出该加法 器输出功率谱，其仿真条什与之前交义选择加法器致，蚓3 7 就是其频谱。 图3 7 全加进位加法器输出功率谱 可以明显看出，该加法器相对于交叉选择加法器米说，明显继承rz a 调制器的蝶声整形 特点，在信号频率处，可以很明显的得到输出和信号，并h 其附近噪声较小，经过计算得 到其信噪比可以达剑4 0 d b ，有了显著的改善。 3 2 单比特乘法器 乘法器无论尢模拟系统还是数字系统中，都有着广泛的应用，性能优良的乘法器是实现 优异系统的基本。乘法运算是加法运算的高级运算，加法器是乘法器实现的基础，但是乘法 器的实现和加法器的实现有着本质的区别。因为乘法器的实现需要大量的基本电路元件，i 司 时对精度和速度的要求也比较高。在多比特运算单元中，可以采川女n b o o t h s 算法的方法实现 多传的乘法器。但是这种乘法器的实现要消耗人量的元件，并且在模块与模块之问需要大量 的数据线进行通讯。例如。个八位和八位的数相乘就需要输至少十j 位的数据线来反映结 果，如粜系统中存在很多模块，邢么连线所需要的成本就会很大，并且由于般的乘法需要 】9 第三章单比特信号处理系统中基本运算单元的研究 延迟几个时钟周期才能得出结果，所以速度也会受到影响。目前，人们更多的关注于多比特 乘法的运算结构的优化，对于单比特的乘法没有太多的关注，在文献”7 ”中也提到了本文 所提到的前两种乘法器，但遗憾的是，与加法器一样，目前没有文献对这两种乘法器的性能 作具体分析，也没有比较其优劣，仅仅给出了一种结构及基本工作情况，基于此。本文将仔 细对三种单比特乘法器的原理进行分析，并对其性能作详尽的仿真，以得到具体应用时参考 依据。 3 2 1 同或门乘法器 我们知道a 调制器的输出只有“1 ”或“一l ”，在逻辑运算中对应于“1 ”或o ， 很直观的可以想到，由于“1 ”和“一1 ”的乘积仍然只是“1 ”和“1 ”，所以，通过简单 的逻辑运算即可得到乘法结果。映射关系如表3 1 所示。x 、y 为输入，z 为输出 表3 1乘法器实际值与逻辑值映射关系 x i n y n z n 实际值逻辑值实际值逻辑值实际值逻辑值 一lo一1o1l - 1 0 l1一l o ll一1o一1o lll111 考察表3 i 中的逻辑值。可以发现只需要同或运算，b 口可实现两个比特流的乘法运算。 图3 8 是仿真结果的功率谱密度，两个正弦信号的频率分别为0