（电路与系统专业论文）基于fpga的e1误码测试技术研究.pdf

摘要 摘要 台式误码仪体积庞大、无法实现集成测试，论文研究了用于v x i 总线集成测 试系统的e l 误码测试技术及其f p g a 实现，具有重要的工程应用价值。 论文首先论述了误码测试原理，给出基于v x i 总线技术及虚拟仪器开发模式 的集成测试系统误码测试方案。以国际标准和国家标准为依据，分析了各部分硬 件电路原理，完成了模拟部分电路参数计算。仪器主要由电源供电、时钟产生、 v x i 总线接口、e l 接口、f p g a 控制、继电器控制等功能电路构成。 根据仪器功能设计了f p g a 内部逻辑框架，给出了伪随机序列产生、周期随 机性误码插入、本地图案同步、h d b 3 编解码、误码率测量等逻辑模块的设计原理。 详细介绍e l 通信协议中的单帧同步、复帧同步、c r c 校验技术以及随机误码产生 技术，并采用逐位检测方式设计了成帧器、解帧器和c r c 校验逻辑。 设计的误码测试仪，实现了所需的功能，并通过了国家相关部门的认证。现 场实际使用情况表明该仪器具有较好的易用性和稳定性。 关键词：f p g a 误码率e 1 接口v 总线 a b s t r a c t a b s t r a c t t h ed e s k t o pb i te r r o rt e s t e ri sn o ts u i t a b l ef o ri n t e g r a t i o nt e s t i n gb e c a u s eo fi t s h u g ev o l u m e ，t h i sp a p e rr e s e a r c ho ft h eb i te r r o rt e s t i n gt e c h n o l o g ya n di t sf p g a i m p l e m e n t a t i o nw h i c hu s e di nt h ei n t e g r a t i o nt e s t i n gs y s t e mb a s e do nv x ib u sf o re1 1 1 1 i st e c h n o l o g yh a sa l li m p o r t a n te n g i n e e r i n ga p p l i c a t i o nv a l u e t h ep r i n c i p l eo fb i te r r o rt e s t i n gi sa n a l y z e d a n das c h e m eo fb i te r r o rt e s t i n g t e c h n o l o g yu s e di nt h ei n t e g r a t i o nt e s t i n gs y s t e mb a s e do nt h ev x ib u sa n dv i r t u a l i n s t r u m e n ti sp r e s e n t e d t 1 1 i sp a p e ra n a l y s i sa n dc a l c u l a t st h ep a r a m e t e r so fa n a l o g h a r d w a r eb a s e do nt h ei n t e m a t i o n a la n dn a t i o n a ls t a n d a r d t h ei n s t r u m e n ti sc o n s i s to f p o w e rs u p p l y , c l o c kg e n e r a t i n g ，v x ib u si n t e r f a c e ，e1i n t e r f a c e ，f p g ac o n t r o l ，r e l a y c o n t r o lc i r c u i t s n ed e s i g n e dp r i n c i p l eo fp r b sc o d eg e n e r a t i n g ，p e r i o d i c i t yr a n d o me r r o r i n s e r t i n g ，s y n c h r o n i z a t i o no ft h el o c a lp a a e m ，t h eh d b 3c o d i n g - d e c o d i n ga n dt h eb i t e r r o rr a t et e s t i n gi sw o r ko u tb a s e do nt h ef u n c t i o no fb i te r r o rt e s t e r 1 1 1 ed e s i g n e d m e t h o do fh ee l f r a m i n g - r e f r a m i n ga n dt h ec r cc h e c k i n gi si n t r o d u c e di nd e t a i l t h e f r a m e r , r e f r a m e ra n dt h ec r cc h e c k e ri sr e a l i z a t i o nb a s e do nt h eb i tf o rb i tt e c h n o l o g y 1 1 1 ei n s t r u m e n tr e a l i z e sa l lf u n c t i o n sr e q u i r e d ，s h o w sag o o dp e r f o r m a n c eo f f a c i l i t ya n ds t a b i l i t ya n dp a s s e dn a t i o n a la u t h e n t i c a t i o n k e y w o r d s ： f p g ab i te r r o rr a t ee 1i n t e r f a c ev x ib u s 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人 在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以 标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究 成果：也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中做了明确的 说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。 本人签名：笪超堡查 导师签名： 日期塞! 丛兰： 仝 第一章绪论 第一章绪论 1 1 论文研究的背景 误码测试仪是数字通信系统中的重要测试设备，其主要功能是测试数字通信 设备中的误码率，进行误码性能分析，并根据国家标准给出该设备能否接入到数 字通信网中的结论。论文研究的e 1 误码测试仪是用于测试基群数字通信设备( e l 接口设备) 误码率的。 误码测试常用伪随机序列作为数字通信设备的激励信号，并监测输出响应， 对激励信号和系统响应进行比较，计算误码个数及误码率。还可对不同时间段的 误码率情况进行分析，进一步评价数字通信设备的传输质量。 通信设备的测试技术正往集成测试方向发展，利用总线技术和虚拟仪器技术， 把多种不同功能的仪器集成在一个机箱内，实现对整个通信系统的的全面自动测 试。如图1 1 ，某无线电台集成测试系统中就包括用于测试模拟接口的话路仪，测 试e 1 接口的误码仪，测试微波接口的综测仪等，所有仪器均集成到一个机箱内， 利用v x i 总线互联，实现了从低频段到高频段的全功能集成测试。 图1 1 通信设备的集成测试不意图 传统的台式e l 接口误码测试仪技术落后、体积庞大、操作复杂、功能单一， 无法集成到自动测试系统中。而论文研究的基于f p g a 的e l 误码测试仪仅采用一 片f p g a 芯片就实现了e l 接口误码测试的所有功能，体积大大减小，在单槽内实 现了e l 接口误码测试技术，作为一个子模块集成到自动测试系统中，对电台的 e 1 接口进行测试。 基于f p g a 的e l 误码测试仪与传统的台式误码仪相比具有以下显著优点： 1 、可集成。传统的e 1 误码测试仪往往采用手工方式操作，且操作复杂，只 有部分误码仪具备软件控制功能，但是控制方式和控制命令各不相同，无法统一 集成到自动测试系统中。基于f p g a 的误码测试仪采用标准的v x i 总线进行测控， 2基于f p g a 的e 1 误码测试技术研究 软件开发遵循虚拟仪器开发模式，可以灵活方便地进行系统集成。 2 、多功能。由于f p g a 的高性能和p c 机的强大运算能力，论文设计的误码 测试仪不但能够测试e l 接口通信设备的误码率，还能够监测通信过程中的各种告 警信息，进行误码性能分析，设置和检测信道的开销和信令等。 3 、可升级。e 1 接口已经普及到各个领域，如工业、银行、教育、军队等，在 不同的领域中e 1 接口的应用形式各异。基于f p g a 的硬件模式和基于p c 机的编 程工具，可以随时根据不同用户的需求进行功能修改，不需要重新研发或大量设 备的更新，从而节省了开支。 1 2 误码仪的发展现状 误码测试仪作为数字通信系统验收、维护和故障查询的理想工具，广泛应用 于同轴电缆、光纤、卫星及局间中继等符合c e p t 数字通信体系传输质量的监测。 目前误码分析仪的工作模式已经发展到如下3 种【l j ： l 、在线监测模式。如图1 2 ，在线测试又叫不中断业务测试，即所有的设备 都正常工作的时候，把误码仪接入到指定的预留监测点中对数据流进行监测，但 是这种模式只能监测帧信息中的误码，通过帧信息中的误码估算出实际通话、数 据传输过程中的误码率。 2 、离线测试模式。如图1 3 ，离线测试又叫中断业务测试，即所有的设备都 停止正常工作后，线路中传输的只有误码仪自己产生的测试数据。由于数据是误 码仪产生的，因此离线测试能够更加准确的反映实际的误码情况，弥补了在线监 测模式只能估算误码率的缺点。 3 、直通测试模式。如图1 2 ，直通测试模式也属于不中断业务测试，在所有 设备正常工作的时候，串联到通信信道中，接收并转发信道中的数据流，完成信 号的直通。直通测试模式主要作用是在转发时根据需要插入一定量的误码或告警， 用于验证设备的抗干扰情况。 膏垃试麓接方式l ( 取一设鲁试) 茂一试葺鲁方式l ( 曩一茂t 试) t x令r x 鼍爵位鼍再擅b “玲一、加 t x 奠一试毫鬟方式2f 一t 矗试) 图1 2直通、在线监测模式连接示意图 第一章绪论 图1 3离线测试模式连接示意图 1 3 论文的工作和内容 论文的研究课题来源于某航天技术研究单位的协作项目，其目标是构造一个 能够自动测试现有通信装备的自动测试系统。文中的误码仪作为子模块集成到系 统中。本人是该项目的主要参与人。 围绕论文，主要做了以下几个方面的工作： 1 、依照系统指标完成了e 1 误码仪的方案设计，硬件原理图设计。 2 、根据系统要求完成了p c b 版图设计，完成硬件电路板的调试。 3 、学习误码测试原理和e 1 通信知识，编写f p g a 内部逻辑，顺利通过仿真， 并下载验证； 4 、编写底层驱动程序，实现了对误码仪逻辑的控制及对测量结果的读取； 5 、配合协作单位完成误码仪的联调及计量工作。 本论文的章节安排如下： 第一章介绍了研究背景以及e l 误码测试仪目前的发展现状。 第二章介绍了误码测试的基本概念、原理及误码仪的结构等。 第三章介绍了误码仪的内部硬件电路设计与实现。 第四章介绍了误码仪的内部控制、测量逻辑的设计与实现。 第五章介绍了误码仪的整机性能测试。 最后总结了研究的工作，并指出了系统需要完善的地方。 捆徽 蟹 一骼鲁肼一口d。一 一 娃。 一 - 一臀 第二章误码测试原理 第二章误码测试原理 由于线路原因或者设备内部原因，各种数字通信设备在通信过程中均会受到 噪声的干扰，产生误码。当误码率超过一定的限值时，设备将不能正常工作。因 此需要特定的误码测量仪器来检测数字通信线路或设备的误码率，以确定该线路 或者设备能否投入使用或者继续使用。数字通信设备的接口类型的各异，所以误 码仪的接口类型繁多，如光纤接口、微波接口、e 1 接口、t 1 接1 ：3 等。论文所研究 的误码仪为专用于e 1 ( 2 0 4 8 m b s ) 信道的误码仪。 2 1 误码测试中的指标 为了衡量数字通信中传输质量的好坏，规定了一些参数来表征通信设备或线 路的各种特性，主要包括误码个数、误码率、误码秒、秒误码率、告警、误码限 值等【2 】。 误码：指在传输过程中，经过接收器的时钟恢复与判决再生之后，码流中的 某些比特( 码元) 发生了差错。 平均误码率：从开始测量到当前时刻，所有可用时间中的误码总个数与所有 可用时间中的总码元个数之比。 秒误码率：在1 秒时间周期内，该秒内的误码个数与该秒内的总码元个数之 比。 误码秒：在1 秒时间周期内，出现了一个或多个误码，该秒就叫做一个误码 秒。 严重误码秒：在1 秒时间周期内，如果该秒的秒误码率大于1 0 e 3 ，则该秒为 严重误码秒。 误码秒率：从开始测量到当前时刻，所有可用时间中的误码秒与与总秒数( 所 有可用时间) 之比。 告警：e 1 传输帧格式中，某些位置专门用于装载告警信息，当通信发生错误 是这些对应的位的值将会发生相应的改变，用于通知下一级设备进行相应处理或 者向设备管理员汇报。 误码限值：对于所有的数字通信设备，国家均会规定一个误码性能的限制， 当超过该限值时设备不合格，不允许接入到数字通信网中。 6 基于f p g a 的e 1 误码测试技术研究 表2 1 误码率对受话者影响程度 误码率受话者的感觉 1 x 1 0 石感觉不到干扰 1 x 1 0 。5 在低话音电平范围内刚觉察到有干扰 1 x 1 0 - 4在低话音电平范围内有个别“咯咯”声 1 x 1 0 3在各种话音电平范围内都感觉到有干扰 1 x 1 0 - 2强烈干扰，听懂程度明显下降 5 x 1 0 2 几乎听不懂 2 2 误码测试基本原理 误码测试的基本原理是通过对发送数据和和接收数据进行逐位对比，得出被 测信道的误码个数，再根据发送的总码元个数求出被测信道的误码率。图2 1 为误 码测试原理示意副引，图中的信道既包括实际的物理传输介质( 电缆、光纤、微波) ， 也包括各种接口转换设备( 电波形转换、光电转换、天线) ，还包括通信网中的各 种程控交换机、复接设备、分接设备等。所以信道的误码不仅仅由于线路噪声和 线路上的码间干扰引起，信道的各种设备、各个环节均会引起误码。误码测试仪 不仅可以衡量通信设备的性能，还能够衡量整个通信链路的性能。 伪随柳序歹! j 发 接收删! 匿统 产生器 送信道 器 计 器 图2 1 误码测试原理示意图 图2 2 以及图2 3 为误码测试在实际数字通信网络中的接入位置。图中的信道 部分就包含了各种复接器、分接器以及通信网中的交换设备等。为了测试某一个 实际的物理通路是否达标，通常采用一台误码测试仪用环回的方式测试信道的双 向误码率，根据环回点的选择，可以判断出究竟是近端还是远端出现问题。采用 两个误码测试仪用对测的方式来可以判断误码是在发送通路还是在接收通路引入 的。 发送数据经过了复杂的信道后，会引入一些数据延时，即接收到的数据流比 发送的数据流晚了若干个码元周期，且不同的网络延时各不相同。这样就导致了 第二章误码测试原理 7 发送的和接收到的数据相位不一致，不能直接进行对比，必须对接收数据进行处 理，使得两个数据流同相位了才能进行误码检测，这个过程是通过图案同步技术 来实现的。 l 3 0 图2 2 误码测试仪在实际通信网中的位置( 双向) 图2 3 误码测试仪在实际通信网中的位置( 单向) 2 3 误码仪的基本构成 论文设计的e l 误码测试仪由误码测试和设备接口两部分构成，构成示意图如 图2 4 所示。图案产生器是一个数字通信测试数据源，能够产生伪随机序列、重复 序列、手工码序列等。测试中多使用伪随机序列进行，因为伪随机序列的统计特 性好，具有一般性，可以较好的表征实际通信中的数据规律，测量出来的误码率 结果可信程度高。本地图形发生器是一个以接收序列为种子，重新恢复原始发送 数据的本地信号源。误码测试是通过对比收发数据实现的，但是由于网络延时， 收发数据相位不一致，不能直接对比。因此根据伪随机序列的特性，以接收数据 为种子，可以重新产生与接收数据同相的无误码数据，通过这两个数据对比计算 8 基于f p g a 的e 1 误码测试技术研究 误码率等。因此本地图形产生过程也称为接收图案同步。 编码器和解码器是为了使误码仪的发送数据能够在e l 信号中传输而设计的电 路，e 1 信道中传输的码型为h d b 3 编码的双极性归零码，编解码器负责把误码测 试部分产生的数据转换为适于在e 1 信道传输的电波形。 e l 接口对传输数据的帧格式等进行了详细的规定，为了使误码仪发送的误码 测试图案能够顺利地在信号中正确传输，需要成帧器把测试图案按照规定嵌入到 对应位置，使数据能够顺利发送到e 1 设备中。 同理，解帧器负责从接收到的符合e l 帧格式的数据流中提取出需要的误码测 试图案数据，摒弃帧内容和其他数据内容。接收到的纯图案数据与恢复出的本地 图案数据比对，分析被测设备或信道的误码情况。 误码测试仪 图2 4 误码测试仪基本结构 第三章误码仪的硬件设计 9 3 1 1 误码仪技术指标 第三章误码仪的硬件设计 3 1 硬件电路总体构成 为了能够适应多种场合下的误码测试，本课题所研究的e l 误码测试仪仪器的 主要功能如下： - 时钟频率：2 0 4 8 m h z 士2 0 p p m ；频偏：一1 0 0 p p m - - 一1 0 0 p p m ，步长l p p m - 输入输出接口参数符合g 7 0 3 、g 8 2 3 规范；码型：h d b 3 、a m i 码。 帧结构：2 m b s 非帧、p c m 3 0 、p c m 3 0 + c i 蛇、p c m 3 1 、p c m 3 1 + c r c 。 能够设置和监视2 0 4 8 m b s 数据流中的开销和信令比特。 误码插入类型：比特、帧、编码误码、c r c - - 4 误码、c r c - - 4 远端误码。 一误码插入速率：1 0 3 、1 0 - 4 、1 0 5 、1 0 6 、1 0 - 7 、单次。 支持g 8 2 1 、 g 8 2 6 、 m 2 1 0 0 、m 2 1 2 0 误码性能分。 一能够产生和检测信号丢失、全“1 ”、帧丢失、复帧丢失、帧对告、复帧对告， 图案丢失、误码等告警。 测试图案：2 6 1 、2 9 1 、2 1 1 1 、2 1 5 1 、2 2 0 1 、2 2 3 1 、全“0 ”、全“1 ”、 1 0 1 0 、1 0 0 0 、1 6 比特可编程图案。 3 1 2 误码仪硬件方案 根据误码测试仪的功能及技术指标要求，误码仪的硬件电路可以采用如下3 种设计方案实现： 方案l ：专用e l 接口芯片+ 专用e 1 通信芯片+ 专用误码测试芯片+ c p u ( 数 据处理) + v x i 通信接口。 方案2 ：专用e l 接口芯片+ f p g a ( 实现e 1 通信和误码测试) + v x i 通信 接口。 _ 方案3 ：分立e l 接口电路+ f p g a ( 实现e l 通信和误码测试) + v x i 通信 接口。 方案l 的优点的是技术成熟，但是电路复杂，功能单一，且不够灵活；方案2 的优点是功能灵活，电路简单可靠，具备可升级性，但是逻辑编写工作量大；方 案3 的优点是成本低、电路简单，但是接口电路缺乏规范性。综合3 种方案的优 缺点，选择方案2 作为误码测试仪的硬件电路设计方案，其具体的硬件电路原理 1 0 基于f p g a 的e 1 误码测试技术研究 框图如图3 1 所示。 篁：翟口 6 控_ 电 e i 接口电 一 耋基 1 掣2 m 发喜翌鼻e 置最矗孟j i - 一- ht l l t t l l l 动卜 同步信号 一 蕾舟 相关 膏存 网 c = = = = 1 一 童莲曼l 二= 二二二l 一 h - 段鼍 簟谩再耆 土 接收 d ：m 接收定鲁巨 童簧羞著卜二j 入曩冲b 部分谩码对比 一臻收噼f 一 相关统计检 l t 膏存计量谋日 刊奉臀曩l - j 时钟恢复l _ “ 厂1 厂 日日 图3 1误码测试仪硬件总体原理框图 如图3 1 所示，误码测试仪的硬件电路主要由如下部分构成 e 1 接口电路，主要负责进行码型变换，信号电平变换，接口阻抗匹配，输 出波形形成，时钟恢复等。 - f p g a 控制电路，该电路为整个误码测试的核心，负责e 1 通信中的成帧、 解帧、误码测试、接口通信、硬件配置和控制等。 - 时钟产生电路，为发送端提供一个稳定的时钟源，该时钟源的稳定性决定 了整个误码测试的时钟稳定度和频偏。 _ 继电器控制电路，用于控制切换e 1 接口的阻抗选择网络、切换测试模式 ( 自环测试、外环测试、正常测试) 一v x i 总线接口电路，用于控制误码测试仪和读取误码测量结果。 一电源供电电路，为整个误码测试仪供电，提供1 5 v ，3 3 v ，5 v 电压。 3 2 1 电源供电电路 3 2 单元模块电路设计 从硬件总体结构框图可以看出电源供电电路主要为e l 接口部分、主控f p g a 部分、v x i 通信接口部分、时钟产生部分和外围接口芯片部分电路供电。来自v x i 总线接口的5 v 电压经过线性稳压芯片和磁珠隔离后，分配到各个子电路中。电源 供电电路的流向如图3 2 所示。 第三章误码仪的硬件设计 分) 图3 2电源电路结构框图 各个子供电电路的介绍如下： a 直接给通信接口f p g a 芯片的i o 部分供电，同时给误码测试仪中的继电 器供电。 b 为了降低电源之间的相互噪声干扰，主控f p g a 的内核电压供电采用单独 的线性稳压芯片供电，这样能够为主控f p g a 内部的p l l 稳定工作提供有利条件， 同时也利于提高时钟的稳定性，降低时钟的输出抖动。 c 仪器内部的各种外围芯片及e 1 接口芯片耗电量不大，因此采用同一个线 性稳压芯片稳压供电。 d 采用独立的稳压芯片给d d s 的模拟部分供电，是为了减少电源噪声对d d s 芯片模拟部分内部比较器的干扰，该比较器直接对时钟源进行整形后输出。 i ，翱m 亨i 图3 3 线性稳压芯片电路原理图 如图3 3 所示，整个误码测试仪均采用l t l 7 6 4 线性稳压芯片，该芯片能够提 供3 a 的输出电流，保证f p g a 在各种频率及资源利用率的情况下都能正常工作； 同时该芯片的低噪声特性，保证了f p g a 的稳定工作，提高了仪器的可靠性： 为了保证d d s 时钟的频率稳定性，消除由于电源噪声引起的时钟相位抖动， 1 2基于f p g a 的e 1 误码测试技术研究 d d s 电路的模拟电源部分采用独立的线性稳压芯片供电，把数字部分引起的电源 噪声隔离，同时也由于d d s 时钟产生电路的耗电量较大，共用稳压芯片会引起散 热不均匀的问题。 3 2 2 系统时钟电路 在数字网络中，抖动和漂移会在传输通道上积累，过量的抖动和漂移会对数 字信号产生不利影响( 例如产生误码、滑码和其他异常) ，因此数字网络中规定了 各种设备输出信号的抖动及漂移最大限值，以确保传送信号的质量。这样才能够 保证不同设备厂商产品之间的互用性，取得令人满意的网络性能【4 】。 抖动是数字信号传输过程中产生的一种瞬时不稳定现象，指的是采样时刻相 对于标准采样位置的偏移，常用偏移的时间多少来衡量抖动的大小，因此抖动的 单位为s 。但是由于以绝对时间为单位不方便对比不同速率通信系统间的抖动性 能，所以也采用码元周期( u i ) 作为抖动的单位。在e 1 数字通信系统中，1 u i = 4 8 8 n s 。抖动是与抖动频率相关的一元函数。当抖动频率小于1 0 h z 时，这时抖动 称为漂移。 误码测试仪作为数字传输系统中的一个测试设备，其自身的抖动和漂移应该 远高于数字传输系统的限值。而通信系统中的抖动和漂移通常是由于设备的时钟 源不稳定引起的。时钟源的相位噪声，频率漂移等均会直接反应到系统中，因此 误码测试仪的时钟源电路设计显得尤为重要，误码测试仪对时钟电路的指标要求 如下： 时钟准确度：2 0 4 8 k h z4 - 2 0 p p m 。 时钟占空比：( 5 0 4 - 1 0 ) 。 输出频偏：4 - 1 0 0 p p m ，步进：1 p p m 。 _ 输出抖动：在频率为2 0h z - - 1 0 0k h z 范围内，抖动不大于0 0 5 u i 。 由于误码测试仪的输出时钟是可变的，且步进间隔小，因此采用专用d d s 芯 片a d 9 8 5 4 作为误码测试仪的时钟产生核心。该芯片内部引入的相位抖动为1 4 p s 左右，能够满足仪器对时钟抖动性能的要求。同时通过使用高稳定的温补晶振， 满足系统对时钟准确度的要求。a d 9 8 5 4 把f p g a 锁相环送过来的16 m 时钟信号， 在其芯片内部1 2 倍频到1 9 2 m h z ，最后通过4 8 位的直接频率合成器，产生出高 分辨率时钟源信号。具体的时钟产生电路原理图如图3 4 、图3 5 所示。 第三章误码仪的硬件设计 图3 4d d s 时钟产生电路原理图 图3 5d d s 时钟产生原理框图 频率可调和频率步进。如图3 5 所示温补晶振产生的i o m h z 时钟，在f p g a 内部经过锁相环倍频到1 6 m h z 后，送给d d s ，作为d d s 的参考时钟。d d s 芯片 内部把1 6 m h z 的时钟继续锁相倍频到1 9 2 m h z ，在1 9 2 m h z 的采样率下产生所需 要的2 0 4 8 m h z 时钟频率。通过修改a d 9 8 5 4 内部的频率控制字能够实现输出时钟 频率的更改。在e 1 数字通信系统中，1 p p m 的时钟调整步进量为： 为： 1 ( 2 0 4 8 0 0 0 lo o o o o o ) = 2 0 4 8 h z ( 3 1 ) 在1 9 2 m h z 采样率、4 8 位相位累加字条件下，a d 9 8 5 4 输出时钟频率分辨率 k 1 9 2 0 0 0 0 0 4 8 = 0 0 0 0 0 0 0 6 8 h z ( 3 - 2 ) 该频率分辨率远远高于误码测试仪要求的1 p p m 的步进量。且a d 9 8 5 4 内部 1 4 基于f p g a 的e 1 误码测试技术研究 1 9 2 m h z 的采样率远远高于要产生的2 0 4 8 m h z 时钟频率，这样利于低通滤波器的 设计，能够取得较好的时钟稳定性。当需要对时钟进行+ 1 0 0 p p m 的频率偏移控制 时，也是极为方便。 时钟输出准确度。时钟输出的准确度主要由外部晶振的稳定度来决定。晶体 的振荡频率易受温度的影响，普通的晶体振荡器在8 0 摄氏度温度范围内的温 漂就有5 0 p p m ，不能满足误码测试仪对输出时钟准确度( 2 0 p p m ) 的要求。因此 采用温补晶振作为仪器的时钟振荡器，温补晶振具有很低温漂( 5 p p m ) ，低相位 噪声的特点( 1 0 0 d b c h z ) ，能产生出高准确度，低抖动的时钟源信号。 时钟输出抖动。由于a d 9 8 5 4 的相位噪声为1 3 0 d b c h z 5 1 ，引入的相位抖动为 1 4 p s 。温补晶振的相位噪声为1 0 0 d b c h z t 6 。，引入相位抖动仍为p s 数量级。f p g a 芯片内部几乎不引入相位抖动，因此整个时钟时钟产生电路的理论相位抖动为p s 数量级，达到了误码测试仪要求的不大于0 0 5 u i 的输出时钟相位抖动。 0 0 5 u i = 4 8 8 n s 0 0 5 = 2 4 4 n s( 3 - 3 ) 低通滤波器。从图3 6 可以看出经过1 9 2 m h z 频率采样后的2 0 4 8 m h z 正弦波 的频谱存在着大量的高频谐波。且由于d a 的数据的有限长度效应引起的量化误 差以及由于r o m 表字长不够引起的相位截断误差也会引入高频杂波。这些杂波和 谐波一起形成噪声，造成输出时钟的频率不稳和相位抖动。 度 图3 6理想d d s 输出的正弦波频谱图 由图3 6 可以看出距离最近的一个谐波分量为1 9 2 2 = 1 9 0 m h z 。因此低通滤波 器的截止频率选择范围为2 m h 卜1 9 2 m h z 。考虑到滤波器的可实现性及设计难易 程度，误码测试仪中采用了截止频率为6 0 m h z 的无源低通滤波器。并且采用差分 方式进行滤波，进一步降低电路底噪对输出时钟的影响。又由于d d s 输出的正弦 波还要通过高速比较器整形成方波，对幅度的准确度要求不高，因此a d 9 8 5 4 内 部的反s i n c 函数补偿滤波器可以旁路，这样不但减少了功耗，降低d d s 芯片的 工作温度，还能保证d d s 系统工作的稳定性。 频率控制字计算。误码测试仪的输出时钟频率分为基频和频偏两部分。基频 在e l 数字传输系统中恒为2 0 4 8 m h z ，频偏的范围为+ 1 0 0 p p m 。从而实际的输出 第三章误码仪的硬件设计 频率为： 实际输出频率= 基频+ 频偏x 2 0 4 8 m h z 在1 9 2 m h z 采样率和4 8 位的相位累加器宽度条件下， d d s 芯片的频率控制字f t w 之间的关系为： f t w ：f o , , t x2 4 2 0 0 0 0 0 0 3 2 3e 1 接口电路 ( 3 - 4 ) 实际输出频率厶与 ( 3 - 5 ) 在数字基带传输系统中，并非所有的原始数字基带信号都能在信道中传输。 例如，用t t l 电平表示的单极性码型含有丰富的直流和低频成分，这样的基带信 号就不适宜在信道中传输，因为它有可能造成信号严重畸变；再例如，一般基带 传输系统都是从接收到的基带信号中提取位同步信号，而用t t l 电平表示的非归 零码型需要经过非线性变换才能获取到位同步时钟。但是如果采用归零码传输， 由于归零码自身就带有位同步信息，可以方便地从接收数据流中恢复时钟。 e 1 数字传输系统中采用的码型是h d b 3 双极性归零码，该码型直流分量少， 自带位同步信息，且h d b 3 编码规则能够有效地降低传输数据中出现连”0 ”情况对 时钟恢复的影响。误码测试仪对接口电路的指标要求如下： 发送源阻抗：7 5 欧，回波损耗大于2 1 d b 。 一接收端输入阻抗：7 5 欧或高阻。 发送码型：h d b 3 a m i 码，输出波形符合c t 7 0 3 模板。 误码测试仪中的接收和发送的信息数据均是在f p g a 中进行处理的，采用t t l 电平表示，不能直接在e 1 信道中进行传输。块中采用专用的e 1 接口芯片d s 2 1 3 4 8 进行码型变换，实现了用于f p g a 内的t t l 单极性非归零码与h d b 3 双极性归零 码之间的转换。d s 2 1 3 4 8 是d a l l a s 公司生产的e 1 接口驱动芯片，符合g 7 0 3 等国际标准规范，支持h d b 3 a m i 编码。输入输出阻抗具有7 5 欧、1 2 0 欧两种模 式，且输入阻抗还支持高阻模式，阻抗选择通过修改内部寄存器实现1 7 。e 1 接口 的输入输出波形模版如图3 7 所示怫】，电路原理框图如图3 8 所示。 1 6 基于f p g a 的e 1 误码测试技术研究 图3 7g 7 0 3 规范规定的数据波形模板 图3 8 误码测试仪e l 接口原理框图 数据的3 种表示方式。f p g a 在上位机的控制下产生的信息数据是2 值数据 ( + 1 、o ) ，只需1 根数据线就能表示。但是信息数据经过f p g a 内部的h d b 3 编 码器后变成了3 值数据( + 1 、1 、o ) ，此时需要2 根数据线( t p o s 和t n e g ) 才 能表示，编码关系见表3 1 。经过编码后的3 值信息数据可以直接送给e l 接1 2 1 芯 片，由接1 3 芯片进行电波形变换，最终产生出适合在e 1 信道中传输的符合国际标 准的信号电波形。 信号的流向。e 1 信道中传输的数据为异步数据，是没有时钟进行同步的。在 发送端，f p g a 通过同步信号t c l k 把3 值信息数据t p o s 和t n e g 送到e 1 接口 芯片。接1 2 1 芯片收到数据后把其变换为相应的波形，再经过c s u 滤波和线路驱动 器以提高输出波形的质量，最后与芯片外的匹配网络一起，实现源阻抗为7 5 欧的 e 1 接口信号源。在接收端，芯片内部与外部的匹配网络一起构成误码测试仪的输 j u加唿们晒心叭m北 幅度 第三章误码仪的硬件设计 1 7 入阻抗。2 0 4 8 m h z 的参考时钟在芯片内部进行1 6 倍频后，对接收到的信号进行 采样判决，结合芯片内部的峰值检测器和滤波器，完成数据及时钟的恢复。接收 端恢复出的3 值信息数据( r p o s 和砒姬g ) ，在恢复时钟r c l k 的同步下送入到 f p g a 进行误码测试。 表3 1波形状态和数据线编码的关系 e 1 芯片的寄存器配置。e 1 接口芯片配置分并行和串行两种方式，并行方式时 还支持复用总线和非复用总线。为了简化逻辑设计，仪器中采用并行非复用总线 方式配置e l 接口芯片。e 1 接口芯片与f p g a 的连接关系如图3 9 所示，配置时序 为标准的i n t e l 时序。由于芯片配置完毕后，不需要再对芯片进行读操作，所以读 控制线r d # 恒接高电平。非复用总线模式下，地址数据锁存信号a l e 信号无效， 恒接地。 i t g ae l 接酣 r u 0 1 、 i| 硬件 a 1 4 0 1k 配置 逻辑 c 群。 、膊 ： 磁爿二 j _ f l i 麟l 吮 v a c ： d 臣1 3 4 8 图3 9e 1 接1 2 1 芯片并行总线连接关系图 发送端回波损耗计算。回波损耗是衡量一个输入或者输出端口匹配程度的， 单位为d b ，回波损耗的值越大，端口匹配得越好。对于输出端口，设z l o 。d 为从发 送端看出去的负载阻抗，z s 叫雠为从外部看进来的发送源阻抗，则输出端口的回波 损耗计算公式为1 9 】： r l 一巾g z s o u r c e + z l o 托o u r c e - zloadi oufgeo a d i ( 3 - 6 ) 一s i ，气6 、 误码测试仪的e l 接口电路发送部分电路原理图如图3 1 0 所示，在3 3 v 供电 电压条件下，e 1 接口芯片d s 2 1 4 8 的发送引脚t t i p 和t r i n g 之间呈现一个低阻， 约为5 欧姆。变压器内部的绕线电阻约为0 7 欧，外部串联的额外电阻为6 2 欧。 1 8基于f p g a 的e 1 误码测试技术研究 又因为采用了1 ：2 的升压变压器，则总的发送源阻抗为： z s 。，。= ( 6 2 + 6 2 + 5 + o 7 ) x4 = 7 2 4 ( 3 - 7 ) 所以，由发送端的源阻抗可知，当外部的负载电阻为标准7 5 欧时，发送端的 输出回波损耗为： k 珊崦( | k + 川 - t , x d l l , l s ” 珊崦( | 黝+ 舢7 钔 。固 i 。一。l 匿堡r 茎 【d l n 4 6 0 0 l 鹞c 6 0 l 3 ，d 6 0 l蝴 一卜 叫m m 叫t n p眦i i ) 6 0 2 - 1 熘州一粼恶j ，r l n 4 1 4 8 】 _ ! 舢j d & 1 3 4 洲 l i n 4 1 4 8 图3 1 0e 1 接口电路发送端电路原理图 图3 1 0 电路中输出端口的回波损耗大于误码测试仪要求的2 1 d b ，满足了误码 测试仪对输出源阻抗的要求。此外仪器还要求输出波形必须符合图3 7 中的g 7 0 3 波形模板，根据e 1 接口芯片手册可知，当供电电压为3 3 v 且外部调节电阻为6 2 欧，变压器的变压比为l ：2 时，刚好能产生出符合c z 7 0 3 模板要求的h d b 3 数据 波形。发送通道串联的无极性电容是为了隔离d s 2 1 3 4 8 芯片输出的直流成分，以 免烧毁变压器。4 个高速开关二极管1 n 4 1 4 8 跨接在芯片的输入端，可以有效的吸 收外部的过高电压，保护e l 接口芯片不受损坏。 接收端输入阻抗。在3 3 v 电压供电的情况下，当d s 2 1 3 4 8 不启用芯片内部的 匹配网络时，接收端r t i p 及r r i n g 引脚之间呈现高阻。在实际应用中，不启用 d s 2 1 3 4 8 内部的匹配网络，这样接收端的实际输入阻抗将由外接的电阻大小来决 定。当在输入端并上一个7 5 欧电阻时，接收端的输入阻抗为7 5 欧；当在输入端 并上一个2 k 欧电阻时，接收端的输入阻抗为高阻；之所以采用两个3 7 5 欧和两 个l k 欧电阻串联实现所需的7 5 欧和2 k 欧阻抗，是为了保证经过变压隔离后形 成的差分信号的对地平衡度，降低噪声对信号的干扰。为了更好得实现接口的阻 抗匹配，电路中的匹配电阻均应采用1 精度电阻。e l 接口接收端电路原理图如 图3 1 1 所示。 第三章误码仪的硬件设计 1 9 图3 1 le l 接口电路接收端电路原理图 如图3 1 l 所示，当误码测试仪工作在离线模式时，继电器处于默认状态，接 收阻抗为7 5 欧。当误码测仪工作在监测模式时，继电器吸合，输入阻抗为高阻， 这样就不会由于在测试线路中接入了自己的阻抗而影响线路的正常通信了。 3 2 4v x i 总线接口 误码测试仪作为整个v x i 测试系统中的一个模块，需要插入到v x i 机箱中才 能实现对其的控制。v x i 总线接口电路模块中用来实现与v x i 机箱的背板通信的 电路。v x i 总线接口电路采用独立的f p g a 负责实现，对背板信号翻译完毕后再 与主控f p g a 通信，实现数据交换。 v x i 总线接口电路主要实现模块寻址、总线仲裁、中断仲裁和数据交换的功 能，对背板信号翻译完毕后形成1 6 位的i n t e l 时序总线，通过i n t e l 时序总线与主 控f p g a 进行二次通信，最终实现与误码测试仪功能电路通信。v x i 总线接口电 路原理框图如图3 1 2 所示。 v 1 d 1 1 5 ，o 】 n 、 x l v x l 背 a 5 1 1、 机 1 板f 翡卜 e p l s l 0 f 6 箱 日】f l k 2 0 背 c s #。 、 1 群= 板 r d #= 模块 r s l l = 一 i n i 一 广供电二i r 【j 图3 1 2v x i 总线接口电路原理框图 2 0基于f p g a 的e 1 误码测试技术研究 3 2 5f p g a 控制电路 在误码测试仪中，f p g a 控制电路主要包括外围的配置电路和f p g a 芯片的 p l l 资源、专用时钟引脚资源的分配。根据硬件设计方案可知，误码测试仪的绝 大部分功能均由f p g a 实现，需要用到的大量的逻辑资源，因此仪器采用a l t e r a 公司的大规模高端f p g a e p l s l 0 f 6 7 2 1 7 。该芯片内部具有1 2 个锁相环资源，4 个增强型锁相环和8 个快速型锁相环，详见图3 1 3 。内含1 0 ，5 7 0 个逻辑单元以及 高达9 2 0 ，4 4 8 比特的内部r a m 存储器、6 个d s p 处理模块。这些丰富的资源保证 了e 1 通信中成帧解帧，误码测试逻辑的实现【1 0 】。 增强型锁相环能够把外部的时钟信号锁相后重新输出到专用时钟引脚上，而 快速型锁相环锁相后只能供芯片内部的逻辑使用。因此在电路设计中需要提前规 划好专用时钟引脚的分配和锁相环资源的使用情况，否则可能会导致需要输出到 引脚的时钟不能正确输出，使得设计不达标或者失败。 e p l s l 0 f 6 7 2 1 7 具有大量的专用时钟引脚，各个专用时钟引脚均支持差分和单 端两种方式，但都必须是成对出现的。所以一旦使用了某一个p l l 的时钟引脚， 与该p l l 相关的时钟引脚通常不应该再配置成普通i o 端口，否则会对时钟的稳定 性造成影响或者直接在管脚分配时分配失败。 喇 ， q nn rr 乔乔委奏 量鼋望受 8888 o 一 幺蟹 j uu 图3 1 3f p g a 锁相环资源简图 第三章误码仪的硬件设计2 l 参考时钟产生部分锁相环资源分配。由于仪器需要给e l 接口芯片一个 2 0 4 8 m h z 的参考时钟，用于恢复e l 接收端的数据和同步。当电路的外部晶振的 频率为1 0 m h z 时，通过f p g a 内部的锁相环后不能够直接产生2 0 4 8 m h z 的频率， 只能产生相近的2 0 4 6 0 3 6 m h z 时钟信号，因此采用p l l 级联的方式产生2 0 4 8 m