（电路与系统专业论文）基于USB的信号分析仪的设计与开发[电路与系统专业优秀论文].pdf

ab s t r a c t t h e u n i v e r s a l s e r i a l b u s i s a n e w k i n d o f s e r i a l b u s i n t e r f a c e c r i t e r i o n , w h i c h i s p u t f o r w a r d b y i n t e l , d e c , m i c r o s o ft a n d i b m t o s o l v e t h e c o n t r a d i c t i o n b e t w e e n t h e i n c r e as i n g p c p e r ip h e r a l s a n d t h e l i m i t e d s l o t s a n d p o rt s o n t h e m a i n b o a r d . i t h as t h e a d v a n t a g e s o f h o t a tt a c h m e n t , h i g h t r a n s m i s s i o n r a t e , a n d s o o n . t h i s p a p e r i n t r o d u c e s t h e c r i t e r i o n o f t h e u n i v e r s a l s e r i a l b u s i n b r i e f , a n d d e s i g n s a d a t a a c q u i s i t i o n s y s t e m b as e d o n u s b in t e r f a c e , u s i n g t h e e z - u s b c o n t r o l l e r o f t h e c y p r e s s c o m p a n y a n d t h e t e c h n o l o g y o f c p l d . t h e s y s t e m i s m a i n l y c o m p o s e d o f t h e h a r d w a r e c i r c u i t s a n d t h e s i g n a l a n a l y s i s s o ft w a r e . t h e h a r d w a r e c i r c u it s a r e m a d e u p o f u s b i n t e r f a c e c i r c u it s , c o n t r o l c i r c u it s a n d d a t a a c q u i s i t i o n c i r c u i t s . a n d t h e p r o g r a m s o f t h e s o ft w a r e i n c l u d e t h e f i r m w a r e o f t h e u s b c h ip , t h e d r iv e r s o f t h e d e v i c e a n d t h e t e s t s o ft w a r e i n c lu d i n g t h e r e a l i z a t i o n o f d i g i t a l f i l t e r s , f f t , a n d s o o n . i n t h e l a s t c h a p t e r , s e v e r a l f a c t o r s i n fl u e n c i n g t h e d y n a m i c p e r f o r m a n c e o f t h e a d c a r e a n a l y z e d b r i e fl y , a n d t h e c o r r e s p o n d in g m e as u r e s a r e p r e s e n t e d a s w e l l . k e y w o r d s : u n i v e r s a l s e r i a l b u s d a t a a c q u i s i t i o n s y s t e m . c p l d s i g n a l a n a l y s i s 丫5 8 3 7 4 9 独创性声明及使用说明 创新性声明 本人声明，所呈交的论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以 标注和致谢中所罗列的内容以外，论文中 不包含其他人己 经发表或撰写过的研究成果;也不包括为获得西安电 子科技大学 或其他教育机构的学 位或证书而使用过的材料。 与我一同工作的同 志对本研究所 做的任何贡献均已 在论文中 做了 明确的说明并表示了 谢意。 本人签名 日 期 0 东t , - 关于论文使用授权的说明 本人完全了 解西安电子科技大学有关保留 和使用学位论文的规定，即: 学校 有权保留送交论文的复印件，允许查阅和借阅论文;学校可以公布论文的全部或 部分内 容， 可以 允许采用影印、 缩印 或其它复制手段保存论文。 ( 保密的论文在解 密后遵守此规定) 本人签名日 期 a 4. l . 于 导师签名 日期 第一章绪 论 第一章 绪 论 1 . 1 选题的目的及意义 传统仪器一般是一台独立的装置，从外观上看，它一般由操作面板、信号输 入端口、检测结果输出这几个部分组成。从功能方面分析，传统仪器可分为信号 的采集与控制、信号的分析与处理、结果的表达与输出这几个部分。传统仪器的 功能都是通过硬件电 路或固化软件实现的，而且由仪器生产厂家给定，其功能和 规模一般是固定的， 用户无法随意改变其结构和功能。另外，传统仪器的价格昂 贵，技术更新慢，开发费用高。随着计算机技术、微电子技术和大规模集成电路 技术的发展，出现了数字化仪器和智能仪器，尽管如此，传统仪器还是没有摆脱 独立使用和手动操作的模式。 由于上面的原因，使传统仪器很难适应信息时代对仪器的需求。因此，可以 设想，在必要的数据采集硬件和通用计算机支持下，通过软件实现仪器的部分和 全部功能，这就是设计虚拟仪器的核心。可以把仪器的信号分析和处理、结果的 表达与输出功能转移给计算机来完成。本论文的选题即是基于这种虚拟仪器的思 想，我们利用硬件电路实现数据采集部分，利用软件来实现信号分析和处理部分 的任务。 现在常用的数据采集方式是通过数据采集板卡， 常用的有a / d 板卡、 4 2 2 , 4 8 5 等总线板卡，采用板卡不仅安装麻烦，而且易受计算机插槽数量和地址、中断资 源的限制。为了克服上述缺点，采用 u s b总线这一新技术开发一套性能优越的信 号分析系统。 1 . 2 u s b 总线的出现 在目 前的p c 的1 / o 模式中 ， 外围设备通常被映射为c p u的1 / o 地址空间， 并且 被分配一个指定的i r q ( 中断请求) ， 在某些情况下也可以 是一个d m a 通道。这些 系统资源被分配给指定的外围设备。这种地址分配的方法已经成为一种标准，软 件开发者要根据指定的设备进行访问。这给编程者带来了不便，同时外设消耗了 p c的许多系统资源， 使许多系统资源不可使用，并且产生了很多冲突，由此造成 了许多问题。 基于u s b的信号分析仪的设计与开发 随着p c 机的广泛应用，其外设也越来越多，如打印机、鼠标、扫描仪、游戏 杆、 音箱等。 每个外设都需要通过一个接口与p c 机相连。 外设多了， p c机的1 / 0 插1- 1 自然也就不够用了。在很多特定的场合，如工业数据采集等领域，常常用采 集板 卜 来完成工作， 而每一个板卡自 然会占用一个p c插槽。 p c插槽就那么几个， 要是采集点多了怎么办呢?除此之外，传统的板卡在插拔过程中必须停机，并且 需要打开 p c机箱进行安装和拆卸。而u s b正是为了克服这些困难，出现的一种 解决方案。 简而言之， u s b的出现不仅解决了i / 0 插口 不足的问题， 而且建立了一 条连接和访问外设的方法。这些方法可以有效地减少总体成本。而且从终端用户 的角度来看，它可以增加连接的外设的数目，简化设备的连接和配置。 通用串行 总线u s b是由i n t e l 等厂商制定的，连接计算机与具有u s b 接口 外设之间的串 行 a线。 u s b的特性: 1 、 速度快。 u s b 有高速和低速两种方式， 主模式为高 速模式， 速率为1 2 m b p s , 另外为了适应一些不需要很大吞吐量和很高实时性的设备，如鼠 标等，u s b还提 供 低速方式， 速率为1 . 5 m b / s 。 相比 之下，串口 数 据传输率是1 1 5 k b p s - 2 3 0 k b p s , 标准并 行口 的数据传输率为1 m b p s ， 这些都要 低于u s b 的 传 输速率， 现在刚刚 推 出的u s b 2 .0 协议， 在理论上其传输率可以 达到4 8 0 m b p s e 2 、 设备安装和配置容易。 u s b 设备支持即插即用， 安装u s b设备不必再打开 机箱，删除己安装过的设备，完全不用关闭计算机.所有u s b设备支持热拔插， 系统对其进行自 动配置， 不再占用中断资源或者d m a资源， 彻底抛弃了过去的跳 线和拨码开关设置。u s b为接电缆和连接头提供了单一模型， 解决了外设越来越 多造成的插槽紧张问题。 3 、易于扩展。用u s b 连接的外围设备数目 最多达1 2 7 个， 共5 层。所谓5 层 是指从主装置开始可以 经由4 个集线器进行菊花链接。 标准u s b电缆长度为3 米 ( 5 米，低速)。通过h u b 或中继器可以使外设距离达到1 2 米。 4 、能够采用总线供电。u s b总线提供最大达 5 v , 5 0 0 m a电流，对于功耗较 小的设备来说这是非常有效的。 5 、使用灵活。u s b共有 4种传输模式:控制传输 ( c o n t ro l )、同步传输 ( s y n c h r o n iz a t i o n ) 、 中断 传输 ( in t e r r u p t ) 、 批量 传输( b u l k ) ， 以 适应不同 设 备 的需要。 6 、 价廉物美。 实现u s b 功能的模块具有低廉的价格。 目 前， 多家厂家都有u s b 产品。 在国内应用较多的u s b 的控制器主要有n a t i o n a l s e m i c o n d u c t o r 的u s b n 9 6 0 2 系列和 p h i l i p s 的p d i u s b d i i 系列。 第一章绪 论 1 . 3 本课题的任务 目前，u s b设备的发展正如日中天，国外己推出了上百种u s b外设，包括 u s b集线器、打印机、扫描仪、存储器、鼠标、数字音像、数码相机和调制解调 器等。在国外的实际应用中，传统的外设正在被u s b设备所取代，在国内也出现 了很多u s b的设备，正在被广大的消费者认同。 u s b 2 .0 的出现， 数据传输速率达 到4 8 0 m b p s ， 是u s b 1 . 1 的四 十倍， 如此高的 传输 速率 必 将使u s b 在更 广阔的 领 域得到更深层次的应用。 本课题的主要任务是深入研究u s b总线的 各种规范，同时 利用 p c机上的 u s b总线， 开发基于u s b的信号分析仪， 包括两部分的内 容， 一部分为基于u s b 的数据采集系统的 硬件电 路设计， 一部分为p c 机上的软件部分的 设计。 使信号分 析仪可以达到使用更加方便，性能更加优越的条件。 1 . 4 本论文的内容介绍 在对u s b 1 . 1 总线 接口 协议和c y p r e s s 公司的e z - u s b 2 1 3 1 q u s b 接口 控制器 分析研究基础上，提出了基于 u s b的数据采集系统的硬件电路设计方案并进行了 相应的程序及信号分析部分软件的设计。 主要内容有以 下几部分: 第一章:前言，介绍了论文选题的目 的、意义及u s b 技术的发展。 第二章: u s b总线体系结构， 详细分析了u s b 总线协议， 确定了数据采集系 统的总体设计方案。 第三章分 基于u s b的数据采集系统的硬件设计， 详细介绍了基于厂u s b接口的 数据采集系统的硬件电路设计和u s b外设端的固件代码 ( f i r m w a re)的设计。 第四章:u s b 接口 驱动程序，详细介绍了u s b 接口 驱动程序的设计思想。 第五章: 用户应用程序及数据处理和分析部分的软件设计， 介绍了p c 机对采 样数据的处理、中 值滤波法和低通滤波的实验数据结果比 较，以 及对信号 f f t变 换得到的频谱进行分析。 第六章:影响模数转换动态性能的因素的分析，以及针对这些因素应采取的 方法。 基于u s b的信号分析仪的设计与开发 第二章u s b 总线规范 ; 2 . 1 u s b 数据流模型 2 . 1 . 1 u s b 系统描述 一个u s b系统可以从三个方面加以描述:u s b互联、u s b设备、u s b主 机。 u s b 互联是指一个u s b 设备与u s b 主机相连并和其通信的 方式， 它包括: ( 1 ) 、总线拓扑结构:u s b主机和u s b设备的连接类型。 ( 2 ) 、层间关系: u s b 在系统中的每一层都要完成一定的任务。 ( 3 ) 、数据流模型:u s b系统中信源和信息之间的数据传送方式。 ( 4 ) 、任务规划:u s b提供可以共享的互联机制。通过规划对互联机制的访问， 可以支持同步数据传输。 1 、总线拓扑结构 j总 线拓扑结构包括四个重要的组成部分: 主机和设备:u s b系统的基础组成部分。 物理拓扑结构:描述u s b 系统中的各组成部分是如何连接起来的。 逻辑拓扑结构:描述 u s b系统中各种组成部分的地位和作用，以及描述 从主机和设备的角度观察到的u s b 系统。 客户软件: 客户软件和u s b 设备上与其对应的功能接口是如何看待对方。 、主机和设备 u s b主机的逻辑结构如图所示，包括 u s b主控制器、u s b 整体系统软件 ( u s b 驱动程序，主控制器驱动程序和主机软件) 、客户。 u s b 主机是u s b 中唯一的一个用于协调工作的实体。除了 它的 特殊物理位置， 对于 u s b和与之相连的设备而言，主机还有一些特殊的责任。对u s b的访问都由 主机控制，只有当主机允许其访问时，一个 u s b设备才能获得对总线的访问权。 另外，主机还负责整个u s b 的构成情况。 u s b 物理设备的逻辑组成如图所示，包括u s b 总线接口、 u s b 逻辑设备、功能 模块。 u s b 物理设备向主机提供了附加的功能。 所有的u s b 逻辑设备都具有同样的 接入主机的基本接口。为了协助主机识别和配置 u s b设备，每一个设备都要携带 和报告与配置有关的信息。对于所有的逻辑设备而言，所报告的信息中有一些是 通用的。而另外一些则有设备的功能决定。 、物理总线拓扑结构 第二章 u s b总线规范 最长，米 vbu d gnd _ 仪 v王 3 ts ! 十 d- 6nd 图2 . 5 u s b电缆 其中，d 十 、d 一 是串行数据通信线，它支持两种数据传输率，对于高速且需要 高带宽的 外设， u s b以 全速1 2 m b p s 传输数据; 对于低速外设， u s b 则以1 . 5 m b p s 的传输速率传输数据。 u s b总线会根据外设情况在两种传输模式中自 动地动态转 换。 v b u s 通常为+5 v电源， g n d是地线。 u s b 是基于令牌的总线， 类似于令牌 环网络或f d d i 基于令牌的总线。 u s b 采用差分输出驱动器将u s b的数据信号驱动到u s b电缆上。 在u s b的 数据线上到正电源端 ( 3 . 6 v ) 为1 . 5 k 4 负载下， 驱动器的静态输出变化范围在低电 平时， 应低于输出电 平v o l ( 0 . 3 v ) ; 在数据线到地为 1 5 k 。 负载下，高电 平时， 应 高于输出高电 平v o ti ( 2 .8 v ) e 2 、信号终端 集线器和功能块上u s b 信号的终结如图2 .6 和图2 . 7 所示。 图2 . 6 全速设备电缆和电阻的连接 图2 . 7 低速设备电 缆和电阻的连接 从图上可以看出，全速设备和低速设备的区别在于电缆的下行端上的上拉电 阻的位置不同。全速设备电缆的下行端上的上拉电阻位于d 十 线上， 而低速设备电 基于u s b的信号分析仪的设计与开发 缆的下行端上的上拉电 阻 位于d - 线上。 u s e也是以此来判断连接到u s e 上的设备 是低速的还是全速的。 3 、 信号电平 u s e的信号如表2 - 1 所示。 数据i 态和k态是用于在系统中传递差模数据的 两个逻辑电平。差分信号是从数据线的交叉点测得的。当它处于共模区域内时， 差分数据信号与信号交叉处的电平无关。当总线不是处于差分模式时，数据线不 得不超出v s 。 交换闭值区 域范围以 变得有效， 就像在空闲态和恢复态一样。 空闲态 和恢复态在逻辑上分别等同于i 态和k态。 表2 - 1 u s b的信号电平 总线状态信号电平 始于发端驱动器 在接收器端 差模 “ 1 ” ( d + ) - ( d - ) 2 0 0 m v 并 且或d - v s e ( m in ) 差模 “ 0 ”( d + ) ( d - ) - 2 0 0 m v并且d + 或d - v s e ( m a x 和d + v s e ( m a x . ) 和d - v s e ( m i n . ) 恢复态 低速 全速 差模 “ l ” 和d 十 v s e ( m a x . ) 和d - v s e ( m a x .) 和d + v s e ( m i n . ) 分组开始( s o p ) 数 据 线由 空 闲 态 变 换为k 状 态 分组结束( f o p ) d + 和d - v s e ( m i n 持续2 个 比 特周期， 再 持续1 个比特 周期的空闲状态 )和d - v s g ( m i n . ) 应至少持续 1 个比 特周期，再持续1 个i 态 断开 ( 仅对上行方向而言) ( n . a .) d + 和d - v s e ( m a x .) 应至少 持 续 2 . 5 u s 复位 仅对上行方向 而言) d + 和d - v s e 的持续时间大 于等于i o m s d 十 和d - 功能块的事务中的地址十端点号 在功能块一 主机的事务中的地址+端点号 帧开始标记和帧号 为配置控制端点在主机一 功能块的事务中的地址+端点号 da t adatao datal 130 01 1 b1 01 1 偶数的 数据包p i d 奇数的 数据包p i d ha n d s h a k eack nak s tall 13 0 0 0 0 131 01 0 b1 1 1 0 接收器接收无错误的数据包 r x 设备不能接收数据或t x 设备不能发送数据 端点已发生故障 s p e c i a l p re 13 1 1 0 0 主机发出的前缀，给低速设备使能下行总线的传输信息量 2 、地址域( a d d r e s s f i e l d ) 功能模块端点用两个域来寻址:功能块地址域和端点域。功能块需对地址域 和端点域进行完全译码。地址或端点不能使用别名。两个域之中的任何一个不匹 配都将导致功能块忽略标记。对未初始化的端点进行访问也会使功能块忽略标角 记。 功能 块地址域 ( a d d r ) 通过 地址 来指定功能块， 它 根据标记p i d 的 值或者 是作 为数据包的源，或者是作为数据包的目的地。如图 2 . 1 8所示，1 2 8个地址由 a d d r 指定a d d r域是为具 有 i n , s e t u p ,o u t标记的 p i d定义的。每个 a d d r直定义单个的功能块。在复位或电源启动时，功能块的地址以0 作为缺省 值。在枚举过程中功能块地址由 主 机决定。 地址0 作为缺省值保留 ， 不能由 正常操 作选定。 a d d r o i a d d r l a d d r 2 l a d d r 3 a d d r 4 a d d r 5 a d d r 6 图2 . 1 8 地址域 3 、端点域( e n d p o i n t f i e l d ) 图2 . 1 9 所示是补充的4 位端点域( e n d p ) . 当功能块上有多于1 个的子通道时， 端点域使功能块更易于被寻址。 端点数目由 功能块指定。 端点域只为有i n , s e t u p 和o u t 标记的p i d 定 义。 所 有功能 块 都支持一个控 制端点: 端点0 ( e n d p o i n t 0 ) 0 e n d p o e n d p i e n d p 2 e n d p 3 图2 . 1 9 端点域 4 、帧号域( f r a m e f i e l d ) 1491 号域是一个1 1 位域。帧号由主机从每帧的起点开始增加。帧号域滚动增加 一 直到最大值o x 7 f f 。 帧号域只在每帧的开头作为帧标记开始传送。 第二章 u s b总线规范 5 、 数据域( d a t a f i e l d ) 数据域的长度可以是0 - 1 0 2 3 字节， 它必须是字节的整数。图2 . 2 0 多字节的数 据域格式， 每个字节内的数据位首先从i s b移出幻 ( m s b ) ( l s b ) d 7一d o ! d 1 d 2 d 3 d 4 d 5 d 6 b y t e n - 1 b y t e n 图2 . 2 0 数据域格式 b y t e n + 1 6 、循环冗余校验 循环冗 余校验 ( c r c ) 用于 对令牌和数据 包中的 所有非 p i d域进行保护。 对于 c r c生成和校验来说， 在生成器和校验器内的移位寄存器都是以1 方式开始的。 对于每一个接受的或发送的数据比 特，都需要将当前剩余的高阶比 特同数据比 特 进行异或( x o r ) ， 然后将余数左移1 位并且将低阶比 特置为0 。 如果异或后的结果 为1 ，那么余数就要与生成多项式进行异或。 c r c + o v a - af- e t 特填充的要求。分为令牌c r c和数据c r c两种。 ; 2 . 4 u s b 设备结构 一个u s b设备可以分为三层。最低一层是用于传送和接受分组的总线接口。 中间一层则用于控制总线和设备上的各个端点之间所形成的数据路由。一个端点 是数据的最终使用者和提供者，可以认为它是一个信源和信宿.最高一层则是串 行总线设备所提供的功能模块:例如，一个鼠 标或i s d n接口。 基于u s b的信号分析仪的设计与开发 第三章 基于u s b 的数据采集系统的硬件设计 u s b作为一种新型的串行总线标准，有着其它总线无法取代的优势，具有使 用简单、 支持即插即用、 易于 扩展的 特点。 u s b 具有较高的 传输速度( u s b 协议1 . 1 支持低速( 1 .5 m b i u s ) 和全 速( 1 2 m b i t/ s ) 两 种传输模式， 而 2 .0 协议 支持的 速度提高 到 4 8 0 m b i t / s ) ， 它的数据传输速度比 标准串 / 并口 高。 计算机和外设生产厂商都支持它， 所有的p c都带有u s b端口，外设厂商把u s b端口集成在他们的产品上。因此， 有 着广阔的 发展空间。 这里分 析了u s b 与外设的 接口， 利 用c y p r e s s 公司的e z - u s b 2 1 3 1 q芯片设计了 基于u s b的 数 据采集系统。 3 . 1 芯片的选择及系统原理介绍 u s b协议的复杂性意味着u s b外设必须具有智能。控制芯片必须知道如何检 测并对 u s b端口的事件做出反应，它必须为设备提供存储要发送的数据和获得已 经接收到的数据的一种方法。对于嵌入控制器的工程来说，芯片的选择取决于芯 片要执行的功能、费用和开发的简单性以及数据传输的速度等方面。 对于数据采 集系统的设计， 要考虑的主要是a / d 转换器的采样速率， u s b 控制器的数据传输速 度和价格等。 由c y p r e s s 公司推出的带智能u s b 接口的单片机e z - u s b ， 将u s b 接口的控制 核心整合到单片机集成电路中。 具有功能强大的u s b内 核，可以 代替u s b外设开 发者完成u s b 协议中规定的8 0 % -9 0 % 的通信工作，这使得开发者不需要深入了解 u s b 低级协议即可顺利地开发出所需要的u s b 外设。 因此最终选择了c y p r e s s 公司 的e z - u s b 2 1 3 1 q 芯片，从数据传输速度、价格和开发难度方面考虑都是比较合理 的。 图3 . 1系统原理框图 硬件系统的设计以e z - u s b 控制器为核心，考虑到u s b的传输速率及a d 转换 器的转换速率，需要在a d 及u s b 传输之间加入一个数据存储器， 这样可以使采集 的数据先存入存储器，然后再通过u s b总线读入计算机。硬件电路包括 e z u s b 接 第三章 基于u s b数据采集系统的硬件设计 口的硬件电路 ( e z -u s b 芯片和p c 机的接口电路、 电源模块及e z -u s b 供电电路、 e 2 p r o m枚举电路) 、 数据采集电路、 控制电路和数据缓冲电路几部分。 由e z - u s b 控制器经控制电路实现对 a / d转换器和数据缓冲电路的控制，模拟信号输入 a / d 转换器，经转换后将 1 2位数据输入数据缓冲器，当数据缓冲器存满之后，通知 e z - u s b 控制器，由主机取出数据。整个系统框图如图3 . 1 所示。 ; 3 . 2 e z - u s b a n 2 1 3 1 q 芯片介绍 这里所用的a n 2 1 3 1 q c 是c y p r e s s 公司生产的e z - u s b 系列芯片的一种， e z - u s b 芯片集成了一个u s b 外设接口所需的技术和电路。如图3 . 2 所示: 图3 . 2 a n 2 1 3 1 q c ( 8 0 引脚) 简化框图 如图所示， 集成的u s b收发模块与u s b总线的d + 和d - 引脚相连，串行接口 引擎 ( s i e ) 对串行数据进行编码和译码，并执行错误更正、位填充以及其它一些 u s b需要的信号级操作，最后发送数据到u s b端口或从u s b端口接收数据字节。 a n 2 1 3 1 q具有8 0 个弓 脚， 除了2 4 个1 / o引 脚之外， 它还包含一个1 6 位地址总线 和一个8 位数据总线，可以进行外部存贮器的扩展。 e z - u s b特性如下: 改进的8 0 5 1 内核:8 0 5 1 的运行速度为2 4 mh z ，性能可达到标准8 0 5 1 的5 - 1 0 倍，与标准8 0 5 1 的指令完全兼容。空闲的总线周期被消去，一个总线周期仅包含 4 个时钟周期，而标准8 0 5 1 则为1 2 个时钟周期。 高度集成:传统的u s b 外设的硬件设计通常包括非易失性存储器( 如e p r o m, e e p r o m, f l a s h r o m ) , 微处理器、 r a m, s i e ( 串 行接口 引 擎) , d m a ， e z - u s b 将上述多个模块集成在一块芯片中，从而减少了各芯片接口部分时序配合的麻烦。 基于u s b的信号分析仪的设计与开发 u s b内核: e z - u s b 可以代替u s b外设开发者完成u s b协议中规定的8 0 %一 9 0 %的通信工作，这使得开发者不需要深入了解 u s b低级协议即可顺利地开发出 所需要的u s b外设。 软配置: 外设未通过u s b接口连接到p c机之前， 外设上的固件存储在p c机 上。一旦外设接到p c机上， p c机先询问该外设是 “ 谁” ( 即读设备描述符， 然后将该外设的固件下载到e z - u s b的r a m中并执行， 这个过程叫做再枚举。 这 个特性给u s b外设开发者带来了 许多方便， 比 如开发过程中， 当固件需要修改时， 可以在p c机上修改好以后，下载到e z - u s b ，从而省去了 烧片子的麻烦。 易用的软件开发工具:固件可独立于驱动程序被测试。程序和固件的开发和 调试相互独立，可加快开发的速度。 除了以上的特性之外，还使用了双数据指针，两个全双工的串行口，与非多 路复用1 6 位地址总线的高速存贮器接口， 增加了8 个中断以 及自 动u s b中断向 量。 e z - u s b 2 1 3 1 q 有两种 读写方式: 普通读写方式 和快 速读 写方 式。 在同 步 传输模 式 下，利用普通读写方式， 从外部f i f o 传输数据到内部i n f i f o , 8 0 5 1 每m s 最多 可以传送1 0 0 0 字节到内部i n f i f o 。 在快速读写方式下， 若从外部f i f o传送 1 0 2 4 字节到内部f i f o只需花费4 0 3 m s ，并且可以改变所写的指令来节省传送时间。 3 . 3 u s b 数据采集系统硬件设计 采集系统中的a / d转换器使用的是m a x 1 2 2 o m a x 1 2 2 是m a x i m公司生产 的 单通道采集， 快速的1 2 位a / i ) 转换器， 在完全转换模式下， 它的 转换时间可以 达到2 .6 u s ， 采 样率 为3 3 3 k s a m p le s p e r s e c o n d ( k s p s ) a m a x 1 2 2 有5 种t - 作 模 式， 在数据采集系统中， 采用了 模式2 一一连续转换模式。 在这种模式下， 每次转换需 要 1 3 到 1 4 个时钟脉冲 ( c l k i n )， 转换可以 不间断的 进行， 但是需要提供开始 转 换 使 能 信 号( c o n v s t ) ， 并 且 要 保 证 c o n v s t ) 和 时 钟 信 号c l k i n 的 同 步， m o d e悬空，丽 和c 3 为 低电 平。 数 据输出 使能 信号一直有效， 在 转换结 束即 tt 腼u s y 为 高电 平 时 产生 新 的 数 据 。 3 . 3 . 1 控制电路及数据缓冲电 路 a / d转换器ma x 1 2 2 的采样率较高，产生的数据不能通过u s b直接传送给主 机，因此需要在 a / d转换器和主机之间连接一个数据缓冲器， a / d转换器产生的 数据需要先存储在缓冲器中，当缓冲器存满数据之后，通知主机取走数据。具体 电路见图3 . 3 所示: 第三章 基于u s b数据采集系统的硬件设计 图3 .3具体的控制电路和缓冲电路 这里的 数据存储器使用的是6 1 c 1 0 2 4 ( 1 2 8 k * 8 高速c m o s 静态r a m)， 使 用两片6 1 c 1 0 2 4 来扩展1 6 位的r a m. e z - u s b芯片具有一组可编程的u o引脚， 可以根据端口 寄存器的设置，来决定引脚功能。 在这里设置p a口的高四位和p b 口为通用输入输出引脚 ( g p i o )来传输 1 2 位的数据。 根据控制电路的具体要求和功能， 使用一片c p l d来实现， 使用a l t e r公司 ma x 7 0 0 0 系列的e p m 7 1 2 8 s ，利用a l t e r公司的e d a工具进行仿真，并通过。 内部具体逻辑电路如图3 .4 所示: 图3 .4控制电路内部逻辑图 控制电路主要有3 部分组成， 三态缓冲器、 时钟电路和地址发生器。 三态缓冲 电路控制数据是由ma x 1 2 2 传输到 r a m，还是由r a m传输到 u s b控制器:时 钟电路用来产生 m a x 1 2 2 的时钟 c l k i n和转换开始信号c o n v s t ，以及地址发 生器的时钟信号;地址发生器给r a m读写提供地址信号。 控制电路接收从e z - u s b芯片发出的控制信号，产生a i d转换器和数据存储 器的控制信号。当c p l d接收到e z - u s b发出的开始采集数据的信号时，控制电 路 产生开 始 采 集 使 能 信 号 ( 云 石 万 v s t ) 和时 钟 信 号( c l k in ) ， 并 且 转 换 开 始 信号 ( c o n v s t ) 在 下 一 个 时 钟 信 号( c l k i n ) 上 升 沿 来 到 之 前 保 持 低 电 平 至 少5 0 n s , 基于u s b的信号分析仪的设计与开发 确保转换时间为 1 3 个时钟周期。同时提供 m a x 1 2 2 输出使能信号，使 ma x 1 2 2 可以把转换结果输出到r a m。在采集结束和对r a m数据读完之后，分别给u s b 控制器发出i n t o 和i n t 1 中断信号， 当u s b 接收到中断信号之后， 在中断服务程 序中，进行相应的处理。 对r a m的读/ 写是相互独立的， 地址发生器产生r a m的地址信号，地址发生 器由计数器来实现，对 r a m进行读/ 写时，地址发生器的时钟是独立的。当开始 采集数据的时候， 对r a m开始进行写操作， 8 0 5 1 首先发出地址清零信号， 让地址 信号指向第一个存储单元。并且必须同时使能r a m的w e信号，在w e低有效时 间段， 数据就写入r a m，