实验七 计数器及其应用(设计性).doc

实验七 计数器及其应用（设计性） 一、实验目的1学习集成触发器构成计数器的方法。2掌握中规模集成计数器的使用方法及功能侧试方法。3用集成电路计数器构成1N分频器。 二、实验预习要求1复习计数器电路工作原理。 2预习中规模集成电路计数器74LS192的逻辑功能及使用方法。3复习实现任意进制计数的方法。三、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。本实验主要研究中规模十进制计数器74LS192的功能及应用。1. 74LS192的主要原理（1）74LS192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其逻辑符号及引脚排列如图7-1所示。图71 74LS192逻辑符号及引脚排列图中：CPU加计数端 CPD一减计数端 一置数端 CR一清零端 一非同步进位输出端 一非同步借位输出端 D0、 D1、D2、 D3一数据输入端 Q0、 Q1、Q2、Q3一数据输出端。74LS192功能如表7.1：表7.1 74LS192的逻辑功能输 入输 出CR/LDCPuCPDD3D2D1D0Q3Q2Q1Q01XXXXXXX000000XXDcBadcba011XXXX加计数011XXXX减计数74LS192加减计数的状态转换表如下表7.2：表7.2 74LS192加减计数的状态转换表加法计数（进位）输入脉冲数0123456789输出Q30000000011Q20000111100Q10011001100Q00101010101减法计数（借位）2计数器的级联使用一个十进制计数器只能表示0一9十个数，为扩大计数器范围，常用多个十进制计数器级联使用。同步计数器往往设有进位（或借位）输出端，所以可以选用其进位（或借位）输出信号驱动下一级计器。图7-2是由74LS192利用其进位输出控制高一位的CPu端构成的加计数级联图。可以实现1010100进制（“00”一“99”）的计数；如果要构成减计数电路，则利用其借位输出控制高一位的CPD端，实现（“99”一“00”）的减法计数，如果计数初始值为0099其中一个数，则必须先在输入端D3D0预置所要开始计数的初始值，令0，将此初始值预置完成，此后重新置=1。 图7-2加计数级联图3任意进制计数的实现 （1）复位法获得任意进制计数器假设已有N进制计数器，而需要得到一个M进制计数器时，只要MN,用复位法使计数器计数到M时置0”，即获得M进制计数器。图7-3所示为用一片74LS192并采用复位法构成的5进制加法计数器。图7-4生所示为用两片74LS192级联并采用复位法构成的几60进制加法计数器。图7-3 采用复位法构成的 图7-4 采用复位法构成的5进制加法计数器 60进制加法计数（2）利用预置功能获得任意进制计数器图7-5是一个用两片74LS192级联构成的特殊12进制加法计数器电路。在数字钟里，对时位的计数序列是1，2，3,11，12；是12进制，而且没有0。即从1开始计数、显示到12为止，当计数到13时，通过与非门产生一个复位信号，使74LS192 (2)时的十位直接置成0000,而74LS192（1）时的个位直接置成0001,从而实现了1-12计数。 图7-5 采用预置法构成的特殊12进制加法计数器四、实验仪器设备1. TH-SZ型数字电路实验箱 2. 两片74LS192 一片74LS00五、实验内容174LS192逻辑功能测试74LS192的16脚接VCC=+5V，8脚接地，计数脉冲CPu和CPD由单次脉冲源提供，置数端（）、数据输入端（D3D0）分别接逻辑开关，输出端（Q3Q0）接译码显示输入的相应孔A、B、C、D，同时接至逻辑电平LED显示插孔，和接逻辑电平LED显示插孔。按表7.1逐项测试，判断该集成块的功能是否正常。表7.1逐项测试，判断该集成块的功能是否正常， （1）清零（CR）令CR=1，其它输入端状态为任意态，记录Q3Q2Q1Q0的状态和译码显示的数值。之后，置CR=0。（2）置数（）当CR=0, =0，CPu、CPD任意态时，74LS192处子置数状态。D3D2DlD0任给一组数据，输出Q3Q2QlQ0与D3D2DlD0数据相同，若:D3D2DlD0=0011,记录Q3Q2Q1Q0的状态和译码显示的数值。（3）加法计数令CR=0，=1，CPD=1, CPu接单次脉冲源。在清零后送入10个单次脉冲，观察输出状态变化是否发生在CPu的上升沿。记录译码依次显示数字的情况。（4）减法计数令CR=0，=1，CPu=l，CPD 接单次脉冲源。在清零后送入10个单次脉冲，观察输出状态变化是否发生在CPD 的上升沿。记录译码依次显示数字的情况。 2.任意进制的实现（1）用复位法获得9进制和78进制加法计数器，分别画出电路图，并连线验证其功能（可以参照图7-3和图7-4）。74LS192的16脚接VCC=+5V, 8脚接地；CPD =1, =1，Q3Q0接译码显示输入的相应插孔A, B, C、D。（2）用预置法获得30进制（从1开始计数）加法计数器，画出电路图，并连