（电路与系统专业论文）基于06微米工艺的模数转换器设计.pdf

浙江大学硕士学位论文 摘要 模数转换器是负责将模拟信号转换成为数宁信号的器件。模数转换器有着非 常广阔的应用范围，目前，高速高精度低功耗的模数转换器的核心设计技术还掌 握在a d i 、m a x i m 、s t 、t i 等大公司的手里，并且大都足在超深亚微米的工艺 线上流片的。无论是从市场需求，还是促进我国芯片设计能力来说，利用次新的 工艺技术，开发自己的高速高精度低功耗的模数转换器都是很迫切的事情。本文 设计的是10 位2 0 m h z 流水线结构的模数转换器，设计基于c s m c0 ，6 u r nc m o s 混合信号工艺。 本论文第一章介绍了a d 转换器的发展现状和c m o s 流水线结构a d 转换 器系统；第二章介绍了该芯片的设计流程和风格：第三章介绍了设计a d 转换 器的总体构架以及模块划分；第四章介绍a d 转换器的电路设计；第无章介绍 了比较器的设计；第六章介绍了本设计中设计并使用的电流预防大动态比较器； 第七章介绍了仿真结果和版图：最后对本文的设计一个总的回顾和总结，并展望 下一代a d 转换器的发展方向。 论文着重点在于模数转换器的高速高精度设计和功耗优化。主要的成果有： l 、研究了流水线级电路的建立过程特性，在此基础上采取了一系列的优化，最 后采用了输入s h a9 级串行连接，相互结构一致的1 5 - b i t 数字校正级电路、以及 最后的1 - b i t a d c 的流水线转换结构；9 组一位寄存器构成，一一对应于从m s b 到l s b ，其长度依次从l o 减少到i 的延时对准寄存器阵列。设计的模数转换器在 0 6 u r n 工艺下全部电路运行功耗仅为4 9 m w ，比同类电路的平均功耗要低1 3 ， 实现了低功耗的设计。2 、设计了电流预放大动态比较器，在比较器的预防大级 设计了电流放大电路，缩短了比较器的建立时间，建立时间仅为1 3 1 n s ，提高了 比较器的速度，设计的动态比较器工作速度可以达到4 0 0 m h z 而功耗仅为 0 3 m w 。 v i n k u n b , v l s i , z i ue d u c u 浙江大学硕士学位论文 本论文还提出利用次新的工艺线牛产高性能的产品。本设计选用适当的电路 结构、优化主要单儿电路( 运放和比较器) 的性能、采用合理的设计版图、最终 在o 6 u r n 的t 艺线上流片，在电源电压为5 v ，2 0 m h z 的采样速度下，分辨率达 到1 0 位，输入频率为5 m h z 的信号，s n d r 值为5 8 d b ，模数转换器的总功耗为 4 9 r o w 。实现了高性能、低成本，大大降低了科学研究的费用。 本论文设计的芯片已经在上海集成电路产、止化基地参加m p w 流片成功，正 在进行后期的测试工作。 关键字目 模数转换器；采样保持电路：动态比较器i 电流预放大 出盟型醵丑照互生直址盟 p a g e2o f 7 4 浙江大学硕士学位论文 a b s t r a c t a n a l o t o d i g i t a lc o n v e r t e r s ( a d c s ) f i n d w i d ea p p l i c a t i o ni nm a n yf i e l d ss u c h a sc o m i n i n i c a t i o na n dd a t ac o l l e c t i o n h i g hs p e e dm a dh i g hr e s o l u t i o ni sat r e n d o f t h e d e v e l o p m e n t o f m o d e m a n a l o g - t o - d i g i t a lc o n v e r t e rt e c h n o l o g y p i p e l i n e da n a l o g t o d i g i t a lc o n v e r t e r ，b e c o u s eo f i t sh i g h s p e e d ，h i g hr e s o l u t i o n ，s m a l lc h i p a r e aa n dg o o d d y n a m i cp e r f o r m a n c e ，i sw i d e l ya d o p t e d t h ep u r p o s eo ft h i sd i s s e r t a t i o ni sd e s i g n i n gah i g hs p e e dh i g hr e s o l u t i o na d c t h i sa d c a d o p t s9s t a g e ，1 5 b i t s t a g ep i p e l i n ea r c h i t e c t u r e ，w i t h 10b i tr e s o l u t i o n a n ds p e e dn ol e s st h a n2 0 m s s ，i m p l e m e n t e di nc s m co 6 0 u r nd p d mc m o s p r o c e s s t h ed i g i t a lc o r r e c t i o nt e c h n i q u ei s u s e dt or e l a xt h eo f f s e tr e q u i r e m e n to ft h e c o m p a r a t o r s t o r e d u c e s i g n a l d e p e n d e n tc h a r g ei n j e c t i o n a n ds u b s t r a t en o i s e i n j e c t i o n ，t h eb o t t o m p l a t es a m p l i n gt e c h n o l o g y i s a p p l i e d as a m p l e - a n d - h o l d a m p l i f i e r ( s hc i r c u i t ) i sa l s ou s e d t oi m p r o v et h es i g n a l - t o n o i s ea n dd i s t o r t i o nr a t i o ( s n d r ) p e r f o r m a n c ea n dt h el i n e a r i t y o fa d c f u r t h e r m o r e ，t h ea d cc o n s u m e s 4 9 m w p o w e ra t5 vs u p p l yv o l t a g ew i t hal o wp o w e ro p e r a t i o n a lt r a n s c o n d u c t a n c e a m p l i f i e r ( o t a ) m a d t h ed y n a m i c c o m p a r a t o r s t h i sd i s s e r t a t i o na n a l y s et h ea r c h i t e c t u r eo ft h ep i p e l i n e da d c t h i sd i s s e r t a t i o n p r e s e n t st h ea r c h i t e c t u r ea n dd e s i g np r o c e s so fd y n a m i cc o m p a r a t o r , i nd e t a i l t h e s i m u l a t i o nr e s u l t si n d i c a t et h a tw i t h5 vp o w e rs u p p l yt h e p r o p o s e dc o m p a r a t o r a r c h i t e c t u r ec a nw o r ku n d e r4 0 0 m h zc l o c kf r e q u e n c ew i t hl o w e rt h a n3 0 m vo f f s e t a n d3 6 1 4 1 u m 2l a y o u ta r e a t h el a y o u td e s i g no ft h ep r o p o s e dp i p e l i n e da d ch a s b e e nf i n i s h e da n dt h et e s tc h i pi sb e i n gi m p l e m e n t e d t h es i m u l a t i o nr e s u l t si n d i c a t et h a tt h ep r o p o s e dc o m p a r a t o ra r c h i t e c t u r ec a n f u l l ym e e t t h er e q u i r m e n t k e yw o r d ：a n o l o g t o d i g i t a lc o n v e r t e r ，s a m p l ea n dh o l dc i r c u i t ，d y n a m i c c o m p a r a t o r ， c u r r e n ta m p l i f y v i n k u n , 2 ，f i v 1 s ，i ，, z i u e ，d u 一c n 浙江大学硕士学位论文 第一章绪论 1 1 谍题意义和引言 未来的电子系统要将更多的电路一一数字的和模拟的，集成到个硅片上， 以降低成本、降低功耗、缩减面积和减少印刷电路板数据总线的辐射噪声。显然， 刘于这种数模混合集成的l c 来说，标准的c m o s 工艺在成本、功耗和实现的便 利性上都是最优的选择。 随着数宁信号处理技术在高分辨率图像、视频处理及无线通信等领域的广泛 应用，对高速、高精度的模数转换器的需求日益迫切【8 l ；而个人移动娱乐平台， 便携式终端，无线应用等要求高速低功耗的模数转换器；另外，对于正在兴起的 基于i p 设计和片上系统( s o c ) 集成研究来说，要求模数转换器适于集成，并 且能够兼容于标准c m o s 工艺。 c m o sa d c 的性能主要取决于所采用的电路结构、主要单元电路( 运放和 比较器) 的性能、合理的版图设计以及工艺等因素0 1 。流水线结构( p i p e l i n e d a r c h i t e c t u r e ) 是一种即能实现高速又能实现相当分辨率的结构：宽带高速运放和 高速比较器将提升模数转换器的转换速率；而合理的自校准技术和混合信号电路 版图设计将有益于模数转换器的分辨率。 本论文以流水线结构为基础，研究功耗优化和适于系统集成的高速高精度模 数转换器电路的设计技术 1 2 国际国内技术现状和发展趋势 随着数字v l s i 技术的飞速发展，数字信号处理技术在高分辨率图像、视频 处理及无线通信等领域得到了广泛应用。通常，大多数复杂的系统是以数字信号 处理和计算机电路为核心的，该核心电路与外部的模拟环境由一层模拟接口电路 来进行缓冲隔离。如图1 - 1 所示，一个典型的信号处理系统是由一个a d 转换器 和一个数字信号处理器( d s p ) 组成的，可以说，a d 转换器的性能已经成为制 约整个系统性能的瓶颈，系统设计对模数转换器的速度、分辨率以及功耗提出了 更高的要求【“i 。 丑也坐匹蛰丑立三i 址垫虹趣 浙江大学硕士学位论文 卜 电压 采样 离散卜 a d 转 k 数字信 保持 信日 换器 编码 号处理 ( g g - 系统 i 外部模 传感器 电流yy y i 拟信号 接收器 i y 图1 _ 1 信号处理系统框图 从7 0 年代以来，在单片模数转换器的实现方面，相继提出了过采样一、 全并行( f l a s h ) 、子区式( s u b r a n g i n g ) 、折叠一插值( f o l d i n g a n d i n t e r p o l a t i n g ) 、 流水线( 鞴p d i n e d ) 和并行时间交织( p a r a l l e lt i m e - - i n t e r l e a v e d ) 等结构。其中 过采样一通过过采样和噪声整形可以得到很高的分辨率，但是转换速度一般 在1 m h z 以下；全并行结构由于其全并行信号处理的特点，在现有的结构中速度 最高，输入到输出的延迟最小，但是全并行处理也带来了功耗和面积随分辨率呈 指数增长的缺点，不适合应用于高分辨率的模数转换器；折叠插值结构应用折叠 和插值技术纠正了全并行结构中电路规模指数增长的缺点，但是折叠处理限制了 输入信号带宽，而且对晶体管跨导和匹配的高要求使得它不利于c m o s 实现； 子区式结构通过将转换范围分区和信号分布转换来换取电路规模和功耗得减少， 但是其多级串行转换来得到一次输出得工作方式大大降低了转换的速度；流水线 结构在子区式结构的各级之间引入采样保持放大电路( s h a ) ，使得子区转换可 以并行工作，大大提高了子区式结构的速度；并行时间交织结构将多路结构一致 的模数转换器组合在一起，使得它们对同一个输入信号进行时间交织采样，次 来实现单个模数转换器所不能达到的速度，但是通道间失调和增益的不匹配、非 均匀采样等问题使其很难达到较高的精度。一般认为，对于分辨率1 0 位，转换 率 l m s s ，适于系统集成的高速高精度模数转换器来说，基于标准c m o s 工艺。 采用流水线结构使一种合理的设计方案【8 i 。表1 - 1 列举了一些应用领域对a d c 的 性能要求。 表l 一1 v i n k u n ( g t v l s i z u e d u c l l 渐汪赶学硕士学位论吏 i 应用领域要求精度 要求速度 i 无线局域网 6 一l o b i t l 一5 0 m 海量存储器 6 8 b i t5 0 一2 0 0 m a d s l 1 2 1 6 b i t3 1 0 m 数字t v 8 1 0 b i t2 0 m 数码相机、摄像机 8 1 2 b i t 2 0 m c a t v 解码凋伟0 器 8 一i o b i t1 0 一2 0 m h d t v1 0 b i t 5 0 7 5 m d i g i t a l i f 数字中频 8 1 2 b i t 1 0 0 2 0 0 m 音频放大器1 6 b i t 以上 | 测量仪收1 6 b i t 以上 精度的模数转换时仍然能保持较高的速度和较低的功耗。相对闪烁型a j d 转换 器而言，在相同的精度下流水线结构具有小的多的面积，而且，流水线结构本身 所具有的设计自由度和灵活度，也为实现速度、功耗、电压和面积优化等课题提 供了广阔的研究空间【5 1 0 另外，在实际电路实现时，c m o s 流水线模数转换器的 精度要受到许多电路和工艺非理想因素的影响，其中最重要的有：电容失配、比 较器失调、跨导运算放大器( o t a ) 有限增益等。基于以上几点，c m o s 流水线 模数转换器电路设计技术的研究在以下三个方面都很活跃： a ) 速度优化 除了提升单元电路本身的带宽和响应速度外，研究工作主要在于优化级电路 的建立特征( 运放压摆率增强设计、反馈放大器零极点的合理分布、压摆区和线 性建立区的合理分割) ，在流水线结构中增加局部的流水或并行操作。 b ) 功耗、低电压、小面积设计技术 在功耗和面积方面，主要有结构的研究，如级分辨率分配和级间缩减( s c a l i 艘 d o w n ) 系数的优化；单元电路( 主要是运放和比较器) 的共享复用技术；以及 单元电路的低功耗设计，如动态偏置、电流自举运放和动态比较器。在低电压方 面，主要有运放的r a i l t o r a i l 设计、弱反型工作和背栅驱动，模拟开关的电压自 举，开关运放等技术，以及电流源、开关电流a d c 的研究。 c ) 校准技术 在实现1 0 _ b i t 以上的a d c 时，一般要采用一一定的校准措施。校准技术根据 蚴1 e d u c n 渐泣走学硕| 学位论天 所处理的信号域的不同，可以分为数字校准和模拟校准。数字校准重点发展剐温 度、电源等环境变量不敏感的后台化处理技术；模拟校准除了常规的元件匹配校 准方法外，电容交换、电容误差平均等技术的研究电很活跃“”1 。 除此之外，近年来随着c m o s 生产工艺技术的不断进步，在高性能a d c 领 域出现了一个明显的趋势，即使用“极限”工艺实现“极限”指标，采用与主流 数字工艺的差距不大的生产工艺束生产模拟电路。 国内模数转换器的发展起步较晚，研究水平较为落后，自主开发的产品主要 集中在全并行、积分行、逐次逼近型等低精度高速或低速高精发的结构上。近年 来随着设计环境和工艺条件的快速改善，国内单位，如浙汀大学超大规模集成电 路设计研究所，在高速高精度模数转换器领域也开展了些研究。但是，国内的 设计大多数仍处于模仿国外设汁的阶段，不能提出自己的创新性设计方案，而且， 研究的成果多以计算机仿真结果的形式，而不是以实际芯片测试结果的形式来验 证。表i 一2 列出了国内比较先进的几个a d c 研究项目。 表l ，2 g r o u p性能结构进展 东南大学 1 0 b i t4 0 m单 条p i p e l i n e 未完成 c m o s 清华大学 10 b i t2 0 m 4 0 m 单 条p i p e l i n e 未完成 c m o s 清华大学1 6 b i t5 k 5 0 k 带 s i g m a - d e l t a未完成 宽 c m o s 复旦大学 8 b i t1 2 5 m7 l n l w单 条p i p e l i n e2 0 0 3 年a s i c o n 会议论 c m o s 文 1 3 流水线结构模数转换器特点 流水线结构模数转换器由多级结构和功能相似的子电路组成，其高速性能通 过各级子电路的并行工作获得，而其高分辨率性能可通过增加子电路级数和引入 校准技术来获得。本论文设计的流水线结构模数转化嚣结构如图3 一l 所示，采用 的流水线结构由时钊，发生电路，流水线转换结构，延时对准寄存器阵列和数字校 正电路构成。其中，时钟产生电路将2 0 m h z 的输入时钟信号处理成为双相不交 i n k u l “? v l s i f f u c d u c n p a g e9o f 7 4 浙江大学硕士学位论文 叠时钟，控制流水线转换结构中的采样保持电路和子级流水线转换电路，在采样 模式和保持模式之间切换工作。流水线转换结构是由输入采样保持电路( s h a ) 、 9 级流水线转换电路和f l a s h a d c 的级联构成【6 8 】。每级流水线转换电路结构如图 1 3 所示，采样保持电路对输入模拟信号k 进行采样和保持，同时s u b a d c 对 “进行a d 转换，所得的k l 位结果作为本级转换结果输出到延迟对准寄存器阵 列，刷时也作为s u b d a c 的数字输入，模拟减法电路实现k 与 】位的估计值的 相减，所得的余差信号在通过放大器放大2 倍后，作为本级模拟输出向下 级输出，图1 4 的锯齿状函数显示了每级转换电路的输入输出转移特性。 1 一 j 图1 3 予级转换电路结构框图图1 4 输入输出转移函数 流水线转换电路输出每级1 5 位，其中输出l 位的有效位，另外的0 5 位提 供给数字校正，总的有效分辨率为r = h + 如+ + 岛+ m 1 ，所以9 级的流水转 换子电路输出的9 位有效位加上最后的f l a s ha d c 输出一位有效位，实现了1 0 位的功能。延迟对准寄存器阵列给流水线结构的数字输出每级加一级延迟，这是 因为流水线转换结构对模拟信号是逐级串行流水处理的，同一个模拟输入的各级 电路的数字转换输出是逐缴延迟的，延迟对准寄存器阵列使得对应于同一个模拟 输入的各级电路数字转换结果同时输出。数字校正技术是用理想低i 位模数转换 器来测量高位的实际值并且存储起来，在转换时把它作为d 。1 所代表的真实数字 结果。随后可把第f + 1 级和理想的低i 位模数转换器看成是理想，以同样的方法 校正第i + 2 级，依此类推，实现对输出的结果的校f 。失调在卜j 1 蚱，+ 巧】( 4斗 是输入参考电压) 的范围以内，都可以用数字校正电路完全消除，不会给a i ) 转换带来失级误差【9 j 。 1 4 本文主要完成的工作 论文的主要目标是设计1 0 位2 0 m h z 的流水线结构的模数转换器，包括采样 保持电路，比较建立电路，数字校正电路和延时对准电路。设计主要遵循标准的 模拟电路设计流程设计，本论文设计采用c s m c0 6 u r nc m o s 混合信号丁艺。 丑出坐型茧丛亟三i 生西生四 勘扛走学砺| 学位爸文 设计的电路在信号的输入端使用增加了一个采样保持电路，不仅提高了系统 的信号噪声比s n d r ( s i g n a lt on o i s e a n dd i s t o r t i o nr a t i o ) ，而且改善系统的线性 度。 对于设计中比较电压建立的电路的失级误差问题，采用数字校正技术，大大 降低了系统对比较电压建立电路失调的要求，从而允许采用速度高，功耗小但是 精度不高的交叉耦合动态比较电压建立电路，从而使设计的模数转换器的速度达 到2 0 m ，应用于高速系统。并且设计的比较电压建立电路采用了电流预放大动 态比较电压建立电路的，比较电压建立电路的工作速度可以达到4 0 0 m h z 。 比较器采用底极板采样技术，注入到差分采样电容上的一阶误差电荷相同， 不引入差分误差电压，降低了m o s 开关引入的非线性。 丑世型近业增二三也旦衄 p a g e l lo f 7 4 浙江大学硕士学位论文 第二章模拟电路设计流程 2 1 模拟电路经典设计流程 2 1 1 流程概要 经典模拟设计流程采用c a d e n c e 的电路原理图输入和工业界最流行的s p i c e 仿真工具( s t a r - h s p i c e 或者s p e c t r e ) h 结合的方法，全定制版图采用最流行的工具 c a d e n c e 推出的v i r t u o s 0 。 先通过c a d e n c e 的c o m p o s e r 将原理图输入为s c h e m a t i cv i e w 格式，然后通过 a n a l o g a r t i s t 生成h s p i c e 格式网表，然后通过命令行方式启动h s p i c e 进行仿真。 当仿真结果满足s p e c 要求，我们就认为原理图设计完毕，之后可以进行物理后 端设计，形成最后可以交给f o u n d r y 的版图进行流片，然后拿回片子进行封装测 试。如果性能合格，可以进行批量生产。下面图2 1 给出一个大致的流程图，下 面的小节将s t e pb ys t e p 进行具体描述。本设计流程的最大优点在于通过e d a _ l 具自动形成h s p i c e 格式的网表，省去了手工编辑网表或者通过导出c d l 文件 进行改动网表的麻烦操作，并且保证网表的绝对正确性，大大提高了工作效率。 丑出盥型醴丑直互坐星衄 浙江天学硕士学位论文 一 一 s p e c p a r t l l l i o n 一 1 2 1 经典模拟电路的设计流程 2 1 2 详细步骤( s t e pb ys t e p ) h 根据上述流程图， 一步一步详细介绍设计流程： 1 ) 根据实际需求制定总系统s p e c ，进行模块划分和子模块的功能定义 2 ) 对子模块分别进行管予级电路设计，并以原理图的形式在c o m p o s e r 输入，制 作相应子电路的s y m b o l ，以备上层的电路调用。 丑地盟型色丑鱼互出曲坚堕 p a g e l 3o f 7 4 浙江大学硕士学位论文 3 1 将所有的子电路输入到顶层电路中，形成顶层电路结构图，c h e c ka n d s a v e 确 认电路图无误。 4 1 在c a d e n c e 环境中形成h s p i c e 格式网表，并交给h s p i c e 进行电路仿真，测试 电路功能是否满足s p e c 要求。由于这部分内容一般书籍涉及较少，在此详细介 绍下。 首- y e mc o m p o s e r 打开想要形成网表的电路原理图， 在原理图界面上面t o o l s o t h e r ，然后s i m u l a t i o n - i n i t i a l i z e ，出现f 面窗 c l i c ko k 后初始化仿真环境。 选择s i m u l a t o r n a m e 为h s p i c e ，并选择你要作仿真的电路图。 然后就可以用h s p i c en e t l i s t e r 生成网表。在原理图界面 s i m u l a t i o n n e t l i s t s i m u l a t e ，你可以看到下面的窗口。 皿出世趔亟尘甄童也二璺旦旦二蛆 浙江大学硕士学位论文 关掉r u na c t i o n s 里面的s i m u l a t e 。c l i c ko k 后，你可以看到提示网表是否生成 的提示信息。 生成网表成功后，你还需要下面的操作。 1 删除上述网表文件中的m o d e l 2 加入f o u n d r y 提供的m o d e l 文件、激励向量以及控制丌关等。如果要生成 a w a v e s 能读入的波形格式，必须在网表中加入： o p t i o np o s t 编辑网表后，对电路作相应的仿真，测试电路的性能是否满足性能要求，直到得到满足s p e c 的电路图。 5 ) 根据原理图进行版图设计，采用v i r t u o s o 进行版图全定制，采用p a r a m e t e rc e l l 的办法可以大大加速版图设计的速度。 6 ) 版图验证，需要作d r c ，l v s 等相关的操作。其中d r c 涉及的工具：d i v a ， d r a c a u l a 。一般单元电路可以用d i v a 验证比较方便( 交互界面比较友好) ，但 是较大规模或者顶层全芯片的d r c 则必须采用d r a c u l a 。l v s 同样采用上述 办法。 7 ) 参数提取。参数提取工具可以采用d r a c u l al p e 或者m e n t t o r 公司的 x c a l i b r e 。首先要导出电路的网表c d l 文件和g d s i i 文件，然后在f o u n d r v 尘旦虹坐童赳直星世点业 浙江大学硕士学位论文 提供的参数提取的c o m m a n df i l e 中进行相应的参数更改和一些提取选项的选择。 必须更改的是网表和g d s i i 的名字和路彳垒。比如： l a y o u tp r i m a r y ”r e f 2 5 7 ” l a y o u tp a t h ”1 1 e t s a i l s p a c e u s b l 1 x i o n g i u n b g g d s ” l a y o u ts y s t e mg d s i i s o u r c ep r i m a r y ”r e f 2 5 7 ” s o u r c ep a t h ”n e t s a i l s p a c e u s b l 1 x i o n g i u n n e t l s i t ” s o u r c es y s t e ms p i c e 运行x c a l i b r e l o p t l o n 】e o m m a n d f d e n a m e 就可以输出主网 表”n e t l i s t d i s t r i b u t e d ”和寄生参数网表”n e t l i s t d i s t r i b u t e d p e x ”。 8 ) 反标到主网表作后仿真，以确定寄生参数对电路时序以及逻辑功能彳i 影响。在 主网表第一行中包括寄生网表，如下： i n c l u d e ”n e t l i s t d i s t r i b u t e d p e x ” 之后加上激励信号、仿真模型、控制开关等，就可以进行后仿真。得出的结果和 前仿真结果进行对比。 9 ) 流片。在确认后仿真结果不影响电路时序和逻辑的前提下，最后交给提供 m o d e l 和相关库文件的f o u n d r y 流片。 l o ) 封装测试。流片回来的芯片在已经设计好的方案下进行性能和参数测试。 2 2 混合信号中复杂数字电路设计方法 在混合信号设计过程中，尤其是随着工艺不断改进，设计规模的不断扩大， 不可避免的要碰到比较复杂的数字模块。传统全定制电路图的方法显然无法满足 设计的需求。这种设计方法正是在这种背景下蕴量而生的。 本设计方法和经典的模拟设计流程的区别主要在模拟设计前端( 这里所说的 前端是指版图设计之前的流程) ，也就是获得原理图的方法不相同。这种设计流 程其实默认了一个前提：数字模块在混合信号电路中的作用都不是最重要，参数 不敏感。采用这种没计流程，不仅缩短了设计周期，同时获得了与全定制电路相 当的电路性能，尤其适应于工程项目。此方法涉及到不同的工具有： 丑旦曲旦f 毡巫韭崮业星业 浙江大学硕士学住论文 v c s ：s y n o p s y s 电路行为级描述仿真验证 d e s i g nc o m p i l e r ：将行为级转化为具体工艺f 的电路并优化电路结构 v 2 s ：将g a t e l e v e l 的v e r i l o g 网表转化为s p i c e 网表 s p i c ev i s i o n ：将s p i c e 网表可视化的下具，并可以导me d i f 格式的网表，以供 给c a d e n c e 用。 f 面给出大致的流程图： v c s d e s i g n c o p i l e r v 2 s c o m p o s e r 2 2 混合信号中复杂数字模块的设计流程 步骤如下： 1 ) 从s p e c 到综合这一步骤是典型的a s l c 的设计方法，大家比较熟悉，我只对 这个设计方法的后面关键步骤进行阐述。 2 ) 综合后导出门级网表。( 并且也做了门级仿真验证其正确性1 v i n k u n c a 3 v li i j u c d u c n p a g e1 7 0 f 4 _ 一_ _ 氢 l _ f l 粝汪大学硕t 学住凳文 由于我们的混合倩号中的电路高速性和敏感性，所以必须全定制。我们将这 种标准单元的构成转化为管子级的网表，然后进行必要的优化。我们采用n s d d a 公司的v 2 s 工具，它是一个将门级v e r i l o g 级描述转换为s p i c e 的工具，下面 的语句就可以实现我们要的功能： v 2 sg a t e v - 暑s t a n d e e l l c d l ot o p s p - t o pt o p 下面给出一个简单的例子，大家町以看到这个转化的过程： v e r i l o g v ： m o d u l ec o u n t e rfp d _ o u t ，c l k ，r e s e t ，c o n t r o l o u t ) ； o u t p u t 3 ：0 c o n t r o l _ o u t ； i n p u tp d o u t ，c l k ，r e s e t ； w i r e c o n t r o l o u t 6 0 2 】，c o n t r o l o u t 6 0 0 ，c o n t r o l o u t 6 0 1 】， o n t r o l _ o u t 6 0 3 ，n l5 7 ，6 6 c a r r y 2 】，6 6 c m v y 0 ， r 6 6 c a r r y 3 】，r 6 6 c a r r y 1 】， p c e l l 4 31 ui z0 ； a d d f h x 2 6 6 u 1 0 ( a ( c o n t r o lo u t 0 ) ，b o + c e l l + 3 i u i z o ) ，c i ( r 6 6 c a r r y 0 ) ，s ( c o n t r o l o u t 6 0 0 】) ，c 0 6 r 6 6 c a r r y 1 】) ) ； a d d f h x 2 6 6 u 1 2 ( a ( c o n t r o l _ o u t 2 ) ，b 6 4 c e l l + 3 l u 1 z _ 0 ) ，c i ( r 6 6 c a r r y 2 ) ，s g c o n t r o lo u t 6 0 2 】) ，c 0 6 r 6 6 c a r r y 3 ) ) ； dffrxlcontrolout_reg21 ( d ( o n t r o lo u t 6 0 2 ) ，c k ( c l k ) ，r n ( n 1 5 7 ) ， q ( c o n t r o l o u t 2 ) ) ； a d d f h x 2 6 6 u 1 _ l ( a ( c o n t r o l _ o u t 【1 ) ，b p c e l l 4 3 1 u i z _ 0 ) ，c i ( r 6 6 c a r r y 1 ) ，s ( o n t r o l o u t 6 0 1 】) ，c 0 0 r 6 6 c a r r y 2 】) ) ； dffrx2control o u t _ r e g 1 】 ( d o n t r o l _ o u t 6 0 1 】) ，c k ( c l k ) ，r n ( n 1 5 7 ) ， q ( c o n t r o l _ o u t 【1 ) ) ； d f f s x l c o n t r o l _ o u t _ r e g 3 ( d ( c o n t r o lo u t 6 0 3 】) ，c k ( c l k ) ，s n ( n 1 5 7 ) ， q ( c o n t r o l o u t 3 ) ) ； i n v x 2u 3 i ( a ( p c e l l 4 3 1 1 5 1 z _ o ) ，y ( ) 6 6 c a r r y 0 】) ) ； a d d f x 2 6 6 u 1 3 ( a ( c o n t r o l _ o u t 3 ) ，b ( 、4 c e l l + 3 1 u i z _ o ) ，c i ( 6 6 c a r r y 3 ) ， s ( c o n t r o l o u t 6 0 3 】) ) ； 丑旦b 也亟堕吐血l 四蚴 渣汪是学碗士学位论炙 f n v x 8 u 3 2 ( ，a ( p d - o u t ) ，y p c e l l 4 3 i u 1 z 一0 ) ) ： dffrx4control o u t _ r e g 0 】 ( d o n t r o l o u t 6 0 0 1 ) ，c k ( c | k ) ，r n ( n 1 5 7 ) ， q ( c o n t r o l o u t 0 1 ) ) ； i n v x 2u 3 3 ( a ( r e s e t ) ，g ( n 1 5 7 ) ) ； e n d m o d u l e 下面为经过v 2 s 转换出来的s p i c e 网表： s u b c k ! c o u n t e rp d _ o u tc l kr e s e tc o n t r o l _ o u t 3 + c o n t r o lo u t 2c o n t r o lo u t lc o n t r o l o u t o x u 3 3r e s e t n l 5 7n q v x 2 x c o n t r o l o u t _ r e g o 】c o n t r o l _ o u t 6 0 o 】c l kn 15 7c o n t r o l o u t od f f r x 4 x u 3 2p d o u t4 c e l l + 31 u i z _ oi n v x 8 x r 6 6 u 1 3c o n t r o l _ o u t 3 + c e l l + 3 1 u i z 一0r 6 6 c a r r y 3 c o n t r o l _ o u t 6 0 3 】a d d f x 2 x u 3 l 4 c e l l + 3 1 u 1 z 一0r 6 6 c a r r y 0 】i n v x 2 x c o n t r o l _ o u t j e g 3 c o n t r o l o u t 6 0 3 c l kn 1 5 7c o n t r o l o u t 3d f f s x l x c o n t r o l _ o u t _ r e g 1 c o n t r o l o u t 6 0 1 c l k n l 5 7c o n t r o lo u t ld f f r x 2 x r 6 6 u 1 1c o n t r o l o u t l4 c e l l 4 3 1 u 1 z _ 0r 6 6 c a r r y 1 c o n t r o l o u t 6 0 1 r 6 6 c a r r y 2 a d d f h x 2 x c o n t r o l o u t _ r e g 2 】c o n t r o l o u t 6 0 2 】c l kn l5 7c o n t r o lo u t 2d f f r x l x r 6 6 u 12c o n t r o l o u t 24 c e l l + 31 u 1 z0r 6 6 c a r r y 2 c o n t r o l _ o u t 6 0 2 r 6 6 c a r r y 3 a d d f h x 2 x r 6 6 u 1 0c o n t r o l o u t 0 + c e l l 4 3 1 u 1 z _ 0r 6 6 c a r r y 0 c o n t r o l _ o u t 6 0 0 r 6 6 c a r r y 1 a d d f h x 2 e n d sc o u n t e r 3 ) 得列s p i c e 网表后可以交给s p i c ev i s i o n ，只需要进行f i l e - r e a ds p i c e ，就 可以看到你所需要得电路图，下图给出的是计数器中使用得一个全加器得电路原 理网 出型型坌业韭互堡鲴啦鳗 p a g e1 9 0 f 7 4 浙江大学硕士学位论文 图2 3s p i c ev i s i o n 中的全加器原理图 4 ) 将上述电路图输入到c a d e n c e 的c o m p o s e r 进行仿真验证其功能，并对功能进 行分析，进行部分管子的宽长比进行修改优化，得到最适合于s p e c 的电路图。 更好的办法是通过s p i c ev i s i o n 导出e d i f 格式网表，然后输入到c a d e n c e 环境中。这样我们整个过程都在e d a 工具的指导下得到原理图。 5 1 后续的后端设计与经典模拟设计流程完全相同。 2 。3 全定制版图设计技术 全定制版图就是在一定的设计规贝1 ( d e s i g nr u l e ) t 把原理图转化为g d s i i 格 式的文件，从而使得芯片制造厂家能够根据你提供的数据制造出相应工艺的芯 片。只有在符合这些设计规则的前提下，芯片的成品率才会较高，也是设计版图 的基本要求。在满足基本要求的前提下，要考虑到芯片的成本，性能，所以同时 必要采取一些版图技术降低成本，提高芯片的性能。 捌胜虹也童泣垃k 血u 丑坐盟 淅注大学碗士学位论文 2 3 1 设计规则 虽然每一个晶体管的宽度和长度是由电路设计决定的，但是在版图设计中， 大多数其他的尺寸都由“设计规则”设定。也就是说，尽管工艺流程的每一步都 存在着各种偏差，但这套规则保证了合格晶体管的制作和互连。大多数设计规 则都可以归入咀下四种类型之一。 最小宽度： 掩模版上所限定的图形的宽度( 及长度) 都必须大于一个最小尺、j ，这个最小 尺寸足由光刻技术和加工工艺水平决定的。