（电路与系统专业论文）数字电路冒险检测技术与无冒险电路设计研究[电路与系统专业优秀论文].pdf

摘要 冒险脉冲是数字电路中不期望出现的窄脉冲，主要是由电路部件的传输延迟而导 致的。数字电路中的冒险不仅会导致电路的误操作，而且消耗了能量、增加了操作时 间，因此在电路设计中冒险的检测和消除非常重要。 论文分别对二值电路和多值电路中的冒险进行了研究。针对二值电路和多值电路 中由于单输入变量跳变而引发的冒险，分别介绍了应用代数法和k 图法检测与消除冒 险的技术，并且提出了一种用于二值电路且针对单变量跳变的无冒险电路设计新方 法，这里主要应用k 图化简新规则来化简函数以实现无冒险电路设计。针对二值电路 和多值电路中由于双变量跳变而引发的冒险，分别应用卡诺图进行了详细的分析。针 对二值电路中由于多个变量跳变而引发的冒险，本文引入了信号行为四值模型的基本 概念，并迸一步提出了基于信号多值行为的冒险检测方法。此方法与传统的冒险检测 方法相比更直接，而且可以同时检测出电路的静态冒险和动态冒险。门冻结技术是用 于电路无冒险设计的一项新技术，其基本思想是选择一些高冒险门用一个修改后的门 ( 称为f 门) 来代替，当一个适当的控制信号起作用的时候，f 门可以过滤掉冒险。 利用门冻结技术的基本原理，提出了基于f 门的逻辑单元电路设计：f 与非门和f 一 或非门，并将其应用到一种新的r s 触发器中。新设计的r s 触发器不仅有正确的逻辑 功能，而且消除了冒险，降低了功耗。 关键词：冒险检测，冒险消除，无冒险电路设计， 卡诺图，信号行为，多值逻辑 a b s t r a c t h a z a r d sp u l s e sa r eu n d e s i r a b l es h o r tp u l s e si nd i g i t a lc i r c u i t s ，i tm a i n l yc a u s e d b y t r a n s m i s s i o n d e l a y so f c i r c u i te l e m e n t s h a z a r d si nd i g i t a lc i r c u i t sn o to n l ym a y c a u s ee r r o r so p e r a t i o n , b u ta l s oc o n s u m ep o w e r , a n da d dt ot h ec o m p u t a t i o nt i m e t h e r e f o r ei ti sv e r y i m p o r t a n t t od e t e c ta n de l i m i n a t eh a z a r d si nc i r c u i td e s i g n s t h i sp a p e ri n v e s t i g a t e st h eh a z a r d si nb i n a r yc i r c u i t sa n dm u l t i v a h i e dc i r c u i t s r e s p e c t i v e l y f o rt h eh a z a r d sr e s u l t e d f r o mt h es i n g l ei n p u tc h a n g e ( s i c h a z a r d ) ， t h i s p a p e r i n t r o d u c e st h e t e c h n i q u e s f o r d e t e c t i n g a n d e l i m i n a t i n g h a z a r d s b y a l g e b r a i ca n dk - m a p s m e a n si nb i n a r yc i r c u i t sa n dm u l t i v a l u e dc i r c u i t sr e s p e c t i v e l y an e wm e t h o df o rd e s i g nh a z a r d f r e eb i n a r yc i r c u i t si sp r o p o s e df o rs i c h a z a r d ，i n t h i sp a p e ri tm a i n l yd e p e n d so nan e wm l ef o rs i m p l i f i c a t i o no f l o g i cf u n c t i o nu s i n g k - m a p s f o rt h eh a z a r d sr e s u l t e df r o mt h ed o u b l ei n p u tc h a n g e ( d i c h a z a r d ) ，a d e t a i l e da n a l y s i si sp r e s e n t e di nb i n a r yc i r c u i t sa n dm u i t i v a l u e dc i r c u i t sr e s p e c t i v e l y f o rt h eh a z a r d sr e s u l t e df r o mt h em u l t i p l ei n p u tc h a n g e ( m i c h a z a r d ) i nb i n a r y c i r c u i t s ，t h i sp a p e ri n t r o d u c e st h ef o u r - v a l u e dm o d eo fs i g n a lb e h a v i o r , a n dt h e m e t h o do fh a z a r dd e t e c t i o nf o rb i n a r yc i r c u i t sw h i c hi sb a s e do ns i g n a lb e h a v i o ri s p r o p o s e d i nc o m p a r i s o nw i t h t h et r a d i t i o n a lm e t h o do fh a z a r d d e t e c t i o n ，t h i s m e t h o dh a sa d v a n t a g e so fd i r e c ta n db e i n gc a p a b l eo fd e t e c t i n gb o t hs t a t i ca n d d y n a m i ch a z a r d s g a t ef r e e z i n gi sa ni n n o v a t i v et e c h n i q u ef o rh a z a r d f r e ec i r c u i t s d e s i g n t h e m e t h o di sb a s e do nt h ei d e ao f t r a n s f o r m i n g s o m es e l e c t e d h i g h g l i t c h i n gg a t e si n t om o d i f i e dd e v i c e s ，c a l l e df - g a t e s ，t h a ta r ea b l et of i l t e ro u t s p u r i o u st r a n s i t i o n sw h e n e v e rap r o p e rc o n t r o ls i g n a li sa c t i v a t e d a c c o r d i n gt ot h e i d e a o f g a t ef r e e z i n g ，t h ed e s i g n s o f t h el o g i cc e l l s ：f - n a n d g a t ea n d f n o r g a t ea r e p r e s e n t e d ，a n dt h e na n e wk i n do fr s f l i p f l o pb a s e do nf g a t e si sp r o p o s e d t h i s k i n do f r s f l i p f l o pn o to n l y h a sc o r r e c tl o g i cf u n c t i o n s ，b u ta l s oe l i m i n a t e sh a z a r d s ， a n dr e d u c e st h ep o w e r d i s s i p a t i o n k e y w o r d s ：h a z a r dd e t e c t i o n ，h a z a r de l i m i n a t i o n ，h a z a r d f r e ec i r c u i t sd e s i g n ， k - m a p s ，s i g n a lb e h a v i o r , m u l f i v a l u e dl o g i c 致谢 首先，向我的导师沈继忠教授致以衷心的感谢。本论文的选题与写作 以及最终的完成都是在严师沈继忠教授的悉心指导下完成的。沈继忠教授 在科学研究中体现出严谨的治学态度、敏锐的学术眼光、渊博的学术知识、 一丝不苟的工作作风，这不仅使我在学习期间受益匪浅，对我今后的工作 和生活也将产生深远的影响。 感谢每一位在我成长的道路上曾呕心沥血培养和抚育我的老师。 深深感谢我的父母及家人，在我的成长求学生涯中，他们付出了无数 汗水和爱心，他们的爱和支持是我完成学业的保证。 感谢在我人生道路上给予我关心和帮助的所有人。 最后，我衷心感谢各位教授、专家在百忙之中对本论文的审阅! 顾晓燕 2 0 0 5 年4 月求是园 第一章绪论 第一章 绪论 复杂的数字系统，往往由多个功能模块电路组成，而模块电路一般由多种门电路 和触发器等基本元件组成，例如与门、与非门、或门、或非门、异或门、d 触发器和 j k 触发器等。由于数字系统般由多级门电路和触发器等器件组成，且器件的时延不 同，因此各输入端所加的信号不可能同时到达某些输出端，最终导致数字系统的竞争 冒险发生“3 。冒险现象是数字电路工作状态转换过程中经常会出现的一种现象，反映 在输出波形上就会产生尖峰脉冲，俗称毛刺。这种由于竞争而产生的毛刺会引发电路 的假跳变从而导致功耗的增加。1 ，同时毛刺如果被存储电路中的触发器接受，可能引 起触发器的误操作，造成整个时序电路的误动作，因而这种现象必须避免。复杂的数 字系统由于涉及的元器件众多，且各种信号变化情况复杂，所以对电路中冒险现象的 讨论是比较复杂的。长期以来，逻辑电路中的冒险最小化技术的研究直都是一个受 到强烈关注的课题，因为一个冒险活动有限甚至无冒险的电路总是非常受欢迎的。 本章首先阐述冒险检测技术和无冒险电路设计的重要性，然后介绍c m o s 电路的 低功耗设计并且分析冒险对于c m o s 功耗的影响，接着叙述电路冒险检测与消除技术 的研究现状，最后介绍本论文研究的内容。 数字电路冒险检测技术与无冒险电路设计研究 1 1冒险检测技术与无冒险电路设计的研究意义 任何一个门电路都具有一定的传输时间，当输入信号的状态突然改变时，输出信 号不可能发生突变，需要滞后一段时间。这样，当电路的原始输入发生变化时，如果 它经过两个不同的传输路径在某- - f 3 g e 聚，由于不同传输路径上门的级数不一定相 同，且门电路的延迟时间有差异，从而使门g 的这两个输入的变化产生了先后，因而 可能会在门g 的输出端产生一个预期之外的窄脉冲。我们把这种现象称为组合逻辑电 路中的竞争冒险。这个窄脉冲可能会使负载电路发生误动作。 触发器是这种窄脉冲的敏感电路，但在设计电路时，往往不考虑这个窄脉冲因素 的影响，而是假定了所有信号的改变都是以阶跃形式完成的。因此，在实践中发现， 基于这种假定条件所设计出来的逻辑电路，有时会产生误动作，有时竟然无法工作。 因此为了保证电路的正常工作，必须对冒险进行检测和消除。 有关研究表明c m o s 电路中由于冒险消耗的功耗约占电路总功耗的2 0 一4 0 。3 ，以 一个逻辑深度为3 0 的1 6 1 6 位的乘法器为例，冒险造成的功耗甚至占电路总功耗的 6 7 ”3 ，冒险功耗随着逻辑深度的增加而迅速上升。冒险功耗是由电路达到稳定状态之 前的跳变引起的功耗，这些跳变对于电路逻辑功能的实现没有任何贡献，给电路带来 了大量不必要的功耗，因此在电路设计中冒险的检测并加以避免和消除是降低电路功 耗的一个重要手段。 从上述分析可见对数字电路中冒险的检测和消除方法的研究无论对于保证电路 正常工作还是对于电路的低功耗设计均具有至关重要的意义。 第一章绪论 1 2 冒险与c m o s 电路功耗 1 2 1 集成电路的低功耗设计 近年来，集成电路已渗透到社会的各个角落，获得了飞速发展。若干年前，电路 设计工程师把注意力主要集中在如何实现复杂的功能、高速的性能和尽量小的芯片面 积方面，然后是可靠性和测试问题，在成功后才考虑如何解决芯片散热问题，功耗问 题很少在设计时引起充分重视。随着电路的规模和速度的迅速提高、器件尺寸的缩小， 电路的功耗问题显得越来越突出“。另一方面，便携式电子产品，如笔记本电脑，移 动电话等无线电子产品的增长刺激了低功耗技术的发展，降低功耗可以减小电池的负 担，提高产品的灵活性和每次充电的使用时间。 功耗问题来自于两方面：第一，由于集成电路规模的增大，尤其是片上系统的快 速发展，单片上已经能集成1 0 8 1 0 。个晶体管。第二，为了追求高速度和高性能，工 作频率越来越高，例如i n t e l0 1 3 pm 工艺的p e n t i u m4 处理器，工作频率高达3 5 g h z 。 集成度和工作频率的增加使得系统功耗大幅度增加，一般认为，当深亚微米硅工艺发 展到2 5 a m 时，功耗已经代替面积成为芯片设计的首要考虑目标“3 。 功耗的增加对系统产生两个负面影响：首先，它需要更强劲的电源。其次，由于 电路只能在定的温度范围内工作，为了使芯片的温度不超出限度，它要求更为精确 的封装和散热系统，这可能直接导致成本的大幅增加。因此，为了解决功耗问题，除 了改进电池性能和封装工艺以外，进行低功耗设计是必要的。 低功耗不应以牺牲性能为代价，在设计中必须考虑面积、性能和功耗之间的均衡 问题。主要是综合考虑速度、功耗和面积等因素，通过采用合理的结构、巧妙的设计 和先进的管理技术，在折衷、补偿和利用速度余量挖潜等技巧上下功夫。高质量的低 功耗设计，方面不能一味追求低功耗而不顾速度性能，必须兼顾功耗和速度两个方 面；另一方面，又不一味追求电路工作的任何时刻和任何部分都要保持高速度，而应 数字电路冒险检测技术与无冒险电路设计研究 根据各部分的实际需要尽量发掘速度余量以便用它来换取功耗的降低，或用牺牲面积 来补偿速度损失，同时换取功耗的减小。总之，要在整体性能满足要求的前提下尽 量将所有能降低功耗的潜力发掘出来。 目前，进行低功耗设计的层次包括系统级、功能级( 行为算法级) 、寄存器传输 级( 结构级) 、门级( 逻辑电路级) 和版图级( 物理级) 竹。”。般地说，进行低功耗 设计所处的层次越高，该设计所能降低的功耗也就越多。 系统级低功耗设计的研究主要是通过功耗的优化和管理实现的3 。系统级的低功 耗实现不仅仅是由硬件来完成，而是需要软硬件联合来完成。在功耗管理软件的控制 下，硬件能响应软件发出的各种功耗指令而管理硬件，系统的部分乃至整个系统处于 工作、休眠、或关机等状态“，从而达到降低功耗的目的。 行为级、结构级的低功耗设计主要是进行功耗优化。对于行为级，可以通过选择 一个较好的算法，通过优化指令的结构，保证在执行该指令时，使尽可能少的硬件参 与指令的实现；通过优化数据的结构，减少结点电压跳变的次数等。对于结构级，可 采用分层式结构或并行结构等低功耗结构“，对处于“空闲”状态的电路模块或电路 元件及时关断，并对电路的各个路径进行补偿，如相位的分配、重新映射、管脚的交 换等来降低进一步降低功耗。 电路级的低功耗实现主要从影响电路功耗的相关因素出发进行研究并设计电路 的。随着电路级低功耗设计的研究不断的深入，目前可以通过下面几种方式实现电路 级低功耗设计：l 、低电源电压电路设计技术“；2 、降低c s 的电路开关活动性“”1 ； 3 、电路冗余抑制技术“”；4 、绝热计算( 也称能量恢复) 电路设计技术”“：5 、开关 级设计技术“。 物理级的低功耗设计主要是降低特征尺寸。“。器体管尺寸的减小使得管子的节点 电容和管子间的连接电容减少，同时小尺寸晶体管具有良好的低电压工作特性，而且 小尺寸晶体管有利于提高集成密度，使将整个系统集成到一块芯片上成为可能，从而 有利于系统的功耗和面积的节省。此外还可以通过设计合理的晶体管宽长比，建立 个低功耗的标准单元库来达到低功耗设计的目的。 第一章绪论 i 2 2c m o s 电路的功耗组成 由于c m o s 电路具有集成度高，功耗低( 特别是静态功耗很小) ，抗干扰能力强等 特点，使得c m o s 已经成为了集成电路的主流技术。在系统芯片( s o c ) 中也将c m o s 作为主要技术。 c m o s 电路的总功耗。”为： = 巳。+ 己。，；+ 圪出， = ，t ( q 矿厶) + l 。吆+ k 屹( 1 1 ) 上式中第一项是m o s 管在开关过程中，使输出电平在高低电平之闻变化时对负载 电容c 充放电所消耗的开关功耗名。，其中歹k 是时钟频率，嘞。代表在一个时钟 周期内电路节点电压的平均跃迁次数，矿是逻辑摆幅，屹是电源电压。在大多数情况 下矿和是一致的，除某些电路由于阅值电压的损失而使v r c( 1 5 ) 此时电容c 因充电至而储藏了c 嘧2 的能量，可见由于电阻r ，总能量的一 半以热能的方式散失掉了，另一半储存在电容c 中。因此，一个门消耗的能量与它输 出端的跳变数成比例，跳变越多，消耗的能量也就越多。 t = t 时输入端上升沿到来，这时p 管被断开，n 管被导通，电容放电。由于n 的阻抗r ，储存在电容中的能量又以热量的形式散失。图l 一2 显示了几种不同时间常 数( r c ) 和脉冲宽度( t ) 的比率下能量的消耗： nu 数字电路冒险检测技术与无冒险电路设计研究 一 f 飞砌c 吨 七一f _ ， l 九 ( 6 ) r c 0 5 tj 仝le n e r g y = o s 7 e o 。 i 石_ 一 _l ( c ) r c 1 册 厂飞勘8 倒：蝴瓦。 f 吲 一 l j ( d ) r c 2 o z - ：飞e n e r g y = 0 4 0 e m 。 丁叫 ( p ) r c 4 o f ；b ，e n e r g y = o 2 2 瓦a x f 刁 图1 2 门延时对功耗的影响 由图1 1 我们发现，t r c 越小，脉冲消耗的功耗越少。时间常数r c 决定了门延迟 的大小，所以有文献提出用增加门延时的方法过滤掉冒险”1 。 1 3 冒险检测与消除技术的研究现状 前面提到数字电路中冒险的检测和消除方法的研究对于保证电路输出的正确性 和降低电路功耗都是十分重要的，所以电路中的冒险检测与消除技术的研究一直以来 都受到电路设计者的关注，因为一个无冒险或者冒险很少的电路是非常受欢迎的。 1 3 1 常见的冒险检测方法 常见的冒险检测方法有：代数法、卡诺图法和实测法。 代数法首先通过对冒险产生条件的分析，确定一些特定的函数形式( 例如某个因 子同时以原变量和反变量出现在函数式中) ，然后对逻辑电路的函数表达式进行分析， 第一章绪论 只要在某些条件下，这些特定的函数形式出现，就可能出现竞争冒险现象。 卡诺图法把组合电路的逻辑函数表达式表示在卡诺图上，通过对卡诺图的分析来 检测冒险的产生情况。 实测法是通过对实际电路的测量检测电路的冒险。在某些情况下代数法或卡诺图 法只能判断该电路是否有产生竞争冒险现象可能性，但究竟会否产生竞争冒险现象， 或产生的竞争冒险现象对电路的功能产生何种影响，要靠对实际电路的测量来加以确 认。 实测法虽然可以得到一个比较明确的检测结果，但此时电路已经完成，无法再修 改，而前面两种方法可以在设计阶段不断对电路进行再检测和再修改。 1 3 2 常见的冒险消除方法 常见的冒险消除方法有四种：一是引入封锁脉冲；二是引入选通脉冲；三是接入 滤波电容；四是修改逻辑设计。 引入封锁脉冲和引入选通脉冲：由于冒险现象发生在输入信号变化的瞬间，所以 可以用封锁脉冲封锁不稳定的输出状态或者用选通脉冲选取稳定时的输出状态，消除 冒险现象。这两个方法比较简单，而且不增加器件数目，但是它们有一个共同的局限 性，这就是必须找到一个封锁脉冲或选通脉冲，而且对此脉冲的宽度和产生的时间有 严格的要求，选通脉冲的宽度和频率需对实际电路进行调整选取。要注意其输出不再 是电平信号，而是脉冲信号。 接入滤波电容：由于电路中出现的冒险现象是很窄的尖峰脉冲，困此可以在电路 的输出与地之间接一个小电容，瞬间的尖峰脉冲便抑制在下级门电路的阈值电压以 下。但选用的滤波电容大小比较讲究，它应以输入最高频率信号时，不滤掉真实信号 为佳，电容的容量需实测选取，一般在零点几到几个p f 。此方法同样也具备简单易行 的优点，使用此法会使输出波形边沿变坏，并增加延迟，一般仅用于低速逻辑电路中。 修改逻辑设计：这仑方法实际上是指在电路设计中尽量采用树形结构，避免层叠 数字电路冒险检测技术与无冒险电路设计研究 式结构，减小逻辑深度，避免多余的假跳变，同时充分利用现存电路的有利条件，适 当地增加冗余项，消除互补变量，插入缓冲器等。此方法如果运用得当，有时可以收 到比较理想的效果，但这种方法受到条件限制而且能解决的问题也是有限的。 1 3 3 近年来的研究状况心“”1 h u f f m a n 。”在1 9 5 5 年分析了继电器网络和门电路中冒险产生的原因，定义了继电 器网络的割集( c u t - - s e t ) 和连接集( t i e - - s e t ) 的概念，定义了门电路的下拉集( d r o p - - s e t ) 和上升集( 1 i f t s e t ) 的概念，并将这些概念在电路卡诺图上表现出来。针 对电路单个原始输入上产生跳变，提出消除电路原始输出端的冒险的电路设计方法。 e i c h e l b e r g e r 1 根据冒险产生的原因区分了逻辑冒险和功能冒险的概念。逻辑冒 险是由于电路的时延特性造成的，功能冒险是由于电路功能状态的转换造成。为了检 测电路中的冒险，在传统的二值布尔逻辑中引入了值1 2 。”，表示一个不确定的状态。 从而使原来二值布尔函数变成三值函数。通过对这个三值函数的性质的讨论，给出了 冒险存在的充分必要条件，根据这个条件可以检测原始输入单跳变和多跳变导致的冒 险。这种方法对于组合电路和时序电路都适用。但是，对于电路的每一个输出都构造 一个三值函数，显然是非常繁琐的，所以这个方法只对较小规模( 2 0 0 0 个门左右) 的 电路有效。 文献 2 6 提出了一种通过增加逻辑门的延时来消除逻辑冒险的方法。该方法认为 跳变沿着不同时延的路径传播时，如果发生汇聚就有可能产生冒险。为了消除这种冒 险，逐级增加门的延时以过滤掉冒险保证冒险不会传到下一级。这种方法有可能增 加电路关键路径上的门的延迟，使得电路速度大大降低。 文献 2 9 提出了一种有效减少c m o s 电路冒险功耗的路径平衡算法。该算法同时 采用了门裁减和插入缓冲器的方法来达到路径平衡。门裁减的方法不仅减少了冒险， 而且减少了电路中的有效电容。对于在门裁减后依然不平衡的路径通过插入缓冲器来 达到平衡。由于缓冲器本身也有功耗，因而它的插入必须使得减少的冒险功耗大于其 o 第一章绪论 本身消耗的功耗。这里缓冲器插入的位置是一个比较难解决的问题，因为通过插入缓 冲器所减少的功耗与其他插入的缓冲器位置密切相关。 1 4 本文研究内容 本论文从二值电路的冒险检测出发，通过分析冒险的成因，致力于找出一种无冒 险或者是少冒险的电路设计方法，并讨论了多值电路中的冒险问题。研究内容的安排 如下： 第二章首先阐述了冒险的成因及其分类，然后对二值电路中的冒险进行分析。针 对单变量跳变，分别介绍了利用代数法和卡诺图法进行冒险检测和消除的方法，并由 此提出了基于单变量跳变的无冒险电路设计，这里主要研究了无冒险k 图化简新规则； 针对双变量跳变，提出了基于卡诺图的冒险分析；针对多变量跳变，提出了基于信号 多值行为的冒险检测方法。 第三章介绍了多值电路中的竞争冒险和渡越冒险，回顾了用代数法和卡诺图法针 对单变量跳变的冒险检测和消除技术，然后利用卡诺图进一步分析了双变量跳变时的 冒险情况。 第四章介绍了一种基于门冻结技术的无冒险电路设计方法。利用门冻结的电路设 计思想，设计了各种逻辑单元，并将其应用到r s 触发器的设计中，经p s p i c e 模拟显 示，所设计的电路具有正确的逻辑功能，并且使电路的功耗也得到了有效地降低。 最后，对论文所研究的内容进行了总结，并提出今后还需要进一步探讨和研究的 内容。 数字电路冒险检测技术与无冒险电路设计研究 第二章 二值电路的冒险检测与无冒险电路设计 在组合电路的设计中，除了要保证在各种输入条件下具有正确的预期输出外，还 需考虑输入信号变化时电路可能发生的逻辑错误，这主要是指由于电路部件的传输延 迟而导致的竞争冒险现象。冒险脉冲( 毛刺) 会对后级触发器进行误触发，从而破坏 整个系统的正常工作。此外，冒险脉冲的产生及在电路中的传递将会导致电路中动态 功耗的增加。因此，为了使数字系统可靠地工作及免除无效的功耗，在设计中应重视 对那些有危害的竞争冒险现象进行分析，并设法将其消除。 进行逻辑设计时，根据逻辑问题归纳出来的逻辑函数往往不是最简逻辑函数式， 并可以有不同的形式，因此，实现这些逻辑函数就会有不同的逻辑电路。但是对逻辑 函数进行化简和变换，可以得到最简的逻辑函数和所需的形式，设计出最简洁的逻辑 电路。这对于节省元器件，优化生产工艺，降低成本和提高系统的可靠性，提高产品 在市场中的竞争力是非常重要的。化简逻辑函数的方泫主要有公式化简法、卡诺图化 简法和表格化简法。然而现有的化简方法通常都不考虑冒险的影响，所以用来实现化 简后的逻辑函数的电路往往带有冒险现象，需要事后通过增加冗余项等方法来消除冒 险。因此我们提出在化简逻辑函数的同时考虑减少冒险，增加一些附加的制约条件， 从而直接实现电路的无冒险( 或者说少冒险) 设计。 当前数字电路基本都是采用二值逻辑，传统的冒险检测方法也是二值的，但近年 来也发展了一些多值的冒险检测方法用于二值电路。，与m - 值检测方法相比，多值 检测方法更加直接、方便。 第二章二值电路的冒险检测与无冒险电路设计 2 1 冒险的成因和分类 2 1 1 功能冒险和逻辑冒险 冒险按照其产生的原因可以分为功能冒险和逻辑冒险。“。功能冒险是由于电路功 能状态的转化造成的，逻辑冒险是由于电路的时延特性造成的。 ( 1 ) 功能冒险： 考虑输入由状态a 到状态b 的改变 a 一( q ，d p ，a p + l ，) b = ( q ，d 口，口口+ l ，a n ) 其中，口，等于0 或1 ，表示原始输入的逻辑值。 一个布尔函数f 当输入状态由a 变化到b 的时候，包含一个功能冒险，当且仅当： if ( a ) = f ( b ) ： i i 由( 口，) 构成的子立方体中f 的取值既包含l ，也包含0 。 显然，如果当输入状态从a 变化到b 时f 包含一个功能冒险，则存在某些中间状 态使得这些状态下f 取值不等于f ( a ) 或f ( b ) 。图2 1 是一个功能冒险的例子。 图2 1 一个功能冒险的例子 在图2 1 中当输入( x ，y ，z ) 从( 0 ，0 ，0 ) 变化到( 1 ，1 ，o ) ，如果y 先从0 跳变至l ，则经历了输入( x ，y ，z ) = ( o ，l ，o ) ，此时输出为0 ，而( x ，y ，z ) 为 ( 0 ，0 ，0 ) 和( 1 ，l ，0 ) 时输出都为1 ，可见输出经历了一个1 0 1 的过程，所 以输出函数包含一个功能冒险；a b c = 1 0 1 。 数字电路冒险检测技术与无冒险电路设计研究 ( 2 )逻辑冒险： 一个或多个原始输入跳变经过不同路径到达输出门电路g 的输入端时，由于不 同的路径延迟时间使门g 输入端的跳变产生时间差，因而门g 的输出端可能会暂时 出现一个和预期值不同的值，从而产生一个尖峰脉冲，我们称之为逻辑冒险。图2 2 是一个例子。 y 彳 4 y 图2 2 与门输入端的跳变在输出端产生冒险 在图2 - - 2 中，无论a = 1 还是a = 0 ，输出都应该为y = 0 。但是如果a 产生一 个上跳变，由于反相器的延迟，在一个很短的时间内4 、j 均为高电平，因而在y 处产生了一个脉冲。对于或门也有类似现象。本文主要针对这类由于时延造成的逻 辑冒险进行研究。 2 1 2 静态冒险和动态冒险 冒险又可按照其预期值的不同分为静态冒险和动态冒险。“。如果一个组合电路输 入有变化时，输出不应发生变化的情况下，出现一次或多次瞬间的错误变化就叫做静 态冒险。若输出稳态值为“1 ”的情况下出现负向尖峰脉冲称为“0 ”型冒险；若输出 稳态值为“0 ”的情况下出现正向尖峰脉冲称为“l ”型冒险，如图2 - - 3 中的( a ) 、 ( c ) 所示。当输入有变化时，输出应有变化，但输出在变化的过程中有一次或多次 瞬间的错误变化就叫做动态冒险。如图2 - - 3 中的( b ) 、( d ) 所示。 4 第二章二值电路的冒险检测与无冒险电路设计 ：二j 户 a ra 厂 6 l 61 f tf 几厂 ( a ) 静态冒险( b ) 动态冒险 0 型冒险从o 号l ：二二d d 一。 c c n d 一厂 h r 一i 一 ( c ) 静态冒险 “l ”型冒险 西7 刀 ( d ) 动态冒险 从l 号o 图2 3 由与非门、或非门产生的静态冒险和动态冒险 从上文的分析发现，对于一个单输入门来说，例如非门，它永远不会产生冒险。 只有当它的输入本身带有冒险的时候才会输出冒险，也就是说单输入门只能传递冒 险。一个冒险产生门是指这样一种门电路，当它的任何一个输入都没有冒险的时候， 它的输出却出现了冒险。所以冒险产生的必要条件是： ( 1 ) 产生冒险的门至少有两个输入： ( 2 ) 由于一个或多个原始输入的跳变经过不同的路径传递到冒险产生门，使这 个门至少有两个输入发生了跳变，且由于不同的路径延迟使这两个输入的 跳变产生了先后。 数字电路冒险检测技术与无冒险电路设计研究 2 2 基于代数法的冒险检测与消除 当电路的原始输入发生变化时，如果它经过两个不同的传输路径在某一门g 的输 入端汇聚，由于不同传输路径上门的级数不一定相同，且门电路的延迟时间有差异， 从而使门g 的这两个输入的变化产生了先后，这种现象就称为竞争。如果竞争结果是 使稳态输出的逻辑关系受到短暂破坏，出现不应有的尖峰脉冲( 俗称“毛刺”) ，这种 现象就称为竞争冒险。冒险可能使电路产生暂时或永久的逻辑错误。 应当指出，有竞争现象时不一定都会产生尖峰脉冲，它取决于输入到达酌先后次 序。但是如果此单元门电路位于复杂的数字系统中，而且输入又是经过不同的传输途 径到达的，那么在设计时往往难于准确知道它们到达次序的先后，以及它们在上升时 间和下降时间上的细微差异。因此，只能说只要存在竞争现象，输出就有可能出现违 背稳态下逻辑关系的尖峰脉冲。 在进行逻辑电路设计时，必须能发现和判别出产生竞争冒险的可能，并采取积极 有效的措施将竞争冒险予以消除。通常作为研究对象的电路为“与或”或“或与” 的二级门结构，它们对应的函数分别具有s o p ( s u mo fp r o d u c t s ) 或p o s ( p r o d u c to f s u m s ) 的形式m 1 。因此，对这些电路的竞争冒险分析可直接通过对相应函数形式的代 数分析来进行。在组合电路中，只要某个因子同时以原变量和反变量出现在函数式中， 就具备了竞争条件。如果消去式中其它因子，仅留下该因子，若能得到如下形式： f = x + 工或f = x 工 电路就存在冒险。 这里只讨论具有“与或”二级门电路结构的竞争冒险分析，而讨论结果能对应 推广到“或与”二级门电路结构的情况。并且假设输入变量每次只有一个改变状态。 首先，对象函数f 可以通过对各乘积项抽因子而被表示为跳变变量( 设为x ) 的如下分解 形式：f = x + 嚣；+ c( 2 1 ) 上式中展开系数a 、b 、c 被认为是其他变量的函数。 当a = b = l ，c = 0 时，f = x + x ，电路产生竞争冒险，所有由式( 2 1 ) 出发得 第二章二值电路的冒险检测与无冒险电路设计 出的竞争冒险条件是a b c = 1 。 在输入变量每次只有一个改变状态的情况下，消除竞争冒险的方法是增加逻辑函 数的冗余项。冗余项的加入并不改变原逻辑函数的逻辑值，但冗余项的加入却可以有 效的消除冒险。如在式( 2 1 ) 所示的函数中我们增加一个与冒险条件一致的冗余项 a b c ，即可以消除x 跳变带来的竞争冒险。容易证明，在增加冗余项a b c 后原函数功 能不变： f = a x + b x + c + ( a b c l = a x + b x + c 十a b = a x 十b x + c 上式亦暗示，其实只要增加较简单的冗余项( a b ) 就可能达到消除竞争冒险的目的。 下面将证明这点。在增加冗余项( a b ) 后，如记c 十( a b ) = c 。则可证明产生竞争 冒险的条件检验不再被满足： a b c = a b r c + x a ) = a b c a b = 0 l 由此可见，通过增加冗余项，竞争冒险现象被消除了1 。 2 3 基于卡诺图的冒险分析与无冒险电路设计 2 3 1 单变量跳变的冒险检测与消除 将n 变量的全部最小项各用个小方块表示，并使具有逻辑相邻的最小项在几何 位置上也相邻地排列起来，所得的图形叫做n 变量卡诺图。因为这种表示方法是由美 国工程师卡诺( k a r n a u g h ) 首先提出，所以把这种图形叫做卡诺图1 。卡诺图最初用于 化简逻辑函数，由于卡诺图化简法有比较明确的步骤可以遵循，结果是否最简，判断 起来比较明确，因此，它广泛应用于输入变量个数小于或等于五个的逻辑函数的化简。 现在将其运用到冒险的分析中。 首先假设输入变量每次只有一个改变状态。考虑到代数法的原理是只要能出现 f = x + x 或f = x x 就存在竞争冒险，把它推广到卡诺图上就是：构成函数表达式 的卡诺圈相切，而无第三个卡诺圈把它们交在起，则可能产生冒险。需要强调的是 数字电路冒险检测技术与无冒险电路设计研究 由于卡诺图在几何位置上是一个上下、左右闭合的图形，所以最左一列与最右- n 实 际上是相邻的，最高一行与最低一行也是相邻的。最后要指出，对角相邻的卡诺圈不 算相切。 图2 4 ( a ) 存在冒险的卡诺图图2 4 ( b ) 不存在冒险的卡诺图 根据上面的规则我们来看图2 4 的两张卡诺图，当输入变量每次只有一个改变 状态时，图( a ) 的两个卡诺圈相切，因而其表示的逻辑函数f = a b + b c 存在冒险； 图( b ) 的两个卡诺圈对角相邻但不相切，因而其表示的逻辑函数f = j 百+ a b 不存 在冒险。 为了消除冒险，在卡诺图上，加上一个与两相切卡诺圈相交的一个圈，破坏卡诺 圈的单独相切性。加上此圈后，逻辑函数多了一个冗余项，逻辑函数式就不可能化成 f = x + x 或f = x x 的形式，从而消除了冒险。 图2 5 增加卡诺圈消除竞争冒险图 例如图2 5 所示的卡诺图上，两个卡诺圈相切，其表示的逻辑函数f ：j 百+ a c 存在冒险。在卡诺图中增加一卡诺圈( 虚线圈) 破坏其单独相切性，即增加一个冗余项 百c ，则逻辑函数式f ：j 否+ a c + 百c 就消除了冒险。 第二章二值电路的冒险检测与无冒险电路设计 2 3 2 单变量跳变的无冒险设计 同一个逻辑函数可以写成不同的逻辑式，而这些逻辑式的繁简程度又相差甚远。 逻辑式越是简单，它所表示的逻辑关系越明显，同时也有利于用最少的电子器件实现 这个逻辑函数，降低了电路的成本并且提高了系统的可靠性。因此，经常需要通过化 简的手段找出逻辑函数的最简形式。然而现有的逻辑函数化简方法往往都是在不考虑 冒险影响的情况下进行的，所以它的电路实现通常都带有冒险现象。因此我们提出在 化简逻辑函数的同时考虑减少冒险，增加一些附加的制约条件，从而直接实现电路的 无冒险( 或者说少冒险) 设计。 根据上文基于卡诺图的冒险分析，本文提出一种基于卡诺图的无冒险设计，即当 输入变量每次只有一个改变状态的时候，在化简逻辑函数的时候将消除冒险这个因素 也考虑进去，由此提出无冒险的卡诺图化简新规则。 卡诺图化简的基本原理是具有逻辑相邻的最小项可以合并，并消去不同的因子， 合并项由相同部分的变量组成。由于卡诺图中几何位置相邻与逻辑上相邻是一致的， 因此在卡诺图上能直观地找出那些具有相邻性的最小项，并将其合并化简。利用卡诺 图化简逻辑函数时，首先画出表示该逻辑函数的卡诺图；然后通过画卡诺圈合并最小 项：最后把每个卡诺圈对应的乘积项读出来，0 、1 平分圈的变量在乘积项不出现，圈 处于其全0 区的变量以反变量的形式在乘积项出现，圈处于其全1 区的变量以原变量 的形式在乘积项出现，将所有读出的乘积项相或就得到该逻辑函数的最简与或表达 式。 在上述过程中，卡诺圈的选取是关键，因此画卡诺圈的规则至关重要。传统的不 考虑冒险因素的画卡诺圈规则是： ( 1 ) ( 2 ) 相邻的1 方格画为一个卡诺圈，卡诺圈尽量的大，圈内的方格数必须是2 。个( n = o ，1 ，2 ) ，圈的位置或者全在某变量的l 区，或者全在某变量的0 区，或 者被某变量的0 区和1 区平分； 先圈只有一种圈法的1 方格； 数字电路冒险检测技术与无冒险电路设计研究 ( 3 ) 每个卡诺圈至少包含一个未被其它圈圈入的1 方格，且尽可能多； ( 4 ) 所有的l 方格都必须被圈八，且卡诺圈尽量的少。 与其在函数化简完成之后再通过增加冗余项的方法来消除冒险，不如在化简时直 接把冒险纳入考虑范围，通过增加一个新的约束条件，实现单变量跳变时的无冒险电 路设计。在考虑冒险的卡诺图化筒法中，画卡诺圈的新规则如下： ( 1 ) 相邻的l 方格画为一个卡诺圈，卡诺圈尽量的大，圈内的方格数必须是2 “个( n = o ，1 ，2 ) ，圈的位置或者全在某变量的l 区，或者全在某变量的0 区，或 者被某变量的0 区和1 区平分； ( 2 ) 先圈只有一种圈法的l 方格； ( 3 ) 任意两个相邻的1 方格必有一个卡诺圈将它们覆盖； ( 4 ) 每个卡诺圈尽可能包含未被其它圈圈入的1 方格； ( 5 ) 所有的1 方格都必须被圈入，且卡诺圈尽量的少。 通过比较就可以发现两种画卡诺圈规则的区别在于新规则增加了一条约束，即任 意两个相邻的l 必有一个卡诺圈将它们覆盖，这样便破坏了卡诺圈的单独相切性，达 到了无冒险设计的目的。 例2 一l ：化简函数 f = a b c d + a b c d + a b c d + a b c d + a b c d + a b c d + a b c d 十a b c d 并使其在单变量跳变时没有冒险。 图2 6 ( a ) 函数化简后 通过增加卡诺圈消除冒险 图2 6 ( b ) 运用无冒险 新规则的卡诺图化简 第二章二值电路的冒险检测与无冒险电路设计 方法一：图2 6 ( a ) 所示为函数f 的卡诺图，先用传统的卡诺图化简法对函数 进行化筒，化简后发现图中有两处存在卡诺圈相切的现象，故此时电路有冒险。为了 消除冒险，可加两个卡诺圈( 虚线圈) 破坏其相切性，也即增加了两个冗余项。最后 得到的逻辑函数式为f = a c + b c + a b d + a b d 。 方法二：如图2 6 ( b ) 所示，直接用无冒险的卡诺图化简新规则对函数进行化 简，得至0 f = a c + b c + a b 。 通过比较发现，当消除冒险的要求被加入到电路设计中以后，用无冒险的卡诺图 化简新规则对函数进行化简更加方便、直接、快速。 需要注意的是上文只讨论了同一变量与其反变量间的竞争，即在其它变量取某些 特定值时，逻辑电路的函数表达式中出现形如a + a 项或aa 因子，这就有可能导致 竞争险象的发生。这种同一变量及其反变量间的竞争险象，是可以通过增加逻辑项的 方法加以消除。然而，并非只有在同一变量与其反变量间存在竞争现象，在不同变量 之间，也存在竞争现象，同样能导致险象的发生。举例言之，对一个简单电路 y = a + b c 来说，当a ，b ，c 都从l 变至0 ，从逻辑上分析，变化前后均应有y = 1 。若a ， b ，c 三信号同时出现变化，在a 已经变至0 时，因与非门的延时，b c 尚未由0 变至l 而 暂时仍为0 ，在这一短暂时间里，发生了a 和b c 同时为0 的情况，产生的结果为y = o ， 这与应有的逻辑结果y = l 相悖。这种效果与小 a 盼隋形毫无二致。同样的理由，像 y = a ( 占+ c ) ，当a 从。变至1 ，b 和c 从l 变至。时，也有类似于爿爿的竞争现象发生。 不难理解，由于这类竞争发生在不同变量之间，且因为变量取值的各种情形都有 可能出现，所以不同变量之间存在的竞争现象更具有普遍性，也容易理解，很难做到 用增加逻辑项的方法来消除由此类竞争而引发的险象。即使能引入逻辑项或因子消除 某个险象，还有可能伴生出新的险象。例如，对y = a c + b c ，虽然可以用增加逻辑 项a b