（电路与系统专业论文）数字集成电路测试技术研究.pdf

“l d ，、 o 北方交通大学硕士学位论文摘要 、j 了3 8 7 数字集成电路测试技术研究 电子信息工程学院硕士研究生胡昕 l 数字集成电路是当今发展最快的技术领域之一。随着v l s i 技术进入 亚微米和深亚微米时代，电路日趋复杂，集成度日益增高，由此导致的 数字集成电路复杂性急剧提高。与此同时，人们对数字集成电路的可靠 性要求也越来越高，数字集成电路的测试技术也随之得到了长足的发展， 并成为保证其可靠性的决定性因素之一。 当前的数字集成电路测试技术日益复杂，除了对集成电路本身测试 比较繁琐外，用这些芯片来构成更大的电路会使测试生成的费用按指数 规律增长。设想和执行数字集成电路系统的测试，是一个漫长而艰巨的 过程。必须生成数千测试图形和矢量，作为必须的规程，而所能覆盖的 故障范围必须足够大，以完成必要的测试，并将成本降到最低。 目前数字集成电路测试基本上依赖于结构性测试和可测性设计。进 行结构性测试以代替开发功能测试矢量，可以节省测试开发时间。在测 试方面，期待减少对功能性测试的依赖性，增加结构性测试，增多扫描。 更多的结构性测试，包括内置式自检和扫描现在已得到广泛应用。 本论文讨论了数字集成电路测试的技术内容与基本概念，数字集成 电路测试与数字系统测试的基本技术区别，并对测试向量的应用技术进 行了介绍。在论文中，对于当前流行的基于i e e e l l 4 9 1 的边缘扫描技术， 进行了系统的分析和解释；对于测试向量的设计技术进行归纳，总结了 测试向量的物理意义，测试向量的设计目标，设计指标等在测试应用领 域的关键技术问题。 本论文中，系统地介绍了遵循i e e e s 0 2 3 协议设计的m a c 子层芯片 的结构，功能；基于i e e e 8 0 2 3 标准进行分析，设计了基于c r c 校验的 婴避塑苎 漆鬟誉笋篇怒麓， ；、s f 尘j i ) 、v 己s 童移；。霉文，似毒，2 7 ，式萨蔷，、 ( i j “协q c 上，一一 堑篁望茎堂丝兰竺尘丝墨 a s t u d y o n d i g i t a l i ct e s t m i s s h u x i n e l e l t r o n i ca n di n f o r m a t i o ne n g i n e e r i n gc o l l e g e n o r t h e nj i a o t o n gu n i v e r s i t y m a s t e rt h e s i s s u m m a r y 2 0 0 2 1 d i g i t a l i ci s t h em o s tf a s t d e v e l o p m e n tt e c h o l o g y i nt h ew o r l d t o d a y w i t ht h ed e v e l o p m e n t o fv l s i ，t h e d i g i t a li ct e c h n o l o g y h a ss t e pi n t o am i c r o na n ds u b m i c r o ne r a t o d a y , w ec a nf i n dt h et e n d a n c yt h a td i g i t a li c i sb e c o m i n gm o r ea n dm o r ec o m p l e x i f i e r a tt h es a l n et i m e , w er e l yo i l t h e c r e b i l i t yo fd i g i t a li c ，w h i c hl e a d st h ef a s td e v e l o p m e n t o ft h et e s tt e c h n o l o g y a b o u t d i g i t a li c t h e n ，t h et e c h n o l o g y h a sb e c o m ead e t e r m i n a t i v ec a u s eo f i t s c r e d i b i l i t y w i t ht h em o r ea n dm o r ec o m p l e x i f i e rt e c h n o l o g yo fd i g i t a lt e s t ，t h ec o s t o f t e s t i n gal a r g es c a l ec i r c u i ti sv e r yh i g h f o rd e s i g n i n ga n dp r o g a m i n ga d i g i t a li c ，t e s ti sa t e d i o u sm e t h o d a sar u l e , w eh a v e t og e n e r a t et h o u s a n d so f t e s tv e c t o r , a n dt h ed o m a i no ff a u l tc o v e r a g em u s tb el a r g ee n o u g h ，i no r d e rt o f i n i s ht h en e c e s s a r yt e s t a tt h es a m et i m e ，t h ec o s tm u s tb el o we n o u g h t o d a y , t h et e s to nd i g i t a li cm o s tr e l yo ns t r u c t u a lt e s ta n dd e s i g nf o r t e s t ( d f t ) i n o r d e rt os a v et i m e ，w ep r o c e s si nf u n c t i o n a lt e s ti n p l a c eo f d e v e l o p m e r i to f t e s tv e c t o r n o w ，w ea i ma tr e d u c i n gt h ed e g r e eo fr e l yo n f u n c t i o n a lt e s t ，a d d i n gs c a n n i n gt e s t t h eo t h e rs t r u c t u r et e s t ，i n c l u d i n gb u i l t i n s e l tt e s ta n d s c a n n i n g ，h a sb e e nw i d e l y u s e d s o m eb a s i cc o n c e p t i o n so nd i g i t a li ct e s t ，t h ed i f f e r e n c eb e t w e e nd i g i t a l i ct e s ta n dd i g i t a l s y s t e mt e s t ，a n dt e c h n o l o g ya b o u tt e s tv e c t o r ，h a sb e e n 托方交通大学硬士学经论文 d i s c u s s e di nt h i sp a p e ra tf i r s t t h e nis y s t e m l l ya n a l y s ea n de x p l a i nt h em o s t p o p u l a rt e c h n o l o g y - i e e e l1 4 9 1 c o n c l u d i n g t h e t e c h n o l o g y o nt e s t v e c t o r ，e x p a t i a t eo nk e yi s s u ea b o u tt h es e n s eo f t e s tv e c t o r , t h ea i mo ft e s t v e c t o r ，a n ds oo n c o n s i d e r i n g t h es t r u c t u r eo ft h em a c c h i pb a s e do ni e e e 8 0 2 3 a n a l y s e t h ei e e e 8 0 2 3 a n d d e s i g n am a cb u i l t - i n s e l ft e s tm o d u l eb a s e do n c r c t l l i si sa na t t e m p to ne r eh a r d w a r ei m p l e m e n t m yw o r kc o n c e n t r a t eo n b u i i t i ns e l f t e s ta n da t p g 北方交通大学硕士学位论文 绪论 数字集成电路是当今发展最快的技术领域之一，它广泛应用于各行 各业，规模也越来越大。如今，随着v l s i 技术进入亚微米和深亚微米 时代，电路日趋复杂，集成度日益增高，由此导致的数字集成电路复杂 性急剧提高。与此同时，人们对数字集成电路的可靠性要求也越来越高， 数字集成电路的测试技术也随之得到了长足的发展，并成为保证数字集 成电路可靠性的决定性因素之一。 当前的数字集成电路测试技术日益复杂，除了对集成电路本身测试 比较繁琐外，用这些芯片来构成更大的电路会使测试生成的费用按指数 规律增长。设想和执行数字集成电路系统的测试，是一个漫长而艰巨的 过程。必须生成数千测试图形和矢量，作为必须的规程，而所能覆盖的 故障范围必须足够大，以完成必要的测试，并将成本降到最低。 0 - - 1 可测性设计 在集成电路生产过程中，可能会由于各种工艺缺陷导致电路的故障 情况，因此如果按照传统的集成电路设计方法，将电路的设计与测试作 为相互独立的问题来处理，电路的设计人员关心的是电路的逻辑功能， 时序，功耗等电路性能的参数。随着电路规模的不断提高，芯片结构日 益复杂，此时如果不在集成电路设计的同时考虑芯片的可测试性问题， 则在芯片制作后的测试工作会变得过分困难而无法进行，或者说测试的 故障覆盖率过低而无法保证产品的可靠性能。由于电路内部结构一旦固 定，则电路内部节点的信号可控制性和可观测性再也不能改变，如果电 路中有许多可控制性和可观测性太差的节点，那么为了到达令人满意的 故障覆盖率，测试矢量复杂度可能会超出测试设备的限制，因此设计人 员在进行电路功能设计的同时，就必须考虑到电路的可测试性要求。 测试生成作为判定测试效果的一种工具，在许多场合，费用己达到 北方交通大学碾士学位论文 使用极限，这种情况使常规的测试变得十分复杂和困难。解决该问题的 一种方法是，利用使测试生成和诊断比较容易这一原则来约束设计，这 就是可测性设计。可测性设计已成为当前一个非常活跃的研究领域。 电路的可测性设计( d f t - - d e s i g n f o rt e s t ) 就是指电路设计人员在电 路功能设计的阶段，把电路内部节点的逻辑可控制性和可观测性也作为 目标之一，而不是只单纯考虑电路功能，速度等方面是否达到目的。可 测性设计要研究的主要问题是：什么样的结构容易作故障诊断：什么样 的系统，测试时所用的测试矢量既数量少，产生起来又比较方便；测试 点和激励点设置在什么地方，设置多少，才使得测试比较方便而又开销 比较少。 目前数字集成电路测试基本上依赖于结构性测试，和可测性设计。 进行结构性测试以代替开发功能测试矢量，可以节省测试开发时间。在 测试方面，期待减少对功能性测试的依赖性，增加结构性测试，增多扫 描。更多的结构性测试，包括内置式自检和扫描现在已得到广泛应用。 0 1 1 可测性设计目标 可测性设计，简单的说，就是使逻辑电路易于测试的设计，或者说 是以改善逻辑电路可测试性，可诊断性为目标的设计，可测性设计并不 是改变原来电路的功能和能力，而是尽量少用附加的硬件，力求用一个 简单的测试序列去测试逻辑电路的一种设计方法。 从上述观点出发，可得可测性设计目标为： ( 1 ) 测试序列的生成时间，也就是对被测电路生成测试码时，所用 的算法尽量简单。 ( 2 ) 缩小测试序列的集合，即使测试旋加时间尽量缩短。 o l 一2 可测性设计思想 为了达到上述的可测性设计目标，一般来说都会增加硬件的费用。 在这方面有两种基本的策略，一种是为了获得最大的可测性而不惜成本 2 北方交通大学硕士学位诧文 地做设计；另一种是希望采取一些有效方法，增加少量或有限的硬件开 销来提高电路的可测性。 基于这两种基本策略，把可测性设计方法分成两类，一类是专项设 计，及按功能基本要求，采取一些比较简单易行的措施，使所设计电路 的可测性得到提高。 另一类是结构设计，它是根据可测性设计的一般规则和基本模式来 进行电路的功能设计。 这两类设计中的前者对处理时序电路是十分困难的，不能根本解决 测试问题，因此对时序电路的可测性设计，只有采取结构设计才能解决 测试时序电路的困难。 对于上述两类设计，它们的基本设计思想是一致的，首先要把电路 分块。因为电路的测试序列长度与电路的输入和元件数有关。产生电路 的测试码时间与电路门数的平方到立方成正比。因此，可以直观的看出， 若把电路均匀分成两块，则计算时间可下降到四分之一至八分之一左右。 其次是提高电路的可控制性至与可观察性值，也就是提高电路的可测性 值。提高了电路的可测性值，也就减少了测试矢量产生与施加的开销。 0 一l 一3 可测性设计分类 可测性设计分类可以针对不同的设计方法来介绍。 第一种是穷举法。 第二种是修改电路法，它的主要目的是减少测试矢量数。 第三种是启发式方法，它是根据可测性值，启发寻找附加的测试点，以 提高系统和电路的可测性。该方法是建立在可测性分析基础上的，根据 可测性值，断定关键区域和关键节点，引出该点到外部可直接控制和观 察端，然后从该端获取电路内部更多的状态信息，以便检测和诊断故障。 第四种是扫描设计法，它主要是采用把控制信号移入电路内，或把电路 内信号移出观察的方法。扫描设计主要是针对测试时序电路的困难而提 出的一种方法，现在很多系统和电路都采用这种测试方法。该方法发展 的结果是电路能够进行自检，及能够进行内测试，这将大大的简化测试 北方交通大学硕士学位论文 过程和测试开销。它是目前可测性设计的主要发展方向。 0 1 4 问题 一般在考虑了电路的可测性之后会增加些控制电路，这些电路不仅 对电路功能毫无帮助，而且还会增加电路的复杂度，增加功耗和芯片面 积，降低电路的速度性能，因此在提高产品的可测试性能的同时，最大 限度的控制由于测试电路的增加而造成电路规模的扩大，这是今天可测 性设计所要解决的难题。 到目前为止，可测性设计方兴未艾，是些学者的重要研究课题。现 在也有了一些比较成功的可测性设计方法。其中最突出的是边界扫描设 计技术的发展和i e e e l l 4 9 i 标准的制定，使系统的可测性设计理论和方 法的研究到达了一个新的高度，并已具有了使用的价值。 0 - - 2 测试标准 1 9 8 6 年由联合测试行动组盯a g 提出的标准边界扫描体系结构是一 套应用于芯片，印制电路板和完整系统的测试技术，范围包括：v l s i 芯 片测试，p c b 板测试，m c m 测试以及系统测试等。它以在被测的电路 中增加一块通用电路模块为代价对电路进行逻辑测试，具有非常高的应 用价值。v l s i 芯片测试包括芯片内测试i n t e s t ，芯片外部连线测试 e x t e x t ，芯片系统取样测试s a m p l e 等，其中芯片内测试是测试中最 关心的问题。 美国电气与电子工程师学会( 也e e ) 于1 9 9 0 年正式承认了n a g 标 准，并定为m e e l l 4 9 1 - 9 0 ，它把在器件设计中加入边缘扫描测试技术及 应用该技术来测试器件的方法标准化。同年，边缘扫描描述语言 b s d l 佃o u n d a 巧，- s c 缸d e s c r i p t i o nl 趾g i l a g e ) 被提了出来，并被广泛的采 用。 4 北方交通大学硕士学位论文 0 2 1 边缘扫描测试与i e e e l l 4 9 1 1 9 8 5 年飞利浦( p h i l i p s ) 公司的哈里布里克( h a r r yb l e e k e r ) 倡导 成立了欧洲联合测试工程工作组j e t a g ( j o i n t t e s ta c t i o ng r o u p ) ，后改名 为联合测试工作组y r a g ( j o i n t t e s ta c t i o ng r o u p ) ，开展了可测性设计工 业标准的研究，提出了边缘扫描设计技术的概念及结构框架，并同时开 始了边缘扫描集成电路的设计。 这种边缘扫描技术的概念基于扫描设计的方案，将内测试的思想推 广到了系统级，使整个系统的测试都是规范化和标准化的。1 9 8 9 年推出 了边缘扫描诊断软件，1 9 9 1 年推出了供自动生成测试程序的通用软件， 使边缘扫描技术的应用得以完善和系统化。 i e e e 于1 9 9 0 年正式承认了他们的工作，提出了以j t a g 2 0 测试标 准为基础的i e e e 标准i e e e l l 4 9 1 。它在1 9 9 0 年的8 月也成为了 a n s i ( a m e r i c a nn a t i o n a ls t a n d a r d si n s t i t u t e ) 的标准。i e e e 的标准1 1 4 9 1 也经常被认为等于j t a g 定义，其实它们之间是有许多不同之处的。 在i e e e l l 4 9 1 标准中，将器件设计中加入了边缘扫描设计技术，对 系统应用这类器件作设计的方法均做了严格的规定，使之标准化。这个 方案从根本上解决了器件，p c b 和系统的测试问题，因此引起了人们的 广泛注意。国际上一些有实力的公司已经开始采用这个标准。相信在今 后的电子系统的设计中，采用这种标准将是一个不可逆转的趋势。 边缘扫描测试( b s t - b o t m d a r ys c a nt e s t ) 是一种扩展的自治测试技 术，它将可测性设计直接设计到硅片里以达到测试目的，提高了可测性 设计的通用性。边缘扫描测试的优点在于它在测试时不需要其他的测试 设备，不仅可测芯片和p c b 的逻辑功能，还可以测试i c 之间和p c b 之 间的连接是否存在故障。它提供了一种新的完整方法，能够克服测试复 杂数字电路的技术障碍。 边缘扫描测试技术借助于一个简单的4 芯连接器连到p c b 板上的所 有内部测试点上，这个连接器能够使电路板内部连接电路正常运行，并 实现快速测试。它在减少投资和制造费用，提高产品质量，最大限度的 5 北方交通大学硕士学位论殳 利用最新技术等方面迈出了重要的一步。此外，边缘扫描测试技术提供 了快速的样品测试及生产线测试。因此已成为数字系统可测性设计的主 流。 0 2 2 其他 i e e e l 4 5 0 是1 9 9 9 年获得正式批准的标准，它是用于数字测试矢量 的标准测试接口语言( s t i l ) ( 正式名称为1 4 5 0 1 9 9 9 i e e e ) 。1 9 9 9 年获 得正式批准的标准i e e e l 4 5 0 是有关数字测试矢量的标准测试接口语言 ( s t i l ) 。它能将c a d 和c a e 环境的测试矢量传输给自动测试设备， 解决了大量数字测试数据的装入问题。 i e e e l l 4 9 4 于1 9 9 9 年6 月由i e e e s a 标准委员会批准，以模拟测 试总线的形成建立了混合信号测试总线标准( i e e e l l 4 9 4 的正式名称为 1 1 4 9 4 1 9 9 9 i e e e 混合信号测试总线标准) 。迄今为止，芯片界的焦点， 一直集中在数字i o 测试上。但是，有些内核和芯片仍然需要模拟测试。 许多模拟信号脚，不是直接的，而是通过无源元件与其他i c 的脚连接。 基本上，i e e e l l 4 9 4 提供一些方法将进出被测单芯片系统的模拟激励源 和响应连成通道，这种模拟测量能力，通过一些器件提供。 i e e ep 1 5 0 0 是测试嵌入核的推荐标准。它已正式成为基于嵌入核的 i c 的p 1 5 0 0 标准可测性方法。p 1 5 0 0 工作组为重复使用口模块的i c 制 定了一个标准可测性方法。该标准的概念在于具有独立性，即嵌入核具 有自测试电路，在功能上与整个i c 或其他嵌入核无关。 0 - - 3 测试矢量 在整个集成电路测试过程中，最复杂的便是功能测试矢量，它是一 套集成电路测试技术含量的直接体现。 逻辑测试过程是按预先确定的步骤逐一输入预定的测试矢量序列， 然后把相应的响应序列同预定的标准序列做比较，以确定系统是否正常。 北方交通大学硕士学位论文 在测试过程中，向被测对象输出测试的激励信号被称为测试矢量。 测试矢量生成算法是测试中的关键技术。测试矢量的生成是指针对 电路中的个故障找出能检测该故障的测试码。目前已有许多种测试矢 量生成算法。 0 4 本论文内容 本论文对数字集成电路的测试技术进行研究，提出基本测试技术的 组成内容和测试要求，对测试向量的自动生成方法( a t p g ) 进行研究， 针对m a c 子层芯片的基本结构，结合m a c 基本功能，分析m a c 帧特 点，对i e e e 8 0 2 3 c r c 一3 2 校验进行研究，设计了基于芯片内建自测试 ( b u i l ti ns e l f t e s t ) 思想的c r c 一3 2 校验模块，在此模块中实现了c r c 一3 2 的并行生成，实现芯片内建自测和a t p g 相结合的m a c 层电路模块的 校验。在m a x p l u s2 下仿真通过。 北方交通大学碛士学位论文 第一章数字集成电路测试概论 1 1 数字集成电路测试的技术内容与基本概念 1 1 1 数字集成电路测试的一般概念及发展 集成电路设计，生产和使用过程中都可能与设计规定的功能不一致 的现象，称为该电路( 或系统) 存在故障( f a u l t ) 。发现故障的过程即为 测试过程。对测试的结果一般有两种要求：一是只回答有或没有故障， 称为检测( d e t e c t i o n ) 。二是指出故障的确切位置称为诊断( d i a g n o s i s ) 。 与检测相比，诊断的难度要大得多。 i c 功能测试示意图如1 1 所示： 图1 1 图中，待测电路( 或器件) i ) t r r ( d t r i c e u n d e r t e s t ) 有1 至n 个输入端， 二进制测试码的组合x ；“，j 2 ，) 称为测试矢量( t e s tv e c t o r ) ，测试 矢量的集合为测试集。 待测电路的输出又称为响应，图中z 是电路的输出响应，z = f ( x ) ，f 是d u t 所实现的逻辑函数。测试响应z 和预期响应r 比较的结果，是 判断电路好坏的依据。 严格的说，测试矢量与它的无故障响应的组合定义为“测试图形” ( t e s t p a t t e r n ) 。但一些参考文献中测试矢量和测试图形常不加以特别区 _ _ _ _ _ _ _ _ _ _ _ 一 北方交通大学硬士学位论文 分，把输入端测试矢量的集合称为测试图形。 测试集产生是长期以来测试界研究的重要问题。产生的方法原则上 有两大类，一类是基于故障模型的确定性测试矢量产生，另一类是以测 试矢量长度和最难检测故障的测试概率为研究目标的随机测试矢量产 生。 如今大规模集成电路技术以进入亚微米，深亚微米阶段，对测试环 节提出以下几方面有待解决的难点： ( 1 ) 低各种测试系统价格( 有的已达数百万美元) ； ( 2 ) 发展m c m 测试( m c m ：m u l t ic h i pm o d u l e ，多芯片模块) 的国际 标准； ( 3 ) 包括金属连接线寄生参数在内的故障模型； ( 4 ) e d a ( 电子设计自动化) 工具中，自动综合时产生测试集； ( 5 ) 信号完整性和电测兼容性测试； ( 6 ) 高速电路测试中保证时间精度( 纳秒微微秒) ； ( 7 ) 深亚微米电路中漏极电流和动态电流模型； ( 8 ) 模拟电路及混合电路在射频( r f ) 范围内的测试； ( 9 ) 十分复杂电路的快速分析技术； 从设计的角度看，边界扫描( b o u n d a r ys c a n ) 和内建自测试( b u i l t i n s e l f t e s t b i s t ) 的应用是有效的。 1 1 2 内建自测试技术( b i s t ) 内建自测试意即在芯片内部自行测试。 由前已知，数字电路的测试过程无非是要解决以下两个问题： ( 1 ) 测试产生把测试序列加到待测电路； ( 2 ) 待测电路输出响应的评价葡出结果与与其结果进行比较。 b i s t 技术把测试图形发生器和测试响应分析器设计在电路内部，使 得用户基本上不必连接外部测试设备。 如图1 2 所示： 北方交通大学硕士学位论文 卜 多路开关l 卜 l 1 ) m u xh 7 鼻 彳 ” l 主逻辑 i 1佾 1i 卜、i 测试圈形i 1 y 1 t p g l ll 图1 2 图中，主电路的输入数据可以来自源输入端，或来自t p g ( 钡t 试图形 发生器) ，由方式控制端通过多路开关m i f x 加以选择。当选择测试方式 时，t p g 图形进入主电路，主电路的响应经特征分析s a 后，给出测试 结果。t p g 有两种类型：随机的和确定性的。随机测试法无须预先建立 电路模型，故而在b i s t 设计时常被选用。 特征分析器电路结构是一种对测试响应数据进行压缩的电路，它的 结构与伪随机数产生电路十分相近。 图中所示主逻辑电路往往被分割为数个电路，例如a l u r a m ，p l d 等。可进行分别测试和并行测试。所以实际的电路，在该图基础上可发 展出多种形式。 ( 1 ) 随机数发生器的硬件实现 利用软件来产生随机数序列并不是困难的事，但由于它需要占用相 当大的内存，且不易满足高速实时测试的要求，所以常用硬件来实现伪 随机数发生器。 基于线性反馈移位寄存器l f s r ( l i n e a rf e e d b a c ks h i f tr e g i s t e r ) 的 发生器原理如图1 3 所示。 图中d 1 ，d 2 ，d 3 ，d 4 是边沿触发d 锁存器，d 3 ，d 4 输出端经异或门反 馈至移位器的输入端。 ( 1 ) 测试响应分析 对于测试响应行分析的直接办法，是应用比较电路逐位比较测试输 出序列和与其响应序列之间的异同来判断d u t 的好坏。 l o 北方交通太学碗士学位论文 咩节 图1 - - 3 在使用中，待比较的数据量是很大的，通常的做法是采用数据压缩 技术，对d u t 输出序列进行压缩，被压缩的序列称为原序列的“特征”。 设原序列是m 位，压缩后的序列有n 位，若m n ，则可以较大的降低 存储器容量和节省测试时间。 不论用何种压缩方法，均有可能丢失信息量，即可能“屏蔽”原序 列中的错误信息。b i s t 技术中应用特征分析法( s i g n a t u r e a n a l y s i s - - s a ) 。 s a 法对原序列错误的屏蔽率较低。 1 1 3 自动测试系统 集成电路的发展促进了自动测试系统的发展。自动测试系统随着电 路规模和速度的增加而不断更新换代，以保证电子产品的质量。最初， i c 产品b b 较简单且生产速度较慢，对它们的检测工作通常由技术人员借 助逻辑分析仪，示波器等各种台式仪器手工进行。以后，出现了配备有 计算机的测试装置，如惠普公司t t p 9 5 0 0 a ，它采用层叠式结构，将一 些可以独立使用的信号发生装置，采集装置和测量装置与控制计算机叠 放在一起，搭成了具有自动测试系统m o d e l4 0 0 0 ，它通过总线结构将各 种功能独立的子系统集成在一起，实现专门的测试目的，它是现代自动 测试系统的雏形。 自动测试系统的发展，实现了各种复杂电路系统的快速自动检测， 避免了许多人为错误发生。自动测试系统的发展是微电子和计算机技术 发展的必然结果。 根据被测对象的不同特点，自动测试系统( a u t o m a t i ct e s t e q u i p m e n t ) 北方交通大学硕士学位论文 可简单的分为两大类别。如图1 4 所示 集成电路测试系统，针对独立的器件，主要验证器件的功能特性， 直流特性( 负载特性) 和交流特性( 时间特性) 等电气特性。由于数字 电路和模拟电路的测试方法不同，因此i c 测试系统有数字和模拟之分。 数模混合测试系统则是两者的功能组合，有测试目前比较热门的通讯类， 视频类和d s p 等芯片。 3 存储器测试系统能够生成，2 1 n 2 等多种测试图形，专门用于快速 和全面的测试大容量存储器芯片，也属于数字电路测试系统的范畴。 a s i c 验证系统与i c 设计相关联，专用于验证原型i c 是否满足设计 要求。 1 - - 2 数字集成电路测试与数字系统测试 基本技术区别 1 - - 2 - - 1 数字系统测试 数字系统测试技术的发展，是同数字系统中的元件，结构和应用 2 北方交通大学硕士学位论文 各行各业，为保证其可靠运行，测试是一个必不可少的环节。 无论是元件还是电路和系统，由于制造工艺的限制，使用寿命以及 工作条件等影响，故障的产生是不可避免的。处理故障有两种基本的策 略，均可用硬件和软件结合起来实现。第一种策略是采用冗余技术，将 故障的影响掩盖起来，这种策略主要用于高可靠性的，而且在一段时间 内既要保证连续运行，但又无法修理的地方，比如航空航天等要害部门。 但是随着故障的增多，最后故障的影响总不能全部掩盖起来。另一种策 略是及时诊断，及时修理，这虽然经常需要停止系统的工作，甚至还要 脱离整个系统，对用户不甚方便，但在大多数情况下还是必要的，而且 也是可能的。 早期的数字系统故障诊断是依靠工程技术人员凭借自己丰富的经验 和理论知识，并借助一些常规的工具( 如万用表，示波器) 来完成的。 这不仅对技术人员的素质有很高的要求，而且故障诊断的速度慢，质量 差。尤其是系统日趋复杂，这个矛盾就更加突出，这就迫使人们研究新 的方法和技术来完成这项工作。而计算机的迅速发展，为故障检测提供 了物质基础，使测试与诊断的自动化成为可能。 故障自动测试与诊断的基本思想是暗箱理论，即被测对象是一个“暗 箱”，在不允许打开“暗箱”但又要了解“暗箱”的情况下，只有旅加一 系列的激励，在根据相应的输出响应去分析“暗箱”中的情况。 其中测试器要完成四项工作： ( 1 ) 被测对象送出测试的激励信号( 测试矢量) ； ( 2 ) 受被测对象在响应激励下的响应信息： ( 3 ) 根据激励与响应之间的关系分析并“决策”下一个激励矢量； ( 4 ) 根据激励序列和响应序列来确定故障的类型和特点。 在系统故障诊断中，核心的问题是确定施加什么样的激励，可以使故 障激活( 即使故障能够反映出来) ，同时能在可及端测量出来。因此还要 确定在什么地方施加激励，在什么地方测量。 最初的故障诊断系统主要用于做功能测试，而且使用了特殊的硬件设 备。随着系统的增大和复杂化，专用仪器及硬件设备逐渐成为辅助手段， 而主要依靠故障诊断软件。故障诊断软件也只能检查系统的功能，而不 型竺鎏壁型丝丝苎 是系统的硬件设备。其主要的做法是令系统作一些复杂的运算和执行一 些复杂的逻辑操作，根据操作的结果是否正确来判断系统的功能是否正 常。但是，依靠这些方法不可能在有限的时间内，对一个复杂系统作全 面而完整的测试，同时，可诊断的范围也总有局限性，有些“死角”的 故障不易诊断出来。因此改进的方向是要检查系统的硬件设备。 检查硬件设备的研究工作使从最简单的组合逻辑电路开始的。随着系 统和电路规模的增大和元件集成度的提高，大型组合电路故障检测和诊 断日趋迫切。 从故障诊断理论角度看，系统中节点的值越容易控制( 容易使故障得 到激活) ，故障信号越容易观察和测量( 容易使故障信号传输至可及端) ， 则系统中的故障越易检测和诊断( 定位) 。因此，可测性设计中首先要解 决可测性的度量问题，使可测性有一个量化的依据。至今已有多种可测 性的度量方法。 一个系统电路在设计和制造过程中以及运行过程中都需要进行测试， 即检验它是否符合设计要求或者是能够正常工作。对数字系统来说，主 要是测试其功能，时序关系和逻辑关系等。如果仅仅是测试一个电路和 系统是否存在故障，则称之为故障检测( f a u l td e t e c t i o n ) ：如果不仅要检 测电路和系统中是否存在故障而且要定位故障点，则称之为故障诊断 ( f a u l td i a g n o s i s ) 。一般来说，故障检测和故障诊断统称为测试，但在某 些场合，测试与故障诊断是有所差别的：测试是面对产品测检验而言， 因此测试的结果可能有故障，也可能没有故障：如果有故障，则有可能 需要作故障定位，也可能不需要作故障定位。 而故障诊断一般指在已确定系统和电路有故障的前提下来确定故障 的定位，有时还要确定故障的类型和其他问题。因此从某种意义上讲， 故障诊断可称为故障定位( f a u l tl o c a t e ) 。 测试按其工作条件可分为在线测试( o nl i n et e s t i n g ) 和离线测试 ( o f fl i n et e s t i n g ) 两种。在线测试是指系统和电路在正常工作时同时进 行的测试。离线测试是指脱离系统正常工作的条件，放置到专用的测试 仪器或测试设备上去进行的测试。 离线测试按测试对象和测试内容可分为以下几种： 丝塑婴堡型型 ( 1 ) 印刷电路板得光板测试 ( 2 ) 件测试 ( 3 ) 加载板测试 ( 4 ) 功能测试 ( 5 ) 检修 1 - - 2 - - 2 数字电路测试系统原理 数字电路测试的基本模型如图1 - - 5 所示： x = 钷匦巫蚓y 图1 - - 5 被测电路网络可作为一个已知功能的实体，测试依据原始输入x 和 网络功能集f ，确定原始输出响应y ，并分析y 是否表达了电路网络的 实际输出。因此，测试的基本任务是生成测试图形，而测试系统的基本 任务则是将测试图形应用于被测器件，并分析其输出的正确性。 在测试过程中，测试系统首先生成输入定时波形信号施加到被测器 件的原始输入管脚，第二步是从被测器件的原始输出管脚采样输出响应， 最后经过处理得到测试结果。对输出响应的检测有两种常规的方法，一 种方法称为比较法，如图1 6 所示： 图1 - - 6 输入激励同时应用于被测电路和一个称为金器件( 设为无故障) 的 北方交通大学碗士学位论文 相同器件，比较两者的输出响应即可判断被测电路正确性。这个金器件 可以是一个实际电路，但通常是一个用软件实现的仿真模型，因此比较 法一般适用于比较简单的标准中小规模( s s i m s i ) 电路。 第二种方法称为存储响应法( s t o r e dr e s p o n s e ) ，如图1 7 所示： 图1 - 7 其中被测电路的正确响应以期望响应的方式存放在测试系统的高速 缓冲存储器中，该存储器同时还存放了输入矢量。测试时，测试图形根 据测试主频逐排读出，输入激励顺次施加于被测器件，期望响应则作为 标准，逐排与器件响应相比较。如果比较结果全都一致，则证明器件功 能合格；否则称器件功能失败。这种方法涉及大量的数据存储和读出操 作，但它具有相当的灵活性，也适用于时序电路的测试，因此存储响应 原理为众多测试系统所采用。 存储响应技术为了节约存储空间，常采用压缩技术调整测试集的长 度。常用的测试响应压缩技术有转移计数测试和特征分析技术。转移计 数法统计响应序列中由0 到l 和由1 到0 的转移次数值，并以此值作为 存储对象，从而降低了所占用的存储单元数。特征分析技术的基本思想， 是将电路输出端长度为m 的输出响应序列看作一个m 位的二进制数，与 一个远小于m 的n 位二进制数相除，得到m - n 位商及n 位余数，如果故 障电路的测试响应序列与正常电路不同，一般地，所得余数也就不同， 因此可以存储n 位余数代替存储m 位响应序列，达到节约空间的目的。 1 2 3 数字集成电路的测试 集成电路在生产阶段的测试，及产品测试，包括两个阶段。首先是 生产工艺完成之后，硅母片切割之前的测试，叫做母片测试或称母片筛 靶方交通大学硕士学位论文 选，在对母片进行测试时利用探针卡上提供的一组探针，将探针加到芯 片的封装腿上，然后产品测试仪将由测试程序产生的信号加到这些探针 上，观察芯片的测试响应。在母片测试完成之后，就可对母片进行切 割，并对合格的芯片封装。 第二步就是对已经封装好的集成电路进行终测( 或者叫成测) ，测试 矢量一般采用于母片测试时相同的测试矢量，经过成测合格之后的产品 才到达用户手中。如果产品数量较大，或者用户本身有条件的话，用户 还可以做g o o di nw o r d 测试。有时一些用户会将集成电路直接插到p c b 板上。然后对电路板做测试，如果经测试证明集成电路不能正常工作， 那么就很难将表面已贴装在板子上的集成电路取下来换成好的。关键问 题就在于厂商采用的测试程序能否把可能蕴涵的故障测试出来。由于测 试程序一般由用户和厂家同时来提供，那么对集成电路的设计者( 用户) 来说就有必要对集成电路生产过程中，所有工艺上的缺陷可能导致的电 路的失效有一个较为完整的认识，并且在此基础上与厂家一起努力，设 计出一套有很高故障覆盖率的测试向量。 对于集成电路设计人员来说，在设计一万门以下的集成电路时，一 般可以凭借对电路的熟悉和经验，用手工建立一组适当的功能测试向量， 以对电路性能的各个方面进行完整的测试。但当电路的规模达到几万或 几十万或几百万门，其结构也相当复杂( 如在电路中包含了很复杂的反 馈路径和存储文件等) 时，那么再由用户凭借经验来提供测试向量，就 成了大问题。这是因为这样提供的钡9 试向量不可能涵盏整个电路系统， 要使系统中的每一个门，每一个触发器都工作一遍，这就很难保证电路 在制作过程中，在所有的门和触发器以及连线等等都不出现工艺上的错 误。由于测试程序没能覆盖所有的门和连线等，所以对成品率就很难估 计；另外，假如设计人员花费了大量的精力和时间去开发测试向量，这 对于集成电路的开发也是非常不利的。当今，集成电路设计在许多富有 挑战的领域，如电路的行为描述设计，逻辑优化，综合，布局，布线等 都有了较好的自动化辅助设计工具，在电路的测试领域也提出了象电路 的可测性性设计( d f t ) ，自动化测试向量提取( a t p g ) 等。 北方交通走学硕士学位论文 1 2 4 可测性设计( d f t ) 随着微电子学的迅速发展，数字集成电路越来越复杂，因此，测试 开销( 包括测试费用和测试时间) 急剧增加。虽然对测试的理论和方法 的研究一直没有间断和停止，但仍然远远满足不了系统发展的要求。过 去有设计人员根据系统和电路来指定测试的方案，这一传统的做法也不 适应实际生产的要求。这就需要功能设计人员在设计系统和电路的同时， 应该考虑到测试的要求，即衡量二个系统和电路的表现不仅有实现功能 的优势，所用元件的多少，而且还要看所设计系统和电路是否可测，测 试是否方便，这就是所谓的可测性设计。 一般来说，进行可测性设计一定会增加硬件的开销。在这方面有两 种基本的策略：一种是为了获得最大的可测性而不惜成本地进行设计； 另种是希望采取一些切实有效的方法增加少量和优先的硬件开销来提 高系统和电路的可测性。这两种策略是根据不同的可测性设计要求来确 定的。同时考虑到硬件的复杂性往往会降低可靠性，因此在实际进行可 测性设计时还要考虑到可靠性的要求。 可测性设计的方法主要可分成两大类：一类是专项设计，即按功能 基本要求设计系统和电路，采取一些比较简单易行的措施，使他们的可 测性得到提高；另一类是结构设计( s 伽l c t i l r e dd c s i g l l ) ，它是根据可测设 计的一般规则和基本模式来进行电路的功能设计。这两种方法的指导思 想是来源于上述两种不同的基本策略。显然，前者是不能根本解决测试 问题的，尤其是对时序电路的测试，本来测试是十分困难的，在稍作改 进之后，测试仍有相当的困难，因此对时序电路的设计经常采取结构设 计。 无论是专项设计，还是结构设计，它们的基本设计思想是致的。 它们都首先要把电路分块，因为电路的测试矢量的数目与电路的输入端 数和元件数有关。据统计和理论分析知，产生电路测试矢量集的时间与 电路的输入端数的三次方成正比。因此如果能把电路均匀分成两块，则 计算时间可仅为原来的八分之一左右。另一个设计思想就是要提高电路 北方交通大学硕士学位论文 的可观察性和可控制性，因为它们与电路的可测性是直接相关的。 系统和电路的可测性有两个方面的含义，即测试矢量的产生和测试 矢量的施加。为了减少产生测试矢量的开销，经常采用通用型的测试矢 量集，集测试矢量同电路实现的功能无关，而仅与电路的规模大小有关。 为了减少测试矢量施加的开销，则主要是减少测试矢量集中的测试矢量 数。 最极端的通用型测试矢量集的例子是穷举法，它不需要有产生测试 矢量集的步骤，但是在进行实际测试时，测试矢量施加的工作量很大， 往往只适用于输入端数少于2 0 个的电路( 在1 m h z 的测试速度约需1 s ) 。 现在比较常用的一种可测性设计是利用可测性的度量值来寻找优先 的附加测试点和控制点，易提高系统和电路的可观察性和可控制性，从 而直接提高它们的可测性。因为增加测试点和控制点意味着可以从电路 内部测量输出信号和施加测试信号集，可以更直接地获取更多